建模方法、装置、计算机设备及存储介质与流程

1.本技术涉及集成电路技术领域，特别是涉及一种建模方法、装置、计算机设备及存储介质。


背景技术：

2.目前，硅通孔(tsv，through silicon via)技术是三维集成电路中堆叠芯片实现互联的一种新的技术解决方案。硅通孔技术通过在相邻两个半导体芯片(也称为裸片，die)之间形成硅通孔结构以实现相邻两个die之间的电性连接。
3.譬如，动态随机存取存储器(dram，dynamic random access memory)的双倍速率(ddr，double data rate)产品会用到硅通孔(tsv，through silicon via)技术，将两片甚至多片ddr芯片叠加起来。硅通孔结构形成于相邻两片ddr芯片之间使得实现相邻ddr芯片电性连接，形成3d堆叠结构，从而减小因为封装带来的额外损耗。
4.然而，传统技术无法对包含硅通孔结构的三维集成电路进行仿真，从而无法知晓硅通孔结构对三维集成电路的影响。


技术实现要素：

5.基于此，有必要针对现有技术无法对包含硅通孔结构的三维集成电路进行仿真，从而无法知晓硅通孔结构对三维集成电路的影响的问题提供一种建模方法、装置、计算机设备及存储介质。
6.为了实现上述目的，一方面，本发明提供了一种建模方法，包括：
7.获取硅通孔结构中各子结构的电参数；
8.根据两个裸片之间各所述硅通孔结构的连接关系得到电拓扑网络模型；
9.根据所述电拓扑网络模型和所述电参数得到仿真模型，以进行仿真。
10.在其中一个实施例中，所述两个裸片分别为第一裸片和第二裸片，各所述子结构包括凸起焊盘子结构及硅通孔子结构，所述凸起焊盘子结构的一端与所述第二裸片电连接，所述凸起焊盘子结构的另一端与所述硅通孔子结构的一端电连接，所述第一裸片上开设有通孔供所述硅通孔子结构穿过以将所述硅通孔子结构的另一端与所述第一裸片电连接，所述电参数包括所述凸起焊盘子结构的电参数和所述硅通孔子结构的电参数。
11.在其中一个实施例中，所述获取硅通孔结构中各子结构的电参数，包括：
12.获取所述硅通孔结构的结构示意图；
13.根据所述硅通孔结构的结构示意图得到所述硅通孔结构中各所述子结构的材料组成剖面图；所述子结构的材料组成剖面图包括所述子结构的材料信息及尺寸信息；
14.根据每个所述子结构的材料信息及尺寸信息得到所述电参数。
15.在其中一个实施例中，所述电参数包括电阻参数、电容参数及电感参数。
16.在其中一个实施例中，所述两个裸片之间硅通孔结构的数量为多个时，各所述硅通孔结构相同，所述电拓扑网络模型包括多个子网络模型，所述子网络模型的数量与所述
硅通孔结构的数量相等；
17.每个所述子网络模型包括凸起焊盘子电阻、硅通孔电阻、凸起焊盘子电容、硅通孔电容、凸起焊盘子电感及硅通孔电感，所述凸起焊盘子电阻、所述凸起焊盘子电感、所述硅通孔电感及所述硅通孔电阻依次串联于所述第二裸片和所述第一裸片之间，所述凸起焊盘子电容的一端连接于所述第二裸片和所述凸起焊盘子电阻之间，所述凸起焊盘子电容的另一端连接于预设远端，所述硅通孔电容的一端连接于所述凸起焊盘子电感和所述硅通孔电感之间，所述硅通孔电容的另一端与另一个所述子网络模型中的硅通孔电容连接。
18.在其中一个实施例中，所述根据所述电拓扑网络模型和所述电参数得到仿真模型，以进行仿真，包括：
19.根据所述子网络模型和所述电参数得到仿真模型文件；
20.根据两个裸片之间所述硅通孔结构的数量在所述第一裸片的电路模型和所述第二裸片的电路模型之间配置硅通孔结构符号，以得到第一电路模型；
21.根据所述第一电路模型和所述仿真模型文件得到所述仿真模型，以进行仿真。
22.在其中一个实施例中，当所述裸片的数量大于两个时，所述根据所述电拓扑网络模型和所述电参数得到仿真模型，以进行仿真，包括：
23.根据所述子网络模型和所述电参数得到仿真模型文件；
24.根据相邻两个裸片之间所述硅通孔结构的数量分别在所有相邻两个所述裸片之间配置硅通孔结构符号，以得到第二电路模型；及
25.根据所述第二电路模型和所述仿真模型文件得到所述仿真模型，以进行仿真。
26.在其中一个实施例中，所述凸起焊盘子结构包括依次堆叠的第一铜层、第二铜层、第一镍层、锡银合金层及第二镍层；所述硅通孔子结构包括第三铜层；
27.所述根据每个所述子结构的材料信息及尺寸信息得到所述电参数的步骤中根据所述第一铜层、所述第二铜层、所述第一镍层、所述锡银合金层及所述第二镍层的材料信息及尺寸信息得到所述凸起焊盘子结构的电参数，并根据所述第三铜层的材料信息及尺寸信息得到所述硅通孔子结构的电参数。
28.在其中一个实施例中，还包括：
29.根据仿真结果得到所述硅通孔结构的优化结构。
30.在其中一个实施例中，所述根据仿真结果得到所述硅通孔结构的优化结构包括对所述凸起焊盘子结构的高度和/或宽度进行优化、对所述硅通孔子结构的宽度和/或高度进行优化、对所述凸起焊盘子结构中的材料组成及比例进行优化、对两个所述裸片之间各所述硅通孔结构之间的间距进行优化中的至少一个。
31.在其中一个实施例中，所述第一裸片包括基材层及多个金属层，所述多个金属层依次叠置于所述基材层下方，所述基材层上开设有通孔供所述硅通孔子结构穿过，所述硅通孔子结构与其中一个所述金属层电连接；所述根据仿真结果得到所述硅通孔结构的优化结构包括：重新确定与所述硅通孔子结构电连接的金属层。
32.一种建模装置，包括：
33.获取模块，用于获取硅通孔结构中各子结构的电参数；
34.电拓扑网络模型处理模块，用于根据两个裸片之间各所述硅通孔结构的连接关系得到电拓扑网络模型；
35.仿真模型处理模块，用于根据所述电拓扑网络模型和所述电参数得到仿真模型，以进行仿真。
36.在其中一个实施例中，所述两个裸片分别为第一裸片和第二裸片，各所述子结构包括凸起焊盘子结构及硅通孔子结构，所述凸起焊盘子结构的一端与所述第二裸片电连接，所述凸起焊盘子结构的另一端与所述硅通孔子结构的一端电连接，所述第一裸片上开设有通孔供所述硅通孔子结构穿过以将所述硅通孔子结构的另一端与所述第一裸片电连接，所述电参数包括所述凸起焊盘子结构的电参数和所述硅通孔子结构的电参数。
37.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现如上任一项所述的方法的步骤。
38.一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上任一项所述的方法的步骤。
39.上述建模方法、装置、计算机设备及存储介质通过获取硅通孔结构中各子结构的电参数和两个裸片之间各硅通孔结构的总的电拓扑网络模型，根据电拓扑网络模型和电参数得到三维集成电路的仿真模型，使得能够对包含硅通孔结构的三维集成电路进行仿真，从而知晓硅通孔结构对整个三维集成电路的影响。
附图说明
40.为了更清楚地说明本技术实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
41.图1为本技术一实施例中提供的建模方法的流程图；
42.图2为本技术一实施例中提供的三维集成电路的内部结构示意图；
43.图3为本技术一具体实施例中提供的建模方法的流程图；
44.图4为本技术一实施例中提供的凸起焊盘子结构的剖面图；
45.图5为本技术一实施例中提供的硅通孔子结构的剖面图；
46.图6为本技术一实施例中提供的电拓扑网络模型的示意图；
47.图7为本技术一实施例中提供的第一电路模型的示意图；
48.图8为本技术另一实施例中提供的步骤s130的具体步骤流程图；
49.图9为本技术一实施例中提供的第二电路模型的示意图；
50.图10为本技术一实施例中提供的建模装置的结构框图。
51.附图标记说明：
52.10、硅通孔结构；11、凸起焊盘子结构；111、第一金属层；1111、第一铜层；1112、第二铜层；112、第二金属层；113、焊球；114、第三金属层；12、硅通孔子结构；121、第四金属层；13、硅通孔结构符号；20、第二裸片；21、第二基材层；22、第五金属层；23、第六金属层；24、第七金属层；25、第八金属层；26、第二裸片的电路模型；30、第一裸片；31、基材层；32、第九金属层；33、第十金属层；34、第十一金属层；35、第十二金属层；36、第一裸片的电路模型；40、底部凸起焊盘结构；41、第十三金属层；42、第十四金属层；50、第x裸片的电路模型；27、第一绝缘层；28、第一氧化硅衬底；37、第二氧化硅衬底；38、第二绝缘层。
具体实施方式
53.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的首选实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容更加透彻全面。
54.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
55.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为p型且第二掺杂类型可以为n型，或第一掺杂类型可以为n型且第二掺杂类型可以为p型。
56.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
57.在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
58.这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
59.请参阅图1，本发明提供一种建模方法，包括如下步骤：
60.步骤s110，获取硅通孔结构中各子结构的电参数。
61.步骤s120，根据两个裸片之间各硅通孔结构的连接关系得到电拓扑网络模型。
62.步骤s130，根据电拓扑网络模型和电参数得到仿真模型，以进行仿真。
63.在上述实施例中的建模方法通过获取硅通孔结构中各子结构的电参数和两个裸片之间各硅通孔结构的总的电拓扑网络模型，根据电拓扑网络模型和电参数得到三维集成电路的仿真模型，使得能够对包含硅通孔结构的三维集成电路进行仿真，从而知晓硅通孔结构对整个三维集成电路的影响。
64.在步骤s110中，请参阅图1中的s110步骤，获取硅通孔结构中各子结构的电参数。
65.在一些示例中，请参阅图2，三维集成电路中可以包括两个或大于两个裸片。各裸片可以为同种类型的芯片，也可以为不同类型的芯片。譬如裸片可以为dram芯片，进一步的，可以为ddr芯片。其中两个裸片分别称为第一裸片30和第二裸片20。
66.各子结构可以包括凸起焊盘子结构11及硅通孔子结构12。凸起焊盘子结构11的一端与第二裸片20电连接。凸起焊盘子结构11的另一端与硅通孔子结构12的一端电连接，第一裸片30上开设有通孔供硅通孔子结构12穿过以将硅通孔子结构12的另一端与第一裸片30电连接，电参数包括凸起焊盘子结构11的电参数和硅通孔子结构12的电参数。
67.在一些示例中，请参阅图2，硅通孔结构10可以包括依次叠置的第一金属层111、第二金属层112、焊球113、第三金属层114及第四金属层121。可以配置凸起焊盘子结构11包括第一金属层111至第三金属层114，硅通孔子结构12包括第四金属层121。
68.在其他示例中，还可以根据实际需求将硅通孔结构10中各层划分为不同于凸起焊盘子结构11和硅通孔子结构12的其他子结构。
69.在一些示例，请参阅图2，第二裸片20可以包括依次叠置的第二基材层21及多个金属层。硅通孔结构10的第一金属层111可以与第二裸片20中的任意一个金属层电性连接。譬如，第二裸片20可以包括依次叠置于第二基材层21下方的第五金属层22、第六金属层23、第七金属层24及第八金属层25。第一金属层111可以与第八金属层25接触电性连接，使得凸起焊盘子结构11的一端与第二裸片20接触电性连接。由于第三金属层114与第四金属层121接触，使得凸起焊盘子结构11的另一端与硅通孔子结构12的一端接触电性连接。
70.在一些示例，请参阅图2，第一裸片30可以包括基材层31及多个金属层，多个金属层依次叠置于基材层31的下方。基材层31上开设有通孔供硅通孔子结构12穿过，硅通孔结构10的第四金属层121可以与第一裸片30中的任意一个金属层电性连接。譬如，第一裸片30可以包括依次叠置于基材层31下方的第九金属层32、第十金属层33、第十一金属层34及第十二金属层35，第四金属层121可以与第十金属层33接触电性连接，使得硅通孔子结构12的另一端与第一裸片30接触电性连接。
71.在一些示例中，请参阅图3，步骤s110具体包括步骤s111至步骤s113。
72.步骤s111，获取硅通孔结构的结构示意图。
73.具体的，操作人员可以利用鼠标、键盘、触控屏等输入设备构建裸片至裸片(die-to-die)之间硅通孔结构10的结构示意图，从而获取硅通孔结构10的结构示意图，该结构示意图可以为立体示意图也可以为平面示意图。裸片至裸片之间的硅通孔结构10的数量可以为一个，也可以为多个。当裸片至裸片之间的硅通孔结构10的数量为多个时，各硅通孔结构10可以相同也可以不同。下面以各硅通孔结构10相同为例进行说明。
74.步骤s112，根据硅通孔结构的结构示意图得到硅通孔结构中各子结构的材料组成剖面图；子结构的材料组成剖面图包括子结构的材料信息及尺寸信息。
75.具体的，根据硅通孔结构10的结构示意图可以构建硅通孔结构10中各子结构的材料组成剖面图。本实施例中，硅通孔结构10可以包括凸起焊盘子结构11及硅通孔子结构12。请参阅图4和图5，根据硅通孔结构10的结构示意图分别得到凸起焊盘子结构11的材料组成剖面图及硅通孔子结构12的材料组成剖面图。凸起焊盘子结构11的材料组成剖面图包括凸起焊盘子结构11的材料信息及尺寸信息，硅通孔子结构12的材料组成剖面图包括硅通孔子结构12的材料信息及尺寸信息。
76.在一些示例中，请参阅图2和图4，凸起焊盘子结构11的材料组成剖面图中，凸起焊盘子结构11包括依次堆叠的第一金属层111、第二金属层112、焊球113及第三金属层114(图4未示出)。第一金属层111可以包括第一铜层1111及第二铜层1112。在三维集成电路中第一铜层1111的底部外围还可以设置第一绝缘层27，第一绝缘层27可以包括第一氮化硅层，起到隔离绝缘作用。第二裸片20还可以包括第一氧化硅衬底28，第一氧化硅衬底28可以位于第一绝缘层27上方并包覆第八金属层25。第二金属层112可以包括第一镍层。焊球113可以包括锡银合金层。第三金属层114可以包括第二镍层。也即凸起焊盘子结构11可以包括依次堆叠的第一铜层1111、第二铜层1112、第一镍层、锡银合金层及第二镍层。凸起焊盘子结构11的材料组成剖面图中还包括各层的尺寸信息，图4中未示出尺寸信息。
77.请参阅图2和5，硅通孔子结构12的材料组成剖面图中，硅通孔子结构12包括第四金属层121，第四金属层121可以包括第三铜层。在三维集成电路中第四金属层121的底部外围还可以设置第二绝缘层38，第二绝缘层38包括第二氮化硅层，起到隔离绝缘作用。第一裸片30还可以包括第二氧化硅衬底37，第二氧化硅衬底37可以位于第二绝缘层38上方并包覆于第四金属层121的部分侧面。硅通孔子结构12的材料组成剖面图中还包括各层的尺寸信息，图5中未示出尺寸信息。
78.步骤s113，根据每个子结构的材料信息及尺寸信息得到电参数。
79.具体的，可以先根据硅通孔结构10中各子结构每层的材料信息及尺寸信息得到每层的电参数，再根据子结构中每层的电参数计算该子结构的电参数。本实施例中，根据第一铜层1111、第二铜层1112、第一镍层、锡银合金层及第二镍层的材料信息及各层尺寸信息得到凸起焊盘子结构11的电参数。本实施例中，还可以根据第三铜层的材料信息及尺寸信息得到第三铜层的电参数即硅通孔子结构12的电参数。
80.在一些示例中，电参数包括电阻参数、电容参数及电感参数。譬如，可以根据第一铜层1111、第二铜层1112、第一镍层、锡银合金层及第二镍层的材料信息及各层尺寸信息得到凸起焊盘子结构11的电阻参数和凸起焊盘子结构11的电容参数。可以根据第三铜层的材料信息及尺寸信息得到硅通孔子结构12的电阻参数和硅通孔子结构12的电容参数。具体的，第一铜层1111的宽度为8-12μm，高度为2-6μm。第二铜层1112的宽度为20-40μm，高度为2-6μm。第一镍层的宽度为20-40μm，高度为1-4μm。锡银合金层的宽度为20-40μm，高度为4-9μm。第二镍层的宽度为20-40μm，高度为3-8μm。第三铜层的宽度为4-8μm，高度为40-70μm。
81.在一些示例中，在计算凸起焊盘子结构11及硅通孔子结构12的电参数时可以根据下式计算。其中，式(1)为计算电阻参数的公式，式(2)为计算电感参数的公式，式(3)为计算电容参数的公式。式(1)至式(3)中的参数均可以根据凸起焊盘子结构11及硅通孔子结构12
中各层材料信息及各层尺寸信息计算得到，可以利用式(1)至(3)先分别计算各子结构中每层的电阻参数、电感参数及电容参数，再根据子结构中每层的电参数计算各子结构的电阻参数、电感参数及电容参数。
82.r＝ρl/s
ꢀꢀꢀꢀꢀ
(1)
83.其中，ρ为电阻的电阻率，l表示电阻的长度，s表示电阻的横截面积。
84.l＝μ0n2s/l
ꢀꢀꢀ
(2)
85.其中，μ0为螺线管的磁导率，n为螺线管的总匝数，s为螺线管的截面积，l为螺线管的长度。
86.c＝εa/d
ꢀꢀꢀꢀꢀ
(3)
87.其中，ε为电容的介电常数，a为电容的两个极板间正对面积，d为电容的两个极板间距离。
88.在步骤s120中，请参阅图1中的步骤s120，根据两个裸片之间各硅通孔结构的连接关系得到电拓扑网络模型。
89.具体的，两个裸片之间的硅通孔结构10的数量可以为一个，也可以为多个。当两个裸片之间硅通孔结构10的数量为多个时，各硅通孔结构10可以相同也可以不同，并且相同的硅通孔结构10与两个裸片的连接方式也可以相同。譬如，两个裸片之间的硅通孔结构10的数量为2，两个硅通孔结构10均包括凸起焊盘子结构11和硅通孔子结构12，并且都是凸起焊盘子结构11与第二裸片20接触电性连接且硅通孔子结构12与第一裸片30接触电性连接。电拓扑网络模型为两个裸片之间的各硅通孔结构10的总的等效电路模型。
90.在一些示例中，请参阅图6，两个裸片之间硅通孔结构10的数量为多个时，各硅通孔结构10相同。电拓扑网络模型包括多个子网络模型，子网络模型的数量与硅通孔结构10的数量相等。每个子网络模型均包括凸起焊盘子电阻r_bp、硅通孔电阻r_tsv、凸起焊盘子电容c_bp、硅通孔电容c_tsv、凸起焊盘子电感l_bp及硅通孔电感l_tsv。凸起焊盘子电阻r_bp、凸起焊盘子电感l_bp、硅通孔电感l_tsv及硅通孔电阻r_tsv依次串联于第二裸片20和第一裸片30之间。凸起焊盘子电容c_bp的一端连接于第二裸片20和凸起焊盘子电阻r_bp之间，凸起焊盘子电容c_bp的另一端连接于预设远端。预设远端可以为无穷远处。硅通孔电容c_tsv的一端连接于凸起焊盘子电感l_bp和硅通孔电感l_tsv之间，硅通孔电容c_tsv的另一端与另一个子网络模型中的硅通孔电容c_tsv连接。
91.本实施例中，通过设置各个子结构的等效电气元件，能够实现在不需要布局版图的情况下得到精确的仿真结果。
92.在一些示例中，两个硅通孔结构10的硅通孔电容c_tsv之间通过基材电阻rsub和基材电容csub连接。基材电阻rsub可以为基材层31的等效电阻，基材电容csub可以为基材层31的等效电容。基材电阻rsub和基材电容csub并联后的两端分别与两个硅通孔结构10的硅通孔电容c_tsv连接。发明人创造性的发现基材电阻rsub相比于凸起焊盘子电阻r_bp和硅通孔电阻r_tsv均近似于无限大且基材电容csub相比于凸起焊盘子电容c_bp和硅通孔电容c_tsv均近似于无限小，故在电拓扑网络模型中忽略基材电阻rsub和基材电容csub，从而简化电拓扑网络模型。
93.在步骤s130中，请参阅图1中的s130步骤，根据电拓扑网络模型和电参数得到仿真模型，以进行仿真。
94.具体的，电参数包括了电拓扑网络模型中各等效电子元器件的参数值。电拓扑网络模型为两个裸片之间的各硅通孔结构10的总的等效电路模型。仿真模型为三维集成电路的仿真模型。根据电拓扑网络模型及电参数即能够得到三维集成电路的仿真模型进行仿真使得能够得到硅通孔结构对于三维集成电路的影响。
95.在一些示例中，请参阅图3，步骤s130具体包括步骤s131至步骤s133。
96.步骤s131，根据子网络模型和电参数得到仿真模型文件。
97.具体的，本实施例以各个硅通孔结构10相同即电拓扑网络模型中各子网络模型相同为例进行说明，在其他示例中若各子网络模型不同，可以根据子网络模型和对应的电参数得到对应的仿真模型文件。仿真模型文件可以根据预定义的格式定义电网络拓扑模型与第二裸片20的连接点(即顶部top)和电网络拓扑模型与第一裸片30的连接点(即底部bottom)之间的各个等效电子元器件的参数标识及各个等效电子元器件的参数值。譬如，仿真模型文件可以包括凸起焊盘子电容的参数标识c_bp及其参数值a、凸起焊盘子电阻的参数标识r_bp及其参数值b、凸起焊盘子电感的参数标识l_bp及其参数值c、硅通孔电容的参数标识c_tsv及其参数值d、硅通孔电感的参数标识l_tsv及其参数值e、硅通孔电阻的参数标识r_tsv及其参数值f。仿真模型文件还可以根据这些参数标识和参数值计算硅通孔结构的电阻值tsv_r、电感值tsv_l和电容值tsv_c等等。
98.步骤s132，根据两个裸片之间硅通孔结构的数量在第一裸片的电路模型和第二裸片的电路模型之间配置硅通孔结构符号，以得到第一电路模型。
99.具体的，请参阅图7，第一电路模型为三维集成电路的等效电路模型。根据第一裸片30和第二裸片20之间硅通孔结构10的数量在第一裸片的电路模型36和第二裸片的电路模型26之间配置硅通孔结构符号13，以得到第一电路模型。图7实施例中，第一裸片30和第二裸片20之间硅通孔结构10的数量为6。本实施例中，第一裸片30也可以叫做主(master)裸片，第二裸片20也可以叫做从(slave)裸片。
100.步骤s133，根据第一电路模型和仿真模型文件得到仿真模型，以进行仿真。
101.具体的，可以将第一电路模型中的硅通孔结构10符号与仿真模型文件相关联，使得利用关联操作后的第一电路模型进行仿真，从而可以得到硅通孔结构10对于三维集成电路的影响。
102.本实施例中，第一电路模型中包含第一裸片的电路模型36、第二裸片的电路模型26及在这两个电路模型之间配置的硅通孔结构符号13，利用第一电路模型及仿真模型文件得到仿真模型进行仿真是针对整个三维集成电路的仿真，相比于仅针对第一裸片30或第二裸片20进行的仿真更能够体现硅通孔结构10对整个三维集成电路的影响。
103.在另一些示例中，请参阅图8，步骤s130具体包括步骤s134至步骤s136。
104.步骤s134，根据子网络模型和电参数得到仿真模型文件。
105.具体的，步骤s134可以与步骤s131的具体执行过程相同。
106.步骤s135，根据相邻两个裸片之间硅通孔结构10的数量分别在所有相邻两个裸片之间配置硅通孔结构符号，以得到第二电路模型。
107.本实施例中，裸片的数量大于两个。三维集成电路可以包括第一裸片30、第二裸片20
……
第x裸片，x为大于2的整数。本实施例中，第一裸片30也可以叫做主裸片，第二裸片20至第x裸片均可以叫做从裸片。各相邻的裸片之间硅通孔的数量可以相同也可以不同。请参
阅图9，可以构建第一裸片的电路模型36至第x裸片的电路模型50，并在所有的相邻两个裸片的电路模型之间根据硅通孔结构10的数量设置硅通孔结构符号13，从而得到第二电路模型。第二电路模型为三维集成电路的等效电路模型。图9实施例中，所有相邻裸片之间的硅通孔结构10数量均为6。
108.在一些示例中，在第一电路模型和第二电路模型中，第一裸片的电路模型36至第x裸片的电路模型50均可以分别用对应的符号代替，各个符号与对应的裸片的信息相关联。
109.步骤s136，根据第二电路模型和仿真模型文件得到仿真模型，以进行仿真。
110.具体的，可以将第二电路模型中各硅通孔结构符号13与仿真模型文件相关联，使得利用关联操作后的第二电路模型进行仿真，从而可以得到硅通孔结构10对于三维集成电路的影响。
111.在一些示例中，请参阅图3，建模方法还包括步骤s140。
112.步骤s140，根据仿真结果得到硅通孔结构的优化结构。
113.具体的，仿真结果可以包括三维集成电路中各裸片的电流参数、电压参数等等。譬如，在裸片的电压值偏小时，可以理解为硅通孔结构10的电阻值偏大，从而可以通过调节影响硅通孔结构10的电阻参数的因素。如此，可以通过仿真结果对硅通孔结构10进行优化，避免硅通孔结构10对三维集成电路的功能造成负面影响。
114.在一些示例中，步骤s140包括对凸起焊盘子结构11的高度和/或宽度进行优化、对硅通孔子结构12的宽度和/或高度进行优化、对凸起焊盘子结构11中的材料组成及比例进行优化、对两个裸片之间各硅通孔结构10之间的间距进行优化中的至少一个。
115.在一些示例中，请参阅图2，对凸起焊盘子结构11的高度进行优化时具体可以改变凸起焊盘子结构11中第一金属层111、第二金属层112、焊球113及第三金属层114任意一层或多层的高度。对凸起焊盘子结构11的宽度进行优化时具体可以改变凸起焊盘子结构11中第一金属层111、第二金属层112、焊球113及第三金属层114任意一层或多层的宽度。对硅通孔子结构12的宽度进行优化时可以改变第四金属层121的宽度。对硅通孔子结构12的高度进行优化时可以改变第四金属层121的高度。对凸起焊盘子结构11中的材料组成及比例进行优化时可以改变第一金属层111、第二金属层112、焊球113及第三金属层114任一层或多层的材料及比例。对两个裸片之间各硅通孔结构10之间的间距进行优化时可以仅改变部分硅通孔结构10之间的间距；也可以同时改变所有硅通孔结构10之间的间距使得各硅通孔结构10之间的间距相等，从而便于简化硅通孔结构10的制程。
116.在另一些示例中，步骤s140可以包括重新确定与硅通孔子结构12电连接的金属层。
117.具体的，请参阅图2，第一裸片30包括基材层31及多个金属层，多个金属层依次叠置于基材层31下方，基材层31上开设有通孔供硅通孔子结构12穿过，硅通孔子结构12与其中一个金属层电连接。图2示例中，硅通孔子结构12与第十金属层33接触电连接。在其他示例中，可以根据仿真结构确定与硅通孔子结构12接触电连接的金属层为第九金属层32、第十一金属层34或第十二金属层35。本实施例中根据仿真结果重新确定与硅通孔子结构12接触连接的金属层，有利于使得寄生效应最小，且对三维集成电路的布局最有利，并且改变硅通孔子结构12接触连接的金属层也能够改变金属层的布局(layout)。
118.在一些示例中，请参阅图2，三维集成电路电路还可以在第一裸片30的底部设置底
部凸起焊盘结构40。底部凸起焊盘结构40可以包括第十三金属层41和第十四金属层42。在上述实施例中建立仿真模型时，还可以考虑底部凸起焊盘结构40的模型，从而得到凸起焊盘结构40对于三维集成电路的影响。具体的建立凸起焊盘结构40的模型的方式可以与硅通孔结构40的建模方式类似，此处不再赘述。
119.应该理解的是，虽然图1、3及8的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1、3及8中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
120.请参阅图10，本技术还提供一种建模装置60。建模装置60包括：获取模块61、电拓扑网络模型处理模块62及仿真模型处理模块63。获取模块61用于获取硅通孔结构中各子结构的电参数；电拓扑网络模型处理模块62用于根据两个裸片之间各硅通孔结构的连接关系得到电拓扑网络模型；仿真模型处理模块63用于根据电拓扑网络模型和电参数得到仿真模型，以进行仿真。
121.在一些示例中，两个裸片分别为第一裸片和第二裸片，各子结构包括凸起焊盘子结构及硅通孔子结构，凸起焊盘子结构的一端与第二裸片电连接，凸起焊盘子结构的另一端与硅通孔子结构的一端电连接，第一裸片上开设有通孔供硅通孔子结构穿过以将硅通孔子结构的另一端与第一裸片电连接，电参数包括凸起焊盘子结构的电参数和硅通孔子结构的电参数。
122.在一些示例中，获取模块61包括：结构示意图获取单元、剖面图获取单元及电参数获取单元。结构示意图获取单元用于获取硅通孔结构的结构示意图；剖面图获取单元用于根据硅通孔结构的结构示意图得到硅通孔结构中各子结构的材料组成剖面图；子结构材料的组成剖面图包括子结构的材料信息及尺寸信息；电参数获取单元用于根据每个子结构的材料信息及尺寸信息得到电参数。
123.在一些示例中，电参数包括电阻参数、电容参数及电感参数。
124.在一些示例中，两个裸片之间硅通孔结构的数量为多个时，各硅通孔结构相同，电拓扑网络模型包括多个子网络模型，子网络模型的数量与硅通孔结构的数量相等；每个所述子网络模型包括凸起焊盘子电阻、硅通孔电阻、凸起焊盘子电容、硅通孔电容、凸起焊盘子电感及硅通孔电感，凸起焊盘子电阻、凸起焊盘子电感、硅通孔电感及硅通孔电阻依次串联于第二裸片和第一裸片之间，凸起焊盘子电容的一端连接于第二裸片和凸起焊盘子电阻之间，凸起焊盘子电容的另一端连接于预设远端，硅通孔电容的一端连接于凸起焊盘子电感和硅通孔电感之间，硅通孔电容的另一端与另一个子网络模型中的硅通孔电容连接。
125.在一些示例中，仿真模型处理模块63包括：仿真模型文件处理单元、硅通孔符号处理单元及仿真模型处理单元。仿真模型文件处理单元根据子网络模型和电参数得到仿真模型文件；硅通孔符号处理单元根据两个裸片之间硅通孔结构的数量在第一裸片的电路模型和第二裸片的电路模型之间配置硅通孔结构符号，以得到第一电路模型；仿真模型处理单元根据第一电路模型和仿真模型文件得到仿真模型，以进行仿真。
126.在一些示例中，当裸片的数量大于两个时，仿真模型处理模块63包括：仿真模型文件处理单元、硅通孔符号处理单元及仿真模型处理单元。仿真模型文件处理单元用于根据子网络模型和电参数得到仿真模型文件；硅通孔符号处理单元用于根据相邻两个裸片之间硅通孔结构的数量分别在所有相邻两个裸片之间配置硅通孔结构符号，以得到第二电路模型；仿真模型处理单元用于根据第二电路模型和仿真模型文件得到所述仿真模型，以进行仿真。
127.在一些示例中，凸起焊盘子结构包括依次堆叠的第一铜层、第二铜层、第一镍层、锡银合金层及第二镍层；硅通孔子结构包括第三铜层；电参数获取单元根据第一铜层、第二铜层、第一镍层、锡银合金层及第二镍层的材料信息及尺寸信息得到凸起焊盘子结构的电参数，并根据第三铜层的材料信息及尺寸信息得到硅通孔子结构的电参数。
128.在一些示例中，还包括优化模块，用于根据仿真结果得到所述硅通孔结构的优化结构。
129.在一些示例中，优化模块用于对凸起焊盘子结构的高度和/或宽度进行优化、对硅通孔子结构的宽度和/或高度进行优化、对凸起焊盘子结构中的材料组成及比例进行优化、对两个裸片之间各硅通孔结构之间的间距进行优化中的至少一个。
130.在另一些示例中，第一裸片包括基材层及多个金属层，多个金属层依次叠置于基材层下方，基材层上开设有通孔供硅通孔子结构穿过，硅通孔子结构与其中一个金属层电连接；优化模块用于重新确定与硅通孔子结构电连接的金属层。
131.本技术还提供一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现如上任一项实施例所述的方法的步骤。
132.本技术还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上任一项实施例所述的方法的步骤。
133.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(read-only memory，rom)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(random access memory，ram)或外部高速缓冲存储器。作为说明而非局限，ram可以是多种形式，比如静态随机存取存储器(static random access memory，sram)或动态随机存取存储器(dynamic random access memory，dram)等。
134.上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
135.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。