位线选通信号驱动电路的制作方法

1.本发明涉及半导体电路技术，特别是涉及一种位线选通信号驱动电路。


背景技术：

2.在存储器设计中，由于存储单元的操作需要高电压，在电路结构实施中通常会需要使用电平翻转电路(level shifter)。在闪存设计中，位线选通电路通常由nmos作为位线的选通开关，通过控制施加在nmos栅极上的电位来选通或者关断位线。
3.如图1所示，一个四选一的位线选通电路，nmos管mn0～mn3分别为连接位线(bl0～bl3)的选通晶体管，位线选通信号ys0～ys3分别连接到nmos管mn0～mn3的栅极。位线选通信号ys0～ys3由位线选通解码电路产生。该解码电路通常由一个地址译码器及驱动电路构成。地址译码器通常包含地址输入以及使能输入，得到的逻辑信号再经过驱动电路产生最终的位线选通信号。驱动电路主要是提供较大的驱动能力，来驱动位线选通信号的负载，以及提供从逻辑电平切换到高压电位的电平翻转功能。
4.位线选通信号的操作模式及操作电压如表1所示。在读模式下，位线选通信号的高电位是工作电源vcc，选中的位线选通信号(ys0～ys3中的一个)需要加工作电源vcc，其他未选中的位线选通信号则为低电平(ground)。在写模式下，位线选通信号的高电位是高压电源，最高可至10v，此时选中的位线选通信号(ys0～ys3中的一个)需要加10v高压，其他未选中的位线选通信号则为低电平(ground)。通常的，读模式下，位线选通信号的建立时间需要小于10纳秒；写模式下，位线选通信号的建立时间需要小于20纳秒。
5.表1：
[0006] 选中ys未选中ys读模式vcc0写模式hv(10v)0
[0007]
由于位线选通信号在写模式下需要加高压，所以设计上需要由电平翻转电路来实现。
[0008]
图2所示为传统的位线选通信号驱动电路，由第一级电平翻转电路(level shifter)及第二级输出缓冲电路(output buffer)组成。
[0009]
电平翻转电路包括第零pmos管mp00、第一pmos管mp01、第二pmos管mp02、第三pmos管mp03、第零nmos管mn00、第一nmos管mn01及反相器inv；
[0010]
输出缓冲电路包括第四pmos管mp04及第二nmos管mn02；
[0011]
第零pmos管mp00的漏端接第二pmos管mp02的源端；
[0012]
第二pmos管mp02的漏端、第零nmos管mn00的漏端及第一pmos管mp01的栅端同接第一翻转节点outi；
[0013]
第一pmos管mp01的漏端接第三pmos管mp03的源端；
[0014]
第三pmos管mp03的漏端、第一nmos管mn01的漏端及第零pmos管mp00的栅端同接第二翻转节点outb；
[0015]
第三pmos管mp03的栅端、第一nmos管mn01的栅端极及反相器inv的输入端同接输入信号in；
[0016]
第二pmos管mp02的栅端、第零nmos管mn00的栅端及反相器inv的输出端同接第三翻转节点inb；
[0017]
第四pmos管mp04栅端及第二nmos管mn02栅端接第二翻转节点outb；
[0018]
第四pmos管mp04漏端同第二nmos管mn02漏端短接并作为驱动电路输出端out；
[0019]
第零pmos管mp00、第一pmos管mp01及第四pmos管mp04的源端接电源power；
[0020]
第零nmos管mn00、第一nmos管mn01及第二nmos管mn02的源端接地。
[0021]
低压模式下，电源power等于工作电源vcc，当输入信号in从低电平(ground)切换到高电平(vcc)时，第三翻转节点inb由反相器inv驱动从高电平(vcc)翻转到低电平(ground)。输入信号in翻转到高电平，使第一nmos管mn01导通且第三pmos管mp03关断，第二翻转节点outb电压由第一nmos管mn01往下拉，同时由于第三翻转节点inb切换到低电位(ground),第零nmos管mn00关断，第二pmos管mp02导通；第零pmos管mp00由于第二翻转节点outb电压下拉导通，第二pmos管mp02及第零pmos管mp00导通将第一翻转节点outi电压拉高。第二翻转节点outb电压拉低，经过输出缓冲电路第四pmos管mp04将驱动电路输出端out电压拉高。当输入信号in从高电平(vcc)切换到低电平(ground)时，第三翻转节点inb电压由反相器inv拉高。输入信号in翻转到低电平(ground)，使第一nmos管mn01关断且第三pmos管mp03导通，第三翻转节点inb电压翻转到高电平(vcc)，第零nmos管mn00导通，第二pmos管mp02关断；由于第零nmos管mn00导通，第一翻转节点outi电压被拉低到低电平(ground)，使得第一pmos管mp01导通，第一pmos管mp01及第三pmos管mp03导通使第二翻转节点outb电压拉高到高电平(vcc)，驱动电路输出端out电压被输出缓冲电路的第二nmos管mn02拉低到低电平(ground)。
[0022]
高压模式下，电源power是高压电源，电压可至10v。当输入信号in从低电平(ground)切换到高电平(vcc)时，第三翻转节点inb由反相器inv驱动从高电平(vcc)翻转到低电平(ground)；输入信号in翻转到高电平，使第一nmos管mn01导通，第二翻转节点outb电压往下拉，当第二翻转节点outb电压被下拉到高压电源(power)减一个阈值电压时，第零pmos管mp00导通，第二pmos管mp02栅极电压(vcc)远小于高压电源(power)10v,第二pmos管mp02及第零pmos管mp00同时导通将第一翻转节点outi电压迅速拉升至高压电位10v,从而使第一pmos管mp01关断直至第二翻转节点outb电压被拉低到低电平(ground),经过输出缓冲电路的第四pmos管mp04,驱动电路输出端out电压被拉高至高压电位10v。当输入信号in从高电平(vcc)切换到低电平(ground)时，第三翻转节点inb电压由反相器inv拉高。输入信号in翻转到低电平(ground)，使第一nmos管mn01关断，第三翻转节点inb电压翻转到高电平(vcc)，第零nmos管mn00导通，第一翻转节点outi电压被往下拉，当第一翻转节点outi电压被拉低到高压电源(power)减一个阈值电压时，第一pmos管mp01导通，第三pmos管mp03栅极电压(vcc)远小于高压电源(power)10v，第一pmos管mp01导通及第三pmos管mp03导通使第二翻转节点outb电压拉高到高电平(10v)，使得第零pmos管及第四pmos管mp04关断，驱动电路输出端out电压被输出缓冲电路的第二nmos管mn02拉低到低电平(ground)。
[0023]
在上述两种模式下，由于电平翻转电路(level shifter)需要在正高压(10v)下翻转的特性，电路设计中需要nmos的驱动要远大于pmos,使得第一翻转节点outi或第二翻转
节点outb电压很容易被拉低并很快形成反馈使输出电压翻转，缓冲电路因为需要驱动负载，一般具有较大的尺寸。在图2所示的传统电路中，电路翻转时，第二翻转节点outb电压在翻转过程中存在从高到底，和从低到高的爬坡过程，特别的由于电平翻转电路的pmos比较弱，第二翻转节点outb电压从低到高的爬坡时间会比较长。第二翻转节点outb电压在爬坡过程中，会使得输出缓冲电路的pmos和nmos存在同时导通的情况，爬坡速度越慢，输出缓冲电路中的pmos和nmos同时导通产生的串通电流越大。特别的当电源power为高压电位(10v)时，第二翻转节点outb电压从低电平(ground)到高电平(10v)需要更久的时间，高压模式下由于pmos及nmos栅极漏极压差更大，将导致更大的串通电流。高压电源上产生的大电流将大大增加系统的功耗，降低系统的性能。


技术实现要素：

[0024]
本发明要解决的技术问题是提供一种位线选通信号驱动电路，在不明显降低电平翻转电路翻转速度的前提下，消除电平翻转电路电压翻转时pmos和nmos之间同时导通存在的瞬时串通电流，达到电平翻转过程中低翻转电流的目的，降低了位线选通信号驱动电路的功耗，提升了位线选通信号驱动电路的性能。
[0025]
为解决上述技术问题，本发明提供的位线选通信号驱动电路，其包括电平翻转电路及输出缓冲电路；
[0026]
所述电平翻转电路包括第零pmos管mp00、第一pmos管mp01、第二pmos管mp02、第三pmos管mp03、第零nmos管mn00、第一nmos管mn01及反相器inv；
[0027]
第零pmos管mp00的漏端接第二pmos管mp02的源端；
[0028]
第二pmos管mp02的漏端、第零nmos管mn00的漏端及第一pmos管mp01的栅端同接第一翻转节点out；
[0029]
第一pmos管mp01的漏端接第三pmos管mp03的源端；
[0030]
第三pmos管mp03的漏端、第一nmos管mn01的漏端及第零pmos管mp00的栅端同接第二翻转节点outb；
[0031]
第三pmos管mp03的栅端、第一nmos管mn01的栅端极及反相器inv的输入端同接输入信号in；
[0032]
第二pmos管mp02的栅端、第零nmos管mn00的栅端及反相器inv的输出端同接第三翻转节点inb；
[0033]
第零nmos管mn00、第一nmos管mn01源端接地；
[0034]
第零pmos管mp00及第一pmos管mp01的源端接电源power；
[0035]
输出缓冲电路包括第十四pmos管mp14及第十五pmos管mp15；
[0036]
第十四pmos管mp14的漏端接第十五pmos管mp15源端；
[0037]
第十五pmos管mp15漏端接第一翻转节点out；
[0038]
第一翻转节点out作为位线选通信号驱动电路的输出端。
[0039]
第十四pmos管mp14的栅端及第十五pmos管mp15的栅端，其中一个接第三翻转节点inb，另一个用于接高压隔离信号hviso；
[0040]
第十四pmos管mp14的源端，用于接输出缓冲电路工作电压；
[0041]
低压模式下，电源power等于工作电源vcc，高压隔离信号hviso为低电平；
[0042]
高压模式下，电源power是高压电源，高压隔离信号hviso为高电平；高压电源高于工作电源vcc。
[0043]
较佳的，高电平电位与高压电源同为8～10v,工作电源(vcc)为1.6～4v。
[0044]
较佳的，第零pmos管mp00源端、体区及第二pmos管mp02体区短接。
[0045]
较佳的，第一pmos管mp01源端、体区及第三pmos管mp03体区短接。
[0046]
较佳的，第十四pmos管mp14栅端接第三翻转节点inb；
[0047]
第十五pmos管mp15栅端用于接高压隔离信号hviso；
[0048]
第十四pmos管mp14源端所接输出缓冲电路工作电压为电源power；
[0049]
第十四pmos管mp14源端、体区及第十五pmos管mp15体区短接。
[0050]
较佳的，第十四pmos管mp14栅端接第三翻转节点inb；
[0051]
第十五pmos管mp15栅端用于接高压隔离信号hviso；
[0052]
第十四pmos管mp14源端所接输出缓冲电路工作电压为工作电源vcc；
[0053]
第十四pmos管mp14体区及第十五pmos管mp15体区均接电源power。
[0054]
较佳的，第十四pmos管mp14栅端接第三翻转节点inb；
[0055]
第十五pmos管mp15栅端用于接高压隔离信号hviso；
[0056]
第十四pmos管mp14源端所接输出缓冲电路工作电压为工作电源vcc；
[0057]
第十四pmos管mp14源端同体区短接；
[0058]
第十五pmos管mp15体区接电源power。
[0059]
较佳的，第十四pmos管mp14栅端接高压隔离信号hviso；
[0060]
第十五pmos管mp15栅端接第三翻转节点inb；
[0061]
第十四pmos管mp14源端所接输出缓冲电路工作电压为电源power；
[0062]
第十四pmos管mp14源端、体区及第十五pmos管mp15体区均接电源power。
[0063]
本发明的位线选通信号驱动电路，通过改变输出缓冲电路结构，在高压模式下翻转时，由于前一级电平翻转电路(level shifter)中的nmos驱动能力远大于pmos,翻转过程中，nmos可以很容易将节点下拉，使电平翻转电路(level shifter)形成反馈，关断竞争路径，由于pmos驱动能力较弱，翻转过程中电平翻转电路的pmos/nmos之间的串通电流将远小于传统驱动电路结构，特别在高压模式下，减小高压电源所消耗的电流将大大提高系统的整体性能，达到低功耗的目的。该位线选通信号驱动电路，低压模式下，由输出缓冲电路(output buffer)的pmos输出高电平，电平翻转电路(level shifter)的nmos输出低电平；高压模式下，输出缓冲电路(output buffer)的pmos关断，直接由电平翻转电路(level shifter)驱动输出；在不明显降低电平翻转电路翻转速度的前提下，消除电平翻转电路电压翻转时pmos和nmos之间同时导通存在的瞬时串通电流，达到电平翻转过程中低翻转电流(特别是高压模式)的目的，降低了位线选通信号驱动电路的功耗，提升了位线选通信号驱动电路的性能。
附图说明
[0064]
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0065]
图1是位线选通电路及选通信号产生示意图；
[0066]
图2是现有一种位线选通信号驱动电路；
[0067]
图3是本发明的位线选通信号驱动电路第一实施例；
[0068]
图4是本发明的位线选通信号驱动电路第一实施例；
[0069]
图5是本发明的位线选通信号驱动电路第一实施例；
[0070]
图6是本发明的位线选通信号驱动电路第一实施例。
具体实施方式
[0071]
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0072]
实施例一
[0073]
如图3、图4、图5、图6所示，位线选通信号驱动电路包括电平翻转电路(level shifter)及输出缓冲电路(output buffer)；
[0074]
所述电平翻转电路包括第零pmos管mp00、第一pmos管mp01、第二pmos管mp02、第三pmos管mp03、第零nmos管mn00、第一nmos管mn01及反相器inv；
[0075]
第零pmos管mp00的漏端接第二pmos管mp02的源端；
[0076]
第二pmos管mp02的漏端、第零nmos管mn00的漏端及第一pmos管mp01的栅端同接第一翻转节点out；
[0077]
第一pmos管mp01的漏端接第三pmos管mp03的源端；
[0078]
第三pmos管mp03的漏端、第一nmos管mn01的漏端及第零pmos管mp00的栅端同接第二翻转节点outb；
[0079]
第三pmos管mp03的栅端、第一nmos管mn01的栅端极及反相器inv的输入端同接输入信号in；
[0080]
第二pmos管mp02的栅端、第零nmos管mn00的栅端及反相器inv的输出端同接第三翻转节点inb；
[0081]
第零nmos管mn00、第一nmos管mn01源端接地；
[0082]
第零pmos管mp00及第一pmos管mp01的源端接电源power；
[0083]
输出缓冲电路包括第十四pmos管mp14及第十五pmos管mp15；
[0084]
第十四pmos管mp14的漏端接第十五pmos管mp15源端；
[0085]
第十五pmos管mp15漏端接第一翻转节点out；
[0086]
第一翻转节点out作为位线选通信号驱动电路的输出端。
[0087]
第十四pmos管mp14的栅端及第十五pmos管mp15的栅端，其中一个接第三翻转节点inb，另一个用于接高压隔离信号hviso；
[0088]
第十四pmos管mp14的源端，用于接输出缓冲电路工作电压；
[0089]
低压模式(读模式)下，电源power等于工作电源vcc，高压隔离信号hviso为低电平(ground电位)；
[0090]
高压模式(写模式)下，电源power是高压电源，高压隔离信号hviso为高电平；高压
电源高于工作电源vcc。
[0091]
较佳的，高电平电位与高压电源同为8～10v,工作电源vcc为1.6～4v。
[0092]
较佳的，第零pmos管mp00源端、体区及第二pmos管mp02体区短接。
[0093]
较佳的，第一pmos管mp01源端、体区及第三pmos管mp03体区短接。
[0094]
实施例一的位线选通信号驱动电路，通过改变输出缓冲电路结构，在高压模式下翻转时，由于前一级电平翻转电路(level shifter)中的nmos驱动能力远大于pmos(在一般的正电压电平翻转电路设计中，施加在nmos栅端的输入信号跳变时，nmos与其连接的pmos存在竞争，需要nmos驱动强于pmos才能保证电平翻转电路正常工作。一般的，nmos开启时的栅源电压差为工作电源vcc电压，翻转初始时pmos栅源电压差为高压(10v),为了保证高压电平翻转电路的性能，设计时nmos驱动能力需远大于pmos),翻转过程中，nmos可以很容易将节点下拉，使电平翻转电路(level shifter)形成反馈，关断竞争路径，由于pmos驱动能力较弱，翻转过程中电平翻转电路的pmos/nmos之间的串通电流将远小于传统驱动电路结构，特别在高压模式下，减小高压电源所消耗的电流将大大提高系统的整体性能，达到低功耗的目的。实施例一的位线选通信号驱动电路，低压模式下，由输出缓冲电路(output buffer)的pmos输出高电平，电平翻转电路(level shifter)的nmos输出低电平；高压模式下，输出缓冲电路(output buffer)的pmos关断，直接由电平翻转电路(level shifter)驱动输出；在不明显降低电平翻转电路翻转速度的前提下，消除电平翻转电路电压翻转时pmos和nmos之间同时导通存在的瞬时串通电流，达到电平翻转过程中低翻转电流(特别是高压模式)的目的，降低了位线选通信号驱动电路的功耗，提升了位线选通信号驱动电路的性能。
[0095]
实施例二
[0096]
基于实施例一的位线选通信号驱动电路，如图3所示，第十四pmos管mp14栅端接第三翻转节点inb；
[0097]
第十五pmos管mp15栅端用于接高压隔离信号hviso；
[0098]
第十四pmos管mp14源端所接输出缓冲电路工作电压为电源power；
[0099]
第十四pmos管mp14源端、体区及第十五pmos管mp15体区短接。
[0100]
实施例二的位线选通信号驱动电路，工作原理如下:
[0101]
低压模式下，电源power等于vcc电源，hviso为低电平(ground电位)。当输入信号in从低电平(ground)切换到高电平(vcc)时，第三翻转节点inb由反相器驱动从高电平(vcc)翻转到低电平(ground)。输入信号in翻转到高电平，使第一nmos管mn01导通且第三pmos管mp03关断，第二翻转节点outb电压由第一nmos管mn01往下拉，同时由于第三翻转节点inb切换到低电位(ground),第零nmos管mn00关断，第二pmos管mp02及第十四pmos管mp14导通；第零pmos管mp00由于第二翻转节点outb电压下拉也导通，第零pmos管mp00、第二pmos管mp02以及第十四pmos管mp14、第十五pmos管mp15将第一翻转节点out(作为驱动电路输出)电压拉高，第零pmos管mp00、第二pmos管mp02驱动能力比较弱，第一翻转节点out(作为驱动电路输出)主要由第十四pmos管mp14、第十五pmos管mp15驱动；当输入信号in从高电平(vcc)切换到低电平(ground)时，第三翻转节点inb电压由反相器inv拉高，输入信号in翻转到低电平(ground)，使第一nmos管mn01关断且第三pmos管mp03导通，第三翻转节点inb电压翻转到高电平(vcc)，第零nmos管mn00导通，第二pmos管mp02及第十四pmos管mp14关断；由
于第零nmos管mn00导通，第一翻转节点out(作为驱动电路输出)被拉低到低电平(ground)，电平翻转电路中的nmos驱动能力比较强，可以驱动负载。
[0102]
高压模式下，电源power是高压电源(电压可至10v)，hviso为高电平(10v)。输入信号in从低电平(ground)切换到高电平(vcc)时，第三翻转节点inb由反相器inv驱动从高电平(vcc)翻转到低电平(ground)；输入信号in翻转到高电平，使第一nmos管mn01导通，第二翻转节点outb电压由第一nmos管mn01往下拉，同时由于第三翻转节点inb切换到低电平(ground),第零nmos管mn00关断，第二pmos管mp02导通；当第二翻转节点outb电压下拉至高压电源减一个阈值电压时，第零pmos管mp00导通，第二pmos管mp02及第零pmos管mp00同时导通将第一翻转节点out(作为驱动电路输出)电压拉高，同时关断第一pmos管mp01。第二pmos管mp02的栅源电压差及第零pmos管mp00的栅源电压差为10v，驱动能力足够驱动第一翻转节点out(作为驱动电路输出)。当输入信号in从高电平(vcc)切换到低电平(ground)时，第三翻转节点inb电压由反相器inv拉高。输入信号in翻转到低电平(ground)，使第一nmos管mn01关断，第三翻转节点inb电压翻转到高电平(vcc)，第零nmos管mn00导通，由于第零nmos管mn00导通，第一翻转节点out(作为驱动电路输出)被拉低到低电平(ground)，电平翻转电路中的nmos驱动能力比较强，足够驱动负载。
[0103]
实施例二的位线选通信号驱动电路，其对应的存储器操作模式及操作电压如表2。
[0104]
表2：
[0105][0106]
实施例三
[0107]
基于实施例一的位线选通信号驱动电路，如图4所示，第十四pmos管mp14栅端接第三翻转节点inb；
[0108]
第十五pmos管mp15栅端用于接高压隔离信号hviso；
[0109]
第十四pmos管mp14源端所接输出缓冲电路工作电压为工作电源vcc；
[0110]
第十四pmos管mp14体区及第十五pmos管mp15体区均接电源power。
[0111]
实施例四
[0112]
基于实施例一的位线选通信号驱动电路，如图5所示，第十四pmos管mp14栅端接第三翻转节点inb；
[0113]
第十五pmos管mp15栅端用于接高压隔离信号hviso；
[0114]
第十四pmos管mp14源端所接输出缓冲电路工作电压为工作电源vcc；
[0115]
第十四pmos管mp14源端同体区短接；
[0116]
第十五pmos管mp15体区接电源power。
[0117]
实施例五
[0118]
基于实施例一的位线选通信号驱动电路，如图6所示，第十四pmos管mp14栅端接高
压隔离信号hviso；
[0119]
第十五pmos管mp15栅端接第三翻转节点inb；
[0120]
第十四pmos管mp14源端所接输出缓冲电路工作电压为电源power；
[0121]
第十四pmos管mp14源端、体区及第十五pmos管mp15体区均接电源power。
[0122]
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。