一种高速多路LVDS采集系统及存储介质

一种高速多路lvds采集系统及存储介质
技术领域
1.本发明涉及采集系统技术领域，具体涉及一种高速多路lvds采集系统及存储介质。


背景技术：

2.某型号星载高速相机，如下图1所示，有0～9共10路串行lvds数传接口，接口按位传输图像数据，每路接口传输速率为600mbps，总速率约为6gbps。串行lvds数传接口主要用于将星载高速相机输出的科学数据发送到数传模块，经数传模块处理后，再发送到地面。
3.在星载高速相机的研制过程中，先在地面进行测试，需要先行研制相应的地面检测系统，如图2所示，地面检测系统的主要作用是代替图1中数传模块，在地面测试过程中，对下传的科学数据进行采集、保存、显示、分析等操作。
4.现有的一般为：
5.工控机加装采集卡的方式：
6.因为lvds无法通过计算机直接采集，通常会采用“工控机 采集卡”的形式采集lvds数据，进行地检平台的搭建，如下图3所示：
7.使用lvds转usb3.0通讯适配器的方式：
8.《design of an lvds to usb3.0adapter and application》、《一种lvds转usb3.0多功能适配器》和《一种lvds转usb3.0多通道适配器》中提出了一种使用usb3.0通讯适配器的设计，其通讯适配器的结构及连接如图4所示：
9.采用usb3.0接口是实现地面检测系统的另一种方式，能够将高速相机输出的lvds接口数据转换为usb3.0接口格式的数据，再发送给上位机进行后续处理。
10.如上图3中所示，使用“工控机 采集卡”的形式设计地检系统的主要缺点在于：使用软件进行串行解码，耗费上位机机时，采集数据效率相对较低。
11.如上图4所示，使用usb3.0形式设计地检系统的主要缺点在于：
12.usb3.0的标称速率为5gbps，实际使用速率大约为3gbps，总速率无法满足新一代高速相机传输速率需求。


技术实现要素：

13.本发明提出的一种高速多路lvds采集系统，可解决上述技术问题。
14.为实现上述目的，本发明采用了以下技术方案：
15.一种高速多路lvds采集系统，包括lvds转接板、pcie-7821r采集卡和上位机软件；
16.其中，星载高速相机的串行lvds数传接口通过线缆连接到lvds转接板；lvds转接板内部的缓冲区会对接口数据进行串行转并行的处理；处理完成后，lvds转接板通过线缆链接pcie-7821r采集卡，将转为128路并口的数据发送到pcie采集卡；pcie-7821r采集卡通过工控机的pcie接口和工控机相连，上位机软件通过dma的方式从pcie-7821r中获取数据，进行后续的解析、分析、存储操作。
17.进一步的，星载高速相机将10路600mbps的串行lvds数据，通过串行lvds数传接口，发送到lvds转接板。
18.进一步的，所述采集卡使用4路vhdci接口采集128路单端并行数据。
19.进一步的，所述lvds转接板包括lvds接口芯片和fpga，其中fpga实现缓冲区功能，在电路内部，lvds数传接口将输入的lvds信号转化为板内信号，板内信号通过pcb板内走线和fpga连接，fpga同时利用缓冲区将串行lvds数据缓存，再转化为满足pcie-7821r接口协议的50m时钟频率的128路单端并行信号，通过pcb的对外接口，发送到pcie-7821r并行采集卡。
20.进一步的，每个缓冲区的结构包括移位寄存器、缓存a和b、读出寄存器；移位寄存器通过移位存储的方式，将1位lvds数据转化为128位的并行数据，再写入缓存a，当缓存a写满后，将满标志位置1；硬件内线程会轮询缓冲区中满标志位，满标志位为1时缓冲区内的数据会被读出；读缓存a的同时，缓存b可以被写入，在缓存b写满前，缓存a的内容会被读出清空，当缓存b也写满后，将满标志位置1，以此类推；并行数据以50m，128位并行数据的形式读出。
21.进一步的，所述单路串行lvds数传接口的数据格式总长度为2196字节，分为成像帧头和图像数据，其中成像帧头为8字节，其余2188字节为图像数据。
22.进一步的，lvds转接板帧头为8字节，转接板帧头包含数据的长度、通道号，之后为数据部分。
23.进一步的，所述上位机软件采用双层的生产者-消费者模型，接收线程是生产者，向解码线程1提供数据；解码线程1既是生产者，也是消费者，其消费接收线程提供的数据，同时向解码线程2提供数据；解码线程2是消费者，接收由生产者解码线程1提供的数据。
24.进一步的，所述上位机软件的接收线程通过dma方式，以数据流的形式读取pcie-7821r采集到的数据，之后将数据放入解码队列1；同时，解码线程1不断访问解码队列1，当解码队列1不为空时，执行出队列操作，解码线程1将数据解包，即识别lvds转接板帧头，将其去除，再根据包头中通道号，将解包后的数据分别放入解码队列2。
25.解码线程2不断访问队列2，当队列2非空时，执行出队列操作，解码线程2识别其中成像帧头，将其解析为图像数据，供后续的图像显示、图像存储等线程调用。
26.另一方面，本发明还公开一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行如权利要求1至9中任一项所述方法的解析、分析、存储操作。
27.由上述技术方案可知，本发明的高速多路lvds采集系统，采集系统主要由一块lvds转接板、一款采集卡pcie-7821r、以及一款上位机软件组成。主要解决的问题是：某星载高速相机研制过程中，高速lvds数据的地面采集问题。具体的，某星载高速相机，其数据采用多路高速串行lvds信号的形式传输。在高速相机的研制过程中，其产生的科学数据需要地面设备进行采集，以验证其功能和性能。
28.总得来说，本发明使用“lvds转接板 并口采集卡”的形式，实现多路串行高速lvds数据的采集，使用硬件对串行数据进行采集缓冲，以及串行数据转并行数据的操作，最高速度能够达到6.4gbps。本发明通过串行转并行的方式，实现了数据的高速传输。使用硬件解码串行数据，相对软件解码更加简单高效，稳定性较高。
附图说明
29.图1是现有的某型号星载高速相机内部原理图；
30.图2是高速相机与地面检测系统连接图；
31.图3是地面检测系统常用搭建方式图；
32.图4是使用usb3.0接口搭建地面检测系统图；
33.图5是高速多路lvds采集系统示意图；
34.图6是并口数据采集卡采集时序图；
35.图7是lvds转接板内部结构图；
36.图8是lvds转接板内部缓冲区结构图；
37.图9是传输过程中数据格式图；
38.图10是采集系统上位机软件结构图；
39.图11是采集系统上位机软件界面图。
具体实施方式
40.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
41.如图5所示，本实施例所述的高速多路lvds采集系统，包括由lvds转接板、pcie-7821r采集卡和上位机软件组成。其中，星载高速相机的串行lvds数传接口通过线缆连接到lvds转接板；lvds转接板内部的缓冲区会对接口数据进行串行转并行的处理；处理完成后，lvds转接板通过线缆链接pcie-7821r采集卡，将转为128路并口的数据发送到pcie采集卡；pcie-7821r采集卡通过工控机的pcie接口和工控机相连，上位机软件通过dma的方式从pcie-7821r中获取数据，进行后续的解析、分析、存储等操作。
42.以下具体说明：
43.本实施例的一种高速多路lvds采集系统的整体结构如图5所示，其整体的工作方式如下：
44.1.星载高速相机将10路600mbps的串行lvds数据，通过串行
45.lvds数传接口，发送到lvds转接板。lvds转接板在缓冲区进行数据缓冲，同时将串行数据转为并行数据后，再将并行数据以1路时钟和128路单端的形式发送到pcie-7821r采集卡，其中时钟频率为
46.50m，即总体传输速率能够达到6.4gbps。
47.2.工控机内装有pcie-7821r采集卡，采集卡使用4路vhdci接口采集128路单端并行数据。如下图6所示，lvds转接板在时钟(clock)下降沿发送一个128比特的并行数据，而采集卡在每个时钟的上升沿采集一个128比特的并行数据。
48.3.如图5所示，上位机通过dma的方式从pcie-7821r中以数据流的形式获取数据，再进行解码、显示、存储、分析等操作。
49.lvds转接板设计：
50.lvds转接板是高速多路lvds采集系统中的重要组成部分，主要负责将串行lvds数据转为并行，其设计将在下文详述。
51.电路设计：lvds转接板的整体电路结构如下图7所示，由lvds接口芯片和fpga组成，其中fpga实现缓冲区功能。外部连接如图5所示，不再赘述。在电路内部，lvds数传接口将输入的lvds信号转化为板内信号，板内信号通过pcb板内走线和fpga连接，fpga同时利用缓冲区将串行lvds数据缓存，再转化为满足如图6中pcie-7821r接口协议的50m时钟频率的128路单端并行信号，通过pcb的对外接口，发送到pcie-7821r并行采集卡。
52.每个缓冲区的结构如下图8所示，由移位寄存器、缓存a和b、读出寄存器组成。移位寄存器通过移位存储的方式，将1位lvds数据转化为128位的并行数据，再写入缓存a，当缓存a写满后，将满标志位置1。硬件内线程会轮询缓冲区中满标志位，为1时缓冲区内的数据会被读出。读缓存a的同时，缓冲区写缓存b，在缓存b写满前，缓存a的内容会被读出清空，当缓存b也写满后，将满标志位置1，以此类推。并行数据以50m，128位并行数据的形式读出。
53.上述利用硬件方式，即移位寄存器和缓冲区实现串行数据到并行数据的转换，在传统方法中使用软件完成，但软件进行比特操作耗费机时，使用硬件操作能够更有效率(硬件完成串行转并行)；pcie-7821r采集卡可以接收128位并行，50m的数据，实际速度能够达到6.4gbps，优于目前已有的方案。
54.具体的，缓冲区的作用主要有以下几点：
55.1)实现串行数据到并行数据的转换。
56.2)缓冲数据，避免数据丢失。
57.3)增加帧头，方便上层软件解码。
58.4)实际使用中，通过轮询的方式，依次读出各缓冲区内容。
59.通信协议设计
60.上文中所述单路串行lvds数传接口的数据格式如图9(a)中所示，数据格式总长度为2196字节，分为成像帧头和图像数据，其中成像帧头为8字节，其余2188字节为图像数据。
61.128路单端并行数据格式如图9(b)中所示，一包128路单端并行数据有4096个字节，其中lvds转接板帧头为8字节，转接板帧头包含数据的长度、通道号等，之后为数据部分。
62.图9(b)中数据部分为图9(a)中数据的拼接，如图9(b)中所示，第一包序号为0的数据(成像帧头0 图像数据0)填充后，未凑足4096字节，于是继续拼接第二包序号为1的数据，两包相加超过了4096字节，于是序号为1的包的剩余图像数据拼接到第二包的起始部分。
63.若两包序号为1、2的数据时间间隔过大，则会引发超时机制，如图9(c)所示，此时转接板会先以短包的形式发送序号为1的图像数据剩余部分。
64.在上位机解码的过程中，需要先解码lvds转接板帧头，将数据拼接为图9(a)中所示结构，再解码成像帧头，提取其中图像数据，在上位机进行进行显示、存储等操作。
65.上位机设计
66.上位机软件结构如下图10所示，采用双层的生产者-消费者模型，接收线程是生产者，向解码线程1提供数据；解码线程1既是生产者，也是消费者，其消费接收线程提供的数据，同时向解码线程2提供数据；解码线程2是消费者，接收由生产者解码线程1提供的数据。
67.具体的，软件的接收线程通过dma方式，以数据流的形式读取pcie-7821r采集到的数据，即接收图9(b)(c)中所示格式的数据，之后将数据放入解码队列1。同时，解码线程1不断访问解码队列1，当解码队列1不为空时，执行出队列操作，解码线程1将数据解包，即识别
图9(b)(c)中所示格式中的lvds转接板帧头，将其去除，再根据包头中通道号，将解包后的数据分别放入解码队列2。
68.解码线程2完全相同，在使用时声明10个实例，分别对应10个不同的解码队列。解码线程2不断访问队列2，当队列2非空时，执行出队列操作，此时的数据是图9(a)中格式的数据，是高速相机直接发出的科学数据，解码线程2识别其中成像帧头，将其解析为图像数据，供后续的图像显示、图像存储等线程调用。
69.上位机软件如图11所示。高速相机正常工作时，系统能够正常采集数据并进行图像的显示、数据分析等功能，图中为采集了一幅平场图像。
70.总得来说，本发明使用“lvds转接板 并口采集卡”的形式，实现多路串行高速lvds数据的采集，使用硬件对串行数据进行采集缓冲，以及串行数据转并行数据的操作，最高速度能够达到6.4gbps。本发明通过串行转并行的方式，实现了数据的高速传输。使用硬件解码串行数据，相对软件解码更加简单高效，稳定性较高。
71.又一方面，本发明还公开一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行如上述任一方法的步骤。
72.再一方面，本发明还公开一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行如上述任一方法的步骤。
73.在本技术提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一方法的步骤。
74.可理解的是，本发明实施例提供的系统与本发明实施例提供的方法相对应，相关内容的解释、举例和有益效果可以参考上述方法中的相应部分。
75.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一非易失性计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)或闪存。易失性存储器可包括随机存取存储器(ram)或者外部高速缓冲存储器。作为说明而非局限，ram以多种形式可得，诸如静态ram(sram)、动态ram(dram)、同步dram(sdram)、双数据率sdram(ddrsdram)、增强型sdram(esdram)、同步链路(synchlink)dram(sldram)、存储器总线(rambus)直接ram(rdram)、直接存储器总线动态ram(drdram)、以及存储器总线动态ram(rdram)等。
76.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
77.以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。