一种显示基板及其制备方法、显示装置与流程

1.本公开涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。


背景技术：

2.低温多晶硅(ltps)和氧化物(oxide)半导体在显示产品领域备受关注。ltps具有迁移率高、充电快的优势，oxide具有低漏电流、低功耗的优势。将ltps和oxide两种薄膜晶体管结合的显示产品，即ltpo显示产品，使得用户体验大大提升。但是ltps和oxide的制备工艺存在较大区别，存在工艺兼容性难的问题，难以保证工艺稳定性。另外，oxide薄膜晶体管尺寸较大，在像素电路中占据面积较大，不利于显示产品分辨率(ppi)和开口率的提升。


技术实现要素：

3.本公开实施例提供一种显示基板及其制备方法、显示装置，以解决或缓解现有技术中的一项或更多项技术问题。
4.作为本公开实施例的第一个方面，本公开实施例提供一种显示基板，包括第一薄膜晶体管，第一薄膜晶体管包括第一子栅极、第二子栅极和第一有源层，显示基板包括：
5.第一子栅极，位于衬底基板的一侧；
6.第一绝缘层，位于第一子栅极的背离衬底基板的一侧；
7.第一有源层，位于第一绝缘层的背离衬底基板的一侧，第一有源层的材质包括氧化物半导体；
8.第二绝缘层，位于第一有源层的背离衬底基板的一侧；
9.第二子栅极，位于第二绝缘层的背离衬底基板的一侧，第二子栅极在衬底基板上的正投影包含第一子栅极在衬底基板上的正投影。
10.在一些实施例中，第二子栅极在第一有源层上对应的沟道包括位于中部的有效沟道以及位于有效沟道两侧的非有效沟道，有效沟道在第一方向上的尺寸大于第一子栅极在第一方向上的尺寸，第一方向为有效沟道和非有效沟道的排列方向。
11.在一些实施例中，第二绝缘层在衬底基板上的正投影包含第一有源层在衬底基板上的正投影。
12.在一些实施例中，第二绝缘层在衬底基板上的正投影与第二子栅极在衬底基板上的正投影重合。
13.在一些实施例中，显示基板还包括第三绝缘层，第三绝缘层位于第二子栅极的背离衬底基板的一侧，第三绝缘层的材质包括氮化硅。
14.在一些实施例中，显示基板还包括第二薄膜晶体管，第二薄膜晶体管包括第二有源层，第二有源层的材质包括多晶硅半导体。
15.在一些实施例中，第二薄膜晶体管还包括第二栅电极，第二有源层位于衬底基板的朝向第一有源层的一侧，显示基板还包括第一栅绝缘层和第二栅绝缘层，第一栅绝缘层位于第二有源层的背离衬底基板的一侧，第二栅电极位于第一栅绝缘层的背离衬底基板的
一侧，第二栅绝缘层位于第二栅电极的背离衬底基板的一侧，第一子栅极位于第二栅绝缘层的背离衬底基板的一侧。
16.在一些实施例中，第一子栅极在第一方向上的尺寸的范围小于或等于3.5μm，第二子栅极在第一方向上的尺寸的范围为4.5μm～5.5μm，第一方向为第一有源层的导体化区和沟道区的排列方向。
17.作为本公开实施例的第二方面，本公开实施例提供一种显示基板的制备方法，显示基板包括第一薄膜晶体管，第一薄膜晶体管包括第一有源层、第一子栅极和第二子栅极，方法包括：
18.在衬底基板的一侧形成第一子栅极；
19.在第一子栅极的背离衬底基板的一侧形成第一绝缘层；
20.在第一绝缘层的背离衬底基板的一侧形成第一有源层，第一有源层的材质包括氧化物半导体；
21.在第一有源层的背离衬底基板的一侧形成第二绝缘层和第二子栅极，第二绝缘层靠近第一有源层，第二子栅极在衬底基板上的正投影包含第一子栅极在衬底基板上的正投影；
22.对第一有源层进行导体化，形成导体化区，导体化区在衬底基板上的正投影位于第二子栅极在衬底基板上的正投影的两侧。
23.作为本公开实施例的第三方面，本公开实施例提供一种显示装置，包括本公开实施例中的显示基板。
24.本公开实施例的技术方案，可以提高第一薄膜晶体管器件特性的稳定性，有利于实现第一薄膜晶体管的小尺寸化，有利于提高产品的分辨率和开口率。
25.上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
26.在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开的一些实施方式，而不应将其视为是对本公开范围的限制。
27.图1为一种显示基板的截面示意图；
28.图2为图1所示显示基板的另一个示意图；
29.图3为本公开一实施例中显示基板的截面示意图；
30.图4为本公开另一实施例中显示基板的截面示意图；
31.图5为本公开另一实施例中显示基板的截面示意图；
32.图6为本公开另一实施例中显示基板的截面示意图；
33.图7为本公开一实施例显示基板中对第一有源层进行导体化后的截面示意图；
34.图8为本公开另一实施例显示基板中对第一有源层进行导体化后的截面示意图。
35.附图标记说明：
36.10、衬底基板；11、衬底；12、基底；13、阻挡层；14、第一缓冲层；211、第二有源层；
221、第二栅电极；231、第一子栅极；241、第一有源层；251、第二子栅极；261、第一源电极；262、第一漏电极；263、第二源电极；264、第二漏电极；31、第一栅绝缘层；32、第二栅绝缘层；33、第一绝缘层；331、层间绝缘层；332、第二缓冲层；34、第二绝缘层；35、第三绝缘层。
具体实施方式
37.在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例，不同的实施例在不冲突的情况下可以任意结合。因此，附图和描述被认为本质上是示例性的而非限制性的。
38.图1为一种显示基板的截面示意图，图2为图1所示显示基板的另一个示意图，图2中示出了第一薄膜晶体管的沟道长度，为了方便标注，图2中没有示出源漏电极层。如图1所示，显示基板包括第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管为双栅薄膜晶体管，第一薄膜晶体管包括第一有源层241、第一子栅极231、第二子栅极251、第一源电极261和第一漏电极262。第一有源层241的材质为氧化物半导体，因此，第一薄膜晶体管也可以叫做双栅oxide薄膜晶体管。第二薄膜晶体管包括第二有源层211、第二栅电极222、第二源电极263和第二漏电极264。第二有源层211为低温多晶硅半导体，因此，第二薄膜晶体管也可以叫做ltps薄膜晶体管。
39.如图1所示，第一薄膜晶体管包括第一子栅极231和第二子栅极251，第一子栅极231位于第一有源层241的下侧，第一子栅极231也可以叫做底栅，第二子栅极251位于第一有源层241的上侧，第二子栅极251也可以叫做顶栅。第一子栅极231在衬底上的正投影包含第二子栅极251在衬底上的正投影，也就是说，第一子栅极231完全包裹住第二子栅极251。
40.如图1和图2所示，第二绝缘层34(也可以叫做第三栅绝缘层)覆盖第一有源层241，需要使用等离子注入(doping)工艺对第一有源层241的导体化区进行导体化，来提升薄膜晶体管的开态电流i
on
。
41.在图1中，第三绝缘层35(也可以叫做第二层间绝缘层)可以为氮化硅薄膜，以便可以避免缓冲氧化层刻蚀(boe etch)导致的第三绝缘层35裂纹问题。
42.在显示基板的制备过程中，等离子注入工艺中的离子和第三绝缘层35中的h会扩散至第一有源层241的沟道中，影响到oxide薄膜晶体管的有效沟道长度l
eff
。
43.如图2所示，第二子栅极251在第一有源层241上的正投影区即为第二子栅极251对应的沟道，第一子栅极231在第一有源层241上的正投影即为第一子栅极231对应的沟道。第二子栅极251在第一方向x上的尺寸l1即为第二子栅极251对应的沟道长度，第一子栅极231在第一方向x上的长度l2即为第一子栅极231对应的沟道长度，l2》l1。第一有源层241包括沟道区和位于沟道区两端的导体化区，第一方向x可以为第一有源层241的沟道区和导体化区的排列方向，在图2中，第一方向x为水平方向，或者，第一方向x可以为第一薄膜晶体管的源电极和漏电极的排列方向，例如，第一薄膜晶体管的源电极和漏电极分别为第一源电极261和第一漏电极262，第一源电极261和第一漏电极262的排列方向为水平方向，所以，在图2中第一方向x为水平方向。
44.等离子注入工艺中的离子以及第三绝缘层35中的h(氢)会扩散至第一有源层241的沟道区两端即δl区域(δl区域可以叫做非有效沟道区)，这就使得oxide薄膜晶体管的
第二子栅极251对应的有效沟道长度l
eff
由l1减小至l1-2δl。第一子栅极231对应的有效沟道长度l
eff
也为l1-2δl。
45.对于oxide薄膜晶体管来说，薄膜晶体管的沟道长度越小，薄膜晶体管器件特性的稳定性越差。受非有效沟道区的影响，第一薄膜晶体管的有效沟道长度l
eff
减小，降低了第一薄膜晶体管器件特性的稳定性。
46.oxide薄膜晶体管中，沟道长度越小越有利于提高ltpo产品的分辨率和开口率。非有效沟道区即δl区域的存在限制了沟道长度的减小。例如，oxide薄膜晶体管的有效沟道长度l
eff
的最小值为lx，如果有效沟道长度小于lx，那么oxide薄膜晶体管器件特性的稳定性就无法得到保证。在不存在非有效沟道区δl区域的情况下，有效沟道长度与沟道长度相同，沟道长度可以减小到lx，以此来提高分辨率和像素开口率。由于非有效沟道区即δl区域的影响，oxide薄膜晶体管的沟道长度需要由lx增加到lx 2δl，lx 2δl大于lx，所以，δl区域影响到oxide薄膜晶体管的沟道尺寸的减小，限制了ltpo产品的分辨率和像素开口率的提升。
47.图3为本公开一实施例中显示基板的截面示意图。如图3所示，显示基板包括第一薄膜晶体管。第一薄膜晶体管包括第一子栅极231、第一有源层241和第二子栅极251。第一薄膜晶体管也可以叫做双栅oxide薄膜晶体管。显示基板还包括第一绝缘层33、第二绝缘层34。第一子栅极231位于衬底基板10的一侧，第一绝缘层33位于第一子栅极231的背离衬底基板10的一侧，第一有源层241位于第一绝缘层33的背离衬底基板10的一侧，第一有源层241的材质包括氧化物半导体。示例性地，第一有源层241的材质为氧化物半导体，例如氧化铟镓锌(igzo)。第二绝缘层34位于第一有源层241的背离衬底基板10的一侧，第二子栅极251位于第二绝缘层34的背离衬底基板10的一侧。第二子栅极251在衬底基板10上的正投影包含第一子栅极231在衬底基板10上的正投影。
48.示例性地，第二子栅极251在衬底基板10上的正投影包含第一子栅极231在衬底基板10上的正投影，从而，第二子栅极251在第一方向x上的尺寸(即第二子栅极251对应的沟道长度l3)大于第一子栅极231在第一方向上的尺寸(即第一子栅极231对应的沟道长度l4)。
49.示例性地，如图3所示，第二子栅极251对应的沟道长度l3大于第一子栅极231对应的沟道长度l4，从而，第二子栅极251完全覆盖住第一子栅极231。
50.对于双栅oxide薄膜晶体管，其器件特性的稳定性主要决定于有效沟道长度小的一个栅极。例如，在第二子栅极251对应的有效沟道长度小于第一子栅极231对应的有效沟道长度的情况下，双栅oxide薄膜晶体管器件特性的稳定性决定于第二子栅极251对应的沟道长度；在第一子栅极231对应的有效沟道长度小于第二子栅极251对应的有效沟道长度的情况下，双栅oxide薄膜晶体管器件特性的稳定性决定于第一子栅极231对应的沟道长度。
51.本公开实施例的显示基板，第一子栅极231对应的沟道长度l4小于第二子栅极251对应的沟道长度l3，因此，第一薄膜晶体管的器件特性的稳定性决定于第一子栅极231对应的沟道长度。由于第二子栅极251、第二绝缘层34和第一有源层241的阻挡作用，等离子注入工艺中的离子以及第二子栅极251上方绝缘层中的h很难扩散至第一子栅极231对应的中，因此，第一子栅极231不存在非有效沟道，第一子栅极231对应的有效沟道长度即为第一子栅极231对应的长度。
52.相关技术中，如图2所示，第一薄膜晶体管器件特性的稳定性决定于第二子栅极251对应的有效沟道长度，第二子栅极251对应的沟道存在非有效沟道。本公开实施例的显示基板中，第一薄膜晶体管器件特性的稳定性决定于第一子栅极231对应的有效沟道长度，且第一子栅极231对应的沟道不存在非有效沟道。在对器件特性稳定性起决定性作用的栅极长度相同的情况下，由于本公开实施例的显示基板的第一子栅极231对应的沟道不存在非有效沟道，因此，第一子栅极231对应的有效沟道长度更大，提升了双栅oxide薄膜晶体管器件特性的稳定性。在双栅oxide薄膜晶体管器件特性稳定性相同的情况下，亦即在图3中的l4与图2中的l1-2δl相同的情况下，相比于图2所示显示基板，本公开实施例的显示基板可以进一步减小第一子栅极231和第二子栅极251在第一方向上的尺寸，进而有利于实现oxide薄膜晶体管的小尺寸化，有利于提高显示基板的分辨率和开口率。
53.在一种实施方式中，第二子栅极251对应的沟道包括位于中部的有效沟道和位于有效沟道两侧的非有效沟道。第一方向可以为有效沟道和非有效沟道的排列方向，在图3中，第一方向为水平方向。第二子栅极251对应的沟道长度为l3，其中，有效沟道长度为l
eff1
，非有效沟道长度为δl。第一子栅极231对应的沟道长度为l4，由于第二子栅极251、第二绝缘层34和第一有源层241的阻挡作用，等离子注入工艺中的离子以及第二子栅极251上方绝缘层中的h很难扩散到第一子栅极231中，因此，第一子栅极231对应的沟道不存在非有效沟道，从而，第一子栅极231对应的有效沟道长度与沟道长度相同，第一子栅极231对应的有效沟道长度l
eff2
＝l4。
54.当顶栅对应的有效沟道长度小于底栅对应的有效沟道长度时，影响薄膜晶体管器件特性稳定性的是顶栅，即双栅oxide薄膜晶体管器件特性的稳定性主要由顶栅决定。当顶栅对应的有效沟道长度大于底栅对应的有效沟道长度时，影响薄膜晶体管器件特性稳定性的是底栅，即双栅oxide薄膜晶体管器件特性的稳定性主要由底栅决定。如图2所示，顶栅(即第二子栅极251)和底栅(第一子栅极231)对应的有效沟道长度l
eff
均为l1-2δl，因此，图2中双栅薄膜晶体管器件特性的稳定性由顶栅和底栅同时决定。
55.示例性地，可以设置图3中第二子栅极251对应的沟道长度与图2中第一子栅极231对应的沟道长度相同，即l3＝l2；图3中第一子栅极231对应的沟道长度与图2中第二子栅极251对应的沟道长度相同，即l4＝l1。
56.图3中，第二子栅极251对应的沟道长度l3大于第一子栅极231对应的沟道长度l4。等离子注入工艺中的离子以及第二子栅极251上方绝缘层中的h会扩散至第一有源层241的沟道两侧，形成非有效沟道δl，因此，第二子栅极251对应的有效沟道长度l
eff1
＝l3-2δl。图3中第一子栅极231对应的有效沟道长度为l
eff2
＝l4。l
eff1
》l
eff2
，因此，图3中第一薄膜晶体管器件特性的稳定性决定于第一子栅极231对应的沟道长度l4。图2中，第一薄膜晶体管器件特性的稳定性决定于第二子栅极251对应的有效沟道长度l
eff
。
57.在图3中l4与图2中l1相同的情况下，图3中第一子栅极231对应的有效沟道长度l
eff2
(与l4相同)大于图2中第二子栅极251对应的有效沟道长度l
eff
(l
eff
＝l1-2δl)。对于双栅oxide薄膜晶体管，有效沟道长度越大，器件特性稳定性越好，因此，图3所示显示基板中第一薄膜晶体管器件特性的稳定性优于图2所示显示基板中第一薄膜晶体管器件特性的稳定性，本公开实施例的技术方案，提升了第一薄膜晶体管器件特性的稳定性。
58.示例性地，在图3中l
eff2
与图2中l
eff
相同即图3中双栅oxide薄膜晶体管器件特性
与图2中双栅oxide薄膜晶体管器件特性稳定性相同的情况下，亦即在图3中的l4与图2中的l1-2δl相同的情况下，相比于图2所示显示基板，本公开实施例的显示基板中第一子栅极231对应的沟道长度l4和第二子栅极251对应的沟道长度l3可以更小，进而有利于实现oxide薄膜晶体管的小尺寸化，有利于提高显示基板的分辨率和开口率。可以理解的是，第一子栅极231对应的沟道长度与第一子栅极231在第一方向x上的尺寸相同，第二子栅极251对应的沟道长度与第二子栅极251在第一方向x上的尺寸相同。
59.图4为本公开另一实施例中显示基板的截面示意图。如图4所示，第二子栅极251对应的沟道长度为l5，第一子栅极231对应的沟道长度为l6。第二子栅极251对应的沟道包括有效沟道和位于有效沟道两侧的非有效沟道，第二子栅极251的有效沟道长度为l
eff3
，第二子栅极251的非有效沟道长度为δl，那么，l
eff3
＝l5-2δl。第一子栅极231的有效沟道长度l
eff4
＝l6。
60.在一个实施例中，l5＝l2-2δl，l6＝l1-2δl。
61.对于l6＝l1-2δl：图4中双栅oxide薄膜晶体管器件特性的稳定性由第一子栅极231的有效沟道长度l6决定。图2中双栅oxide薄膜晶体管器件特性的稳定性由第二子栅极251的有效沟道长度l1-2δl决定。由于l6＝l1-2δl，所以，图4和图2中的双栅oxide薄膜晶体管器件特性的稳定性相同。
62.对于l5＝l2-2δl：图4中双栅oxide薄膜晶体管中的第二子栅极251对应的沟道长度为l5，l5是影响显示基板像素开口率和分辨率的直接因素。图2中的双栅oxide薄膜晶体管，第一子栅极231对应的沟道长度l2是影响像素开口率和分辨率的直接因素。由于l5＝l2-2δl，l5《l2，所以，相比于图2，图4所示结构可以提高显示基板的像素开口率和分辨率。
63.如图4所示，l5＝l2-2δl，l6＝l1-2δl，相应地，第一有源层241的长度也可以减小2δl。从而，第一薄膜晶体管的尺寸减小，可以提高像素开口率和分辨率。
64.通过比较图4和图2，本公开实施例的显示基板，在保证双栅oxide薄膜晶体管器件特性稳定性的情况下，可以减小双栅oxide薄膜晶体管的尺寸，提高像素开口率和分辨率。
65.在一种实施方式中，如图3和图4所示，第二绝缘层34在衬底基板10上的正投影包含第一有源层241在衬底基板10上的正投影，从而，第二绝缘层34可以完全将第一有源层241覆盖。因此，需要采用等离子注入工艺对第一有源层241的导体化区进行导体化，如图3和图4所示，第一有源层241包括位于第二子栅极251两侧的导体化区。
66.图5为本公开另一实施例中显示基板的截面示意图。在一个实施例中，如图5所示，第二绝缘层34在衬底基板10上的正投影与第二子栅极251在衬底基板10上的正投影重合。这样的结构，第一有源层241的导体化区没有被第二绝缘层34阻挡，第一有源层241的导体化区更容易被导体化，有利于提高oxide薄膜晶体管的开态电流i
on
。
67.示例性地，可以采用等离子气体(plasma)例如he等，对第一有源层241的导体化区进行导体化，避免采用等离子注入工艺进行导体化，简化了工艺，节约了成本。
68.示例性地，如图5和图4所示，图5中第二子栅极251对应的沟道长度为l7，l7＝l5；图5中第一子栅极231对应的沟道长度为l8，l8＝l6。第二子栅极251的有效沟道长度为l
eff5
＝l7-2δl，第一子栅极231的有效沟道长度l
eff6
＝l8。
69.示例性地，如图5所示，第二绝缘层34在衬底基板10上的正投影与第二子栅极251在衬底基板10上的正投影重合，从而，可以采用同一个掩膜采用一次图案化工艺形成第二
绝缘层34和第二子栅极251，简化了显示基板的工艺，降低了成本。
70.图6为本公开另一实施例中显示基板的截面示意图。在一个实施例中，如图6所示，显示基板还可以包括第三绝缘层35，第三绝缘层35也可以叫做第二层间绝缘层，第三绝缘层35位于第二子栅极251的背离衬底基板10的一侧。示例性地，第三绝缘层35的材质可以包括氮化硅，例如，第三绝缘层35的材质可以为氮化硅。这种材质的第三绝缘层35，可以减少boe刻蚀对第三绝缘层35的损伤，避免第三绝缘层35出现裂纹。
71.在一种实施方式中，如图6所示，显示基板还可以包括第二薄膜晶体管，第二薄膜晶体管包括第二有源层211，第二有源层211的材质包括多晶硅半导体，示例性地，第二有源层211的材质为低温多晶硅(ltps)，例如，第二有源层211的材质为p-si。第二薄膜晶体管还可以包括第二栅电极221。示例性地，第二有源层211位于衬底基板10的朝向第一有源层241的一侧。显示基板还可以包括第一栅绝缘层31。第一栅绝缘层31位于第二有源层211的背离衬底基板10的一侧，第二栅电极221位于第一栅绝缘层31的背离衬底基板10的一侧。
72.在一个实施例中，如图6所示，显示基板还可以包括第二栅绝缘层32，第二栅绝缘层32位于第二栅电极221的背离衬底基板10的一侧，第一子栅极231位于第二栅绝缘层32的背离衬底基板10的一侧。
73.显示基板还可以包括源漏金属层，如图6所示，源漏金属层包括第一源电极261、第一漏电极262、第二源电极263和第二漏电极264。第一源电极261和第一漏电极262分别穿过第一过孔351a和351b与第一有源层241的导体化区连接，第二源电极263和第二漏电极264分别穿过第二过孔352a和352b与第一有源层211连接。
74.示例性地，如图6所示，衬底基板10可以包括依次叠层设置的衬底11、基底12、阻挡层13、第一缓冲层14。第二有源层211位于第一缓冲层14的背离衬底11的一侧。示例性地，基底12的材质可以包括有机材料，例如，基底12的材质可以包括聚酰亚胺(pi)。
75.示例性地，如图6所示，第一绝缘层33可以包括叠层设置的层间绝缘层331和第二缓冲层332，第二缓冲层332靠近第一有源层241。
76.在一种实施方式中，第一子栅极231在第一方向x上的尺寸的范围小于或等于3.5μm。在一个实施例中，第二子栅极251在第一方向x上的尺寸的范围为4.5μm～5.5μm(包括端点值)。示例性地，第二子栅极251在第一方向上的尺寸可以为4.5μm～5.5μm中的任意值。示例性地，第二子栅极251在第一方向上的尺寸与第一子栅极231在第一方向上的尺寸之间的差值为1μm～2μm。这样的尺寸设置方式，可以避免对位偏差以及刻蚀不均导致的问题，保证第二子栅极251在衬底基板10上的正投影包含第一子栅极231在衬底基板10上的正投影。
77.本公开的技术方案，在具体实施过程中，提升开口率和分辨率的关键是减小第二子栅极251对应的沟道长度。为了保证第二子栅极251在衬底基板10上的正投影可以包含第一子栅极231在衬底基板10上的正投影，减小第二子栅极251对应的沟道长度的同时要同等地减小第一子栅极231对应的沟道长度。例如，当第二子栅极251对应的沟道长度为4.5μm，第一子栅极231对应的沟道长度为3μm时，为了提高产品的开口率和分辨率，可以将第二子栅极251对应的沟道长度减小0.5μm，使得第二子栅极251对应的沟道长度减小至4μm。此时，第一子栅极231对应的沟道长度需要同等地减小0.5μm，使得第一子栅极231对应的沟道长度减小至2.5μm。将第一子栅极231对应的沟道长度减小至2.5μm后，需要考虑第一子栅极231对应的沟道长度对oxide薄膜晶体管器件特性稳定性的影响。也就是说，在采用本公开
的技术方案时，在减小第二子栅极251对应的沟道长度的同时要同等地减小第一子栅极231对应的沟道长度，同时要考虑对oxide薄膜晶体管器件特性稳定性的影响，避免第一子栅极231的沟道长度无法满足产品需求。
78.本公开实施例的显示基板可以应用于有机发光二极管(oled)显示面板中。示例性地，可以在源漏电极层的背离衬底基板的一侧制备oled器件，oled器件可以采用顶发射oled器件，也就是说，显示面板的出光侧位于背离衬底基板的一侧。
79.在示例性实施例中，栅绝缘层、缓冲层、阻挡层和层间绝缘层可以采用硅氧化物(siox)、硅氮化物(sinx)和氮氧化硅(sion)中的任意一种或更多种，可以是单层、多层或复合层。栅电极、源电极、漏电极可以采用金属材料，如银(ag)、铜(cu)、铝(al)、钛(ti)和钼(mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(alnd)或钼铌合金(monb)，可以是单层结构，或者多层复合结构，如ti/al/ti等。
80.本公开实施例还提供一种显示基板的制备方法，显示基板包括第一薄膜晶体管，第一薄膜晶体管包括第一有源层、第一子栅极和第二子栅极，方法包括：
81.在衬底基板的一侧形成第一子栅极；
82.在第一子栅极的背离衬底基板的一侧形成第一绝缘层；
83.在第一绝缘层的背离衬底基板的一侧形成第一有源层，第一有源层的材质包括氧化物半导体；
84.在第一有源层的背离衬底基板的一侧形成第二绝缘层和第二子栅极，第二绝缘层靠近第一有源层，第二子栅极在衬底基板上的正投影包含第一子栅极在衬底基板上的正投影；
85.对第一有源层进行导体化，形成导体化区，导体化区在衬底基板上的正投影位于第二子栅极在衬底基板上的正投影的两侧。
86.图7为本公开一实施例显示基板中对第一有源层进行导体化后的截面示意图。下面通过本公开一实施例中显示基板的制备过程进一步说明本公开实施例的技术方案。可以理解的是，本文中所说的“图案化”，当图案化的材质为无机材质或金属时，“图案化”包括涂覆光刻胶、掩膜曝光、显影、刻蚀、剥离光刻胶等工艺，当图案化的材质为有机材质时，“图案化”包括掩模曝光、显影等工艺，本文中所说的蒸镀、沉积、涂覆、涂布等均是相关技术中成熟的制备工艺。
87.形成衬底基板10。该过程可以包括：在衬底11的一侧依次形成基底12、阻挡层13和第一缓冲层14，如图7所示。
88.在衬底基板10的一侧形成第二薄膜晶体管的第二有源层211和第二栅电极221。如图7所示，该步骤可以包括：在14的背离衬底11的一侧形成第二有源层211；在第二有源层211的背离衬底基板10的一侧形成第一栅绝缘层31；在第一栅绝缘层31的背离衬底基板10的一侧形成第二栅电极221；在第二栅电极221的背离衬底基板10的一侧第二栅绝缘层32。
89.在衬底基板的一侧形成第一子栅极231，该步骤可以包括：在第二栅绝缘层32的背离衬底基板10的一侧形成第一子栅极231，图7所示。
90.在第一子栅极231的背离衬底基板的一侧形成第一绝缘层33。示例性地，第一绝缘层33包括层叠设置的层间绝缘层331和第二缓冲层332，层间绝缘层331靠近第一子栅极231，图7所示。
91.在第一绝缘层33的背离衬底基板的一侧形成第一有源层241，第一有源层241的材质包括氧化物半导体，图7所示。
92.在第一有源层241的背离衬底基板的一侧形成第二绝缘层34和第二子栅极251。在一个实施例中，如图7所示，该步骤可以包括：在第一有源层241的背离衬底基板的一侧沉积第二绝缘层34；在第二绝缘层34的背离衬底基板10的一侧沉积栅极薄膜，对栅极薄膜进行图案化处理，形成第二子栅极251。第二子栅极251在衬底基板上的正投影包含第一子栅极231在衬底基板上的正投影。第二绝缘层34在衬底基板上的正投影包含第一有源层241在衬底基板上的正投影，从而，第二绝缘层34覆盖第一有源层241。
93.对第一有源层241进行导体化，形成导体化区。示例性地，可以采用等离子注入工艺对第一有源层241的导体化区进行导体化。导体化区在衬底基板上的正投影位于第二子栅极251在衬底基板上的正投影的两侧。第一有源层241还包括沟道区，沟道区在衬底基板上的正投影与第二子栅极251在衬底基板上的正投影重合。导体化区位于沟道区的两侧。沟道区包括有效沟道和非有效沟道，图7中l3为沟道区长度，l
eff1
为有效沟道长度，δl为非有效沟道长度。
94.图8为本公开另一实施例显示基板中对第一有源层进行导体化后的截面示意图。
95.在第一有源层241的背离衬底基板的一侧形成第二绝缘层34和第二子栅极251。在一个实施例中，如图8所示，该步骤可以包括：在第一有源层241的背离衬底基板的一侧依次沉积第二绝缘薄膜和栅极薄膜；采用一次掩膜工艺对第二绝缘薄膜和栅极薄膜进行图案化处理，形成第二绝缘层34和第二子栅极251。示例性地，可以在栅极薄膜上涂覆光刻胶，对光刻胶进行曝光并显影，保留第二子栅极251位置的光刻胶，去除其它位置的光刻胶；对无光刻胶的区域进行刻蚀，去除第二绝缘薄膜和栅极薄膜，保留的第二绝缘薄膜和栅极薄膜分别为第二绝缘层34和第二子栅极251，如图8所示。第二绝缘层34在衬底基板上的正投影与第二子栅极251在衬底基板上的正投影重合。
96.对第一有源层241进行导体化，形成导体化区。示例性地，可以采用等离子气体(例如he)对第一有源层241的导体化区进行导体化。导体化区在衬底基板上的正投影位于第二子栅极251在衬底基板上的正投影的两侧。第一有源层241还包括沟道区，沟道区在衬底基板上的正投影与第二子栅极251在衬底基板上的正投影重合。导体化区位于沟道区的两侧。沟道区包括有效沟道和非有效沟道，图8中l7为沟道区长度，l
eff5
为有效沟道长度，δl为非有效沟道长度。
97.在一个实施例中，显示基板的制备方法还可以包括以下步骤：
98.在第二子栅极251的背离衬底基板的一侧沉积第三绝缘层35，第三绝缘层35的材质可以包括氮化硅；对绝缘层进行图案化处理，形成第一过孔351a和351b和第二过孔352a和352b，第一过孔351a和351b贯穿第三绝缘层35和第二绝缘层34而暴露出第一有源层241的导体化区，第二过孔352a和352b贯穿第三绝缘层35、第二绝缘层34、第一绝缘层33、第二栅绝缘层32和第一栅绝缘层31而暴露出第二有源层211；在第三绝缘层35的背离衬底基板的一侧形成第一源电极261、第一漏电极262、第二源电极263和第二漏电极264，第一源电极261和第一漏电极262分别通过第一过孔351a和351b与第一有源层241连接，第二源电极263和第二漏电极264分别通过第二过孔352a和352b与第二有源层211连接，如图6所示。
99.基于前述实施例的发明构思，本公开实施例还提供了一种显示装置，示例性地，显
示装置可以为oled显示装置。该显示装置包括本公开任一实施例中的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
100.在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
101.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
102.在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
103.在本公开中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
104.上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
105.以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。