半导体器件及其形成方法与流程

1.本技术涉及半导体技术领域，具体涉及一种半导体器件及其形成方法。


背景技术：

2.导电插塞是存储器和/或晶体管等半导体结构中的重要组成部分，能够实现半导体结构中各层结构之间的互连，保证半导体结构工作过程中的可靠性。发明人研究发现，有些半导体结构中，导电插塞的导电性能差。


技术实现要素：

3.鉴于此，本技术提供一种半导体器件及其形成方法，以解决有些半导体结构中，接触插塞的导电性能差的问题。
4.本技术提供一种半导体器件的形成方法，包括：
5.提供衬底，所述衬底内设有导电插塞，所述衬底包括多个凸柱，所述导电插塞位于相邻的两个所述凸柱之间；
6.形成至少覆盖各个所述凸柱顶部拐角处的第一金属层；
7.形成覆盖所述导电插塞的顶部的第二金属层；
8.进行退火工艺处理，所述导电插塞顶部的第二金属层与所述导电插塞发生反应，形成金属硅化物；
9.去除退火工艺处理后剩余的第一金属层和第二金属层。
10.可选地，所述形成至少覆盖各个所述凸柱顶部拐角处的第一金属层的方法进一步包括：向所述凸柱的顶部溅射第一金属，得到覆盖所述凸柱的顶部表面和拐角处的第一金属层。
11.可选地，所述第一金属层的厚度小于所述第二金属层的厚度。
12.可选地，所述第一金属层的厚度范围包括1nm至3nm。
13.可选地，所述第一金属层形成的温度小于所述第二金属层形成的温度。
14.可选地，所述凸柱的两侧包括间隔层，所述间隔层内设有氧化层。
15.可选地，所述第一金属层至少覆盖所述间隔层沿所述凸柱凸起方向的顶部。
16.可选地，所述凸柱顶部的拐角处暴露所述氧化层。
17.可选地，所述形成覆盖所述导电插塞的顶部的第二金属层的方法进一步包括：在所述导电插塞的顶部沉积第二金属，得到覆盖所述导电插塞的第二金属层。
18.可选地，在所述形成至少覆盖各个所述凸柱顶部拐角处的第一金属层之后，所述形成方法还包括：采用干法刻蚀的方法对所述衬底和所述第一金属层进行预清洁处理。
19.可选地，所述第一金属层的材料包括钴、钛、镍和锰中的至少一种；和/或，所述第二金属层的材料包括钴、钛、镍和锰中的至少一种。
20.可选地，所述导电插塞的材料包括多晶硅或者掺杂多晶硅。
21.可选地，所述进行退火工艺处理的方法进一步包括：进行退火工艺处理，使导电插
塞顶部与接触的所述第二金属层发生反应，得到反应后的金属硅化物。
22.本技术还提供一种半导体器件，包括：
23.衬底，所述衬底内设有导电插塞，所述衬底包括多个凸柱，所述导电插塞位于相邻的两个所述凸柱之间；
24.互连接触层，位于所述导电插塞表面，所述互连接触层在所述凸柱顶部的拐角处被第一金属层覆盖之后，由覆盖在所述导电插塞顶部的第二金属层与所述导电插塞反应得到。
25.上述半导体器件及其形成方法，在衬底的凸柱表面形成至少覆盖各个凸柱顶部拐角的第一金属层，以隔离凸柱拐角暴露的氧化层，预防氧化层中的氧元素在相关工艺中发生转移；再形成覆盖导电插塞的顶部的第二金属层，对整个衬底进行退火工艺处理，使导电插塞顶部的第二金属层与导电插塞发生反应，形成金属硅化物，其中第二金属层不会接触到氧化层中的氧元素，因而不会被这部分氧元素氧化，可以降低所得金属硅化物的电阻率，提高所成接触层和对应导电插塞的导电性能；此时去除退火工艺处理后剩余的第一金属层和第二金属层，保留金属硅化物作为导电插塞表面的接触层，该接触层导电性能好，稳定性高，从而使对应半导体结构的性能得到优化。
附图说明
26.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
27.图1a、图1b、图1c和图1d为半导体器件中导电插塞及相关结构示意图；
28.图2为本技术一实施例中半导体器件的形成方法流程图；
29.图3a、图3b、图3c、图3d、图3e、图3f、图3g、图3h和图3i为本技术一实施例中各步骤所得结构示意图。
具体实施方式
30.发明人研究发现，大多数半导体器件中，导电插塞通常设置在半导体结构的凹槽，参考图1a所示，凹槽位于相邻的两个凸柱之间，该凸柱可以包括绝缘侧壁层，导电插塞表面具有接触层，通过接触层连接上方的互连对象，实现对应连通功能。发明人发现，有的方案在导电插塞表面形成金属层，参考图1b所示，对金属层进行退火等热处理，使金属层转化为对应的金属硅化物，该金属硅化物便为导电插塞表面的接触层，参考图1c所示。发明人对上述形成接触层的过程进行研究，发现有些半导体结构中，如图1a所示，凸柱的两侧包括间隔层，该间隔层中间包括氧化层，凸柱的拐角处暴露该氧化层。凸柱拐角处在溅射和/或清洗等工艺过程中可能被对应离子轰击，参考图1d所示，凸柱拐角处暴露的氧化层被离子轰击时，氧元素(图1d所示ox)会转移到导电插塞表面中，与电插塞表面的金属等元素发生反应形成金属氧化物，使导电插塞的电阻率变高，从而影响整个导电插塞的导电性能。
31.针对上述问题，本技术在衬底的凸柱表面形成至少覆盖各个凸柱顶部拐角的第一金属层，以隔离凸柱拐角暴露的氧化层，预防氧化层中的氧元素在相关工艺中发生转移；再
形成覆盖导电插塞的顶部的第二金属层，对衬底进行退火工艺处理，使导电插塞顶部的第二金属层与导电插塞发生反应，形成金属硅化物，其中第二金属层不会接触到氧化层中的氧元素，因而不会被这部分氧元素氧化，可以降低所得金属硅化物的电阻率，提高所成接触层和对应导电插塞的导电性能。
32.下面结合附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术一部分实施例，而非全部实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
33.本技术在第一方面提供一种半导体器件的形成方法，参考图2所示，该形成方法包括s110至s150。
34.s110，参考图3a所示，提供衬底210，所述衬底210内设有导电插塞211，所述衬底210包括多个凸柱212，所述导电插塞211位于相邻的两个所述凸柱212之间。
35.上述凸柱212也可以称为绝缘侧壁层，相邻的两个凸柱212之间具有凹槽213，导电插塞211设于凹槽213内。可选地，凸柱212内部可以设有栅极等功能结构，如图3a所示，凸柱212的两侧设有间隔层214，间隔层214可以包括介电层等具有隔离功能的结构。可选地，如图3b所示，间隔层214内设有氧化层214a，凸柱212的拐角215会暴露该氧化层214a。发明人在研究过程中发现，凸柱212的拐角215处在溅射和/或清洗等工艺过程中可能被对应离子轰击，如图1d所示，拐角215暴露的氧化层214a被离子轰击时，氧元素容易转移到电插塞211表面中，与导电插塞211表面的金属等元素发生反应形成金属氧化物，使导电插塞211表面的电阻率变高，影响导电插塞211表面的导电性能，从而影响整个导电插塞211的导电性能。
36.可选地，衬底210还可以包括电极、位线和/或其他功能区等需要与其他器件进行互连的互连对象(图中未示出)。在一个示例中，参考图3c所示，衬底210可以包括有源区215与隔离区214，有源区215可以形成衬底210内的对应功能区，隔离区214可以是sti(浅沟槽)隔离结构，隔离区214可以隔离各个有源区。所述导电插塞211分别接触所述有源区215与所述隔离区214，这样导电插塞211可以独立地接触对应的有源区215，将对应的有源区215电性引出。具体地，如图3c所示，相邻的导电插塞211之间的相互靠近处接触隔离区214，相互远离处接触有源区215，以使有源区215和隔离区214的排列更为规则，能够进一步保证对应互连特征的稳定性。
37.可选地，导电插塞211可以是在凹槽213内填充导电材料和/或半导体材料而形成。凹槽213可以为长条状或通孔状。导电插塞211还可以接触至少一个互连对象，以为所接触的互连对象提供互连接口，这样其他器件便可以通过导电插塞211与互连对象之间进行互连。上述互连对象可以包括位于衬底210内的掺杂区(如有源区215)，导电插塞211可以形成于衬底210内的掺杂区表面，用于将掺杂区电性引出。
38.可选地，导电插塞211的材料为多晶硅、掺杂多晶硅或其他含硅导电材料。可选地，导电插塞211的材料包括多晶硅，以使导电插塞211具有较好的导电性能，且通过退火工艺，能够与其顶部的金属层进行反应，得到所需金属硅化物。
39.可选地，参考图3d所示，导电插塞211上端的部分侧面与凸柱212相对，并接触凸柱212。
40.在一个实施例中，在步骤s110之后，上述形成方法还可以包括：对衬底210进行清
洗处理，以去除衬底210表面的杂质，提高后续各项工艺所成结构的质量。
41.s120，参考图3e所示，形成至少覆盖各个凸柱212顶部拐角215处的第一金属层221。
42.可选地，所述第一金属层221至少覆盖所述间隔层214沿所述凸柱212凸起方向的顶部。可选地，凸柱212顶部的拐角215处暴露氧化层214a。这样第一金属层221可以覆盖顶部拐角215处暴露的氧化层214a，以隔离氧化层214a，预防氧化层214a中的氧元素在相关工艺中发生转移，从而预防后续导电插塞211表面的金属等元素被氧化，这样包括保证或者优化后续所形成的接触层的导电性能。
43.可选地，上述步骤s120可以采用沉积或者溅射等工艺形成第一金属层221。可选地，采用沉积工艺形成第一金属层221时，采用的第一偏压可以为较小的偏压，对应的形成速率相对慢，这样第一金属层221仅覆盖凸柱212顶部，在简化工艺节省材料的基础上，达到覆盖拐角215的目的。可选地，上述第一偏压的范围可以包括0-5v(伏特)，例如第一偏压可以为0v、3v或者5v等等。可选地，上述步骤s120可以在相对低的温度环境中形成第一金属层221，以预防第一金属层221与接触的半导体材料等相关结构发生反应，保证衬底210中相关结构在该工艺过程中的稳定性，还可以降低形成第一金属层221的环境要求，例如在形成第一金属层221时，衬底210表面的温度可以低于350℃(摄氏度)，能够有效预防第一金属层221与接触的多晶硅等材料发生热反应等等。
44.可选地，第一金属层221的材料包括钴、钛、镍和锰中的至少一种。
45.在一个实施例中，所述形成至少覆盖各个凸柱212顶部拐角215处的第一金属层221的方法进一步包括：向所述凸柱212的顶部溅射第一金属，得到覆盖所述凸柱212的顶部表面和拐角215处的第一金属层221，这样第一金属层221可以隔离拐角215处暴露的氧化层214a，预防氧化层214a中的氧元素在相关工艺中发生转移。
46.可选地，第一金属层221的厚度相对小，以在隔离拐角215处暴露的氧化层214a的基础上，达到简化对应形成工艺，节省材料的目的。可选地，所述第一金属层221的厚度范围包括1nm(纳米)至3nm，例如第一金属层221的厚度可以为1nm、2nm或者3nm等等。
47.在一个实施例中，在步骤s120之后，上述形成方法还可以包括：在形成第一金属层221之后，清洗当前的半导体器件，以使导电插塞211表面更为洁净，进一步提高后续所形成的接触层的质量。
48.在一个实施例中，在步骤s120之后，所述形成方法还包括：采用干法刻蚀的方法对所述衬底210和所述第一金属层221进行预清洁处理，以进一步提高衬底210和第一金属层221的洁净度，从而提高后续所形成的接触层的质量。可选地，干法刻蚀的方法可以包括氩离子溅射等惰性气体对应的离子溅射方法，以保证清洁过程中的稳定性。
49.s130，参考图3f所示，形成覆盖所述导电插塞211的顶部的第二金属层222。
50.上述第二金属层222用于与接触的导电插塞211发生热反应，得到金属硅化物，形成导电插塞211顶部的接触层。可选地，第二金属层22的材料包括钴、钛、镍和锰中的至少一种，以使后续形成的金属硅化物具有较好的导电性能和稳定性。可选地，第一金属层221和第二金属层222的材料相同，以采用相同的材料形成对应结构，有利于简化相关工艺过程。
51.可选地，第一金属层221的厚度小于第二金属层222的厚度，以在保证第一金属层221提供的隔离效果的基础上，控制第一金属层221的厚度，降低后续去除第一金属层221的
难度。
52.可选地，所述第一金属层221形成的温度小于所述第二金属层222形成的温度，这样能够进一步优化所得第二金属层222的质量。
53.在一个实施例中，所述形成覆盖所述导电插塞211的顶部的第二金属层222的方法进一步包括：在所述导电插塞211的顶部沉积第二金属，得到覆盖所述导电插塞211的第二金属层222。可选地，采用沉积工艺形成第二金属层222时，采用的第二偏压可以为较大的偏压，对应的形成速率相对快，这样第二金属能够在凹槽213内的导电插塞211顶部沉积，提高沉积得到的第二金属层222的质量，使第二金属层222能够完整地覆盖导电插塞211顶部。可选地，上述第二偏压的范围可以包括200-600v，例如第二偏压可以为200v、300v、500v或者600v等等。
54.s140，进行退火工艺处理，参考图3g所示，所述导电插塞211顶部的第二金属层222与所述导电插塞211发生反应，形成金属硅化物223，金属硅化物223便为导电插塞211顶部的接触层，能够为导电插塞211提供性能稳定的接触面。
55.在一个实施例中，所述进行退火工艺处理的方法进一步包括：进行退火工艺处理，使导电插塞211顶部与接触的第二金属层222发生反应，得到反应后的金属硅化物223。可选地，退火工艺的温度范围包括350℃至700℃，例如退火工艺的温度可以为350℃、400℃、500℃、600℃或者700℃等等，以保证导电插塞211顶部的第二金属层222充分与接触的导电插塞211发生反应，提高所得金属硅化物223的质量。
56.s150，去除退火工艺处理后剩余的第一金属层221和第二金属层222，得到图3h和图3i所示半导体结构，以保留金属硅化物223作为导电插塞211表面的接触层。其中，图3i中，导电插塞211上端的部分侧面与凸柱212相对，导电插塞211与凸柱212接触。
57.以上半导体器件的形成方法，在衬底210的凸柱212表面形成至少覆盖各个凸柱212顶部拐角215的第一金属层221，以隔离凸柱212拐角215暴露的氧化层214a，预防氧化层214a中的氧元素在相关工艺中发生转移；再形成覆盖导电插塞211的顶部的第二金属层222，对整个衬底210进行退火工艺处理，使导电插塞211顶部的第二金属层222与导电插塞211发生反应，形成金属硅化物223，其中第二金属层222不会接触到氧化层214a中的氧元素，因而不会被这部分氧元素氧化，可以降低所得金属硅化物223的电阻率，提高所成接触层和对应导电插塞的导电性能；此时去除退火工艺处理后剩余的第一金属层221和第二金属层222，保留金属硅化物223作为导电插塞211表面的接触层，该接触层导电性能好，稳定性高，从而使对应半导体结构的性能得到优化。
58.本技术在第二方面提供一种半导体器件，包括：
59.衬底，所述衬底内设有导电插塞，所述衬底包括多个凸柱，所述导电插塞位于相邻的两个所述凸柱之间；
60.互连接触层，位于所述导电插塞表面，所述互连接触层在所述凸柱顶部的拐角处被第一金属层覆盖之后，由覆盖在所述导电插塞顶部的第二金属层与所述导电插塞反应得到。
61.上述半导体器件可以采用上述任一实施例所述的半导体器件的形成方法形成，具有上述任一实施例所述的半导体器件的形成方法的所有有益效果，在此不再赘述。
62.尽管已经相对于一个或多个实现方式示出并描述了本技术，但是本领域技术人员
基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本技术包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不一定等同。
63.即，以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。
64.另外，在本技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。另外，对于特性相同或相似的结构元件，本技术可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
65.在本技术中，“示例性”一词是用来表示“用作例子、例证或说明”。本技术中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本技术，本技术给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本技术。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本技术的描述变得晦涩。因此，本技术并非旨在限于所示的实施例，而是与符合本技术所公开的原理和特征的最广范围相一致。