半导体装置以及半导体装置的制造方法与流程

1.所公开的技术总体上涉及一种电子装置，并且更具体地，涉及一种半导体装置和制造该半导体装置的方法。


背景技术：

2.半导体装置的集成密度可以主要由单位存储器单元的面积确定。最近，在基板上以单层形成存储器单元的半导体装置的集成密度的增加受到限制。因此，已经提出了一种存储器单元层叠在基板上的三维半导体装置。另外，为了提高半导体装置的操作可靠性，已经开发了各种结构和制造方法。


技术实现要素：

3.各个实施方式涉及一种具有稳定的结构和改进的特性的半导体装置，以及制造该半导体装置的方法。
4.根据一个实施方式，半导体装置可以包括：栅极结构，该栅极结构包括彼此交替层叠的导电层和绝缘层；沟道结构，该沟道结构穿过栅极结构并且在第一方向上排布；切割结构，该切割结构在第一方向上延伸并且穿过沟道结构；以及第一狭缝结构，该第一狭缝结构穿过栅极结构并且在与第一方向交叉的第二方向上延伸。
5.根据一个实施方式，一种半导体装置可以包括：栅极结构，该栅极结构包括彼此交替层叠的导电层和绝缘层；柱状结构，该柱状结构穿过栅极结构；切割结构，该切割结构穿过柱状结构并且将柱状结构中的每一个分离为第一柱状结构和第二柱状结构；第一狭缝结构，该第一狭缝结构穿过栅极结构并且在与切割结构交叉的方向上延伸；第一互连线，该第一互连线在与第一狭缝结构交叉的方向延伸并且联接到第一柱状结构；以及第二互连线，该第二互连线在与第一狭缝结构交叉的方向上延伸并且联接到第二柱状结构。
6.根据一个实施方式，一种制造半导体装置的方法可以包括以下步骤：形成层叠结构；形成穿过层叠结构并且在第一方向上排布的沟道结构；形成穿过沟道结构并且在第一方向上延伸的切割结构；以及形成穿过层叠结构并且在与第一方向交叉的第二方向上延伸的第一狭缝结构。
附图说明
7.图1a至图1d是例示根据本公开的一个实施方式的半导体装置的结构的图；
8.图2a至图2c是例示根据本公开的一个实施方式的半导体装置的结构的图；
9.图3a至图3c是例示根据本公开的一个实施方式的半导体装置的结构的图；
10.图4a至图4d是例示根据本公开的一个实施方式的半导体装置的结构的图；
11.图5a和图5b、图6a和图6b、图7a至图7c以及图8a至图8c是例示根据本公开的一个实施方式的制造半导体装置的方法的图；
12.图9a和图9b是例示根据本公开的一个实施方式的制造半导体装置的方法的图；
13.图10是例示根据本公开的一个实施方式的存储器系统的图；
14.图11是例示根据本公开的一个实施方式的存储器系统的图；
15.图12是例示根据本公开的一个实施方式的存储器系统的图；
16.图13是例示根据本公开的一个实施方式的存储器系统的图；以及
17.图14是例示根据本公开的一个实施方式的存储器系统的图。
具体实施方式
18.示出根据本说明书中公开的构思的实施方式的示例的具体结构或功能描述仅用于描述根据构思的实施方式的示例，并且根据构思的实施方式的示例可以通过各种形式来执行，但是描述不限于在本说明书中描述的实施方式的示例。
19.图1a至图1d是例示根据本公开的一个实施方式的半导体装置的结构的图。
20.参照图1a至图1c，半导体装置可以包括栅极结构gst、柱状结构p、切割结构cs和第一狭缝结构sls1。半导体装置可以包括基部10、第二狭缝结构sls2、第一接触插塞ct1、第二接触插塞ct2或其组合。
21.栅极结构gst可以包括彼此交替层叠的导电层11和绝缘层12。导电层11中的每一个可以是选择晶体管或存储器单元的栅电极。导电层11可以包括诸如多晶硅或金属(例如，钨、钼)的导电材料。绝缘层12可以使层叠的导电层11彼此绝缘。绝缘层12可以包括诸如氧化物、氮化物或气隙的绝缘材料。
22.栅极结构gst可以位于基部10上。基部10可以是半导体基板或源极层。半导体基板可以包括掺杂有杂质的源极区域。源极层可以包括诸如多晶硅或金属(例如，钨、钼)的导电材料。
23.柱状结构p可以穿过栅极结构gst。柱状结构p可以在第一方向i和与第一方向i交叉的第二方向ii上排布。交叉方向意指方向不平行。例如，这些方向可以基本上彼此垂直。根据实施方式，柱状结构p可以以矩阵形式排布。
24.柱状结构p中的每一个可以包括一对第一柱状结构p1和第二柱状结构p2。柱状结构p中的每一个可以被切割结构cs分割为一对第一柱状结构p1和第二柱状结构p2。一对第一柱状结构p1和第二柱状结构p2可以在第二方向ii上彼此相邻，并且使切割结构cs插置于其间，或者可以具有相对于切割结构cs对称的结构。
25.根据实施方式，柱状结构p中的每一个可以是包括沟道层13a和13b的沟道结构。第一柱状结构p1可以是第一沟道结构并且第二柱状结构p2可以是第二沟道结构。第一存储器单元或选择晶体管可以被布置在第一柱状结构p1和导电层11的交叉点处。第二存储器单元或选择晶体管可以被布置在第二柱状结构p2和导电层11的交叉点处。在第二方向ii上彼此相邻并且使切割结构cs插置于其间的第一存储器单元和第二存储器单元可以彼此独立地被驱动。
26.第一柱状结构p1可以包括第一沟道层13a。第一沟道层13a可以指形成有存储器单元、选择晶体管等的沟道的区域。第一沟道层13a可以包括诸如硅或锗的半导体材料。第一柱状结构p1还可以包括第一导电焊盘14a。第一导电焊盘14a可以联接到第一沟道层13a并且包括导电材料。第一柱状结构p1可以包括第一绝缘芯15a。第一绝缘芯15a可以包括诸如氧化物、氮化物和气隙的绝缘材料。第一柱状结构p1还可以包括位于第一沟道层13a和导电
层11之间的存储器层(未示出)。存储器层可以包括隧穿层、数据储存层和阻挡层中的至少一者。数据储存层可以包括浮置栅极、电荷捕获材料、多晶硅、氮化物、可变电阻材料、纳米结构或其组合。
27.第二柱状结构p2可以具有与第一柱状结构p1类似的结构。第二柱状结构p2可以包括第二沟道层13b。第二柱状结构p2还可包括第二导电焊盘14b、第二绝缘芯15b或其组合。
28.根据一个实施方式，柱状结构p中的每一个可以是包括电极层的电极结构。第一柱状结构p1可以是第一电极结构，并且第二柱状结构p2可以是第二电极结构。第一电极结构可以包括第一电极层而不是第一沟道层13a。第一电极结构还可以包括第一导电焊盘14a、第一绝缘芯15a或其组合。第一柱状结构p1还可以包括位于第一电极层和导电层11之间的存储器层(未示出)。第二电极结构可以包括第二电极层而不是第二沟道层13b。第二电极结构还可以包括第二导电焊盘14b、第二绝缘芯15b或其组合。第二柱状结构p2还可以包括位于第二电极层和导电层11之间的存储器层(未示出)。
29.切割结构cs可以穿过柱状结构p并延伸到基部10。切割结构cs可以穿过栅极结构gst和柱状结构p1并且在第一方向i上延伸。切割结构cs可以相继穿过柱状结构p。切割结构cs可以与柱状结构p中的在第一方向i上排布的至少两个柱状结构p交叉并且可以将每个柱状结构p分离为一对第一柱状结构p1和第二柱状结构p2。切割结构cs可以包括诸如氧化物、氮化物和气隙的绝缘材料。
30.多个切割结构cs可以位于一对第一狭缝结构sls1之间。切割结构cs可以在第一方向i和第二方向ii上排布。根据一个实施方式，切割结构cs可以被布置为矩阵形式。
31.第一狭缝结构sls1可以穿过栅极结构gst。第一狭缝结构sls1可以在与切割结构cs交叉的方向上延伸。第一狭缝结构sls1可以在第二方向ii上延伸。根据一个实施方式，第一狭缝结构sls1可以被布置为与切割结构cs垂直。第一狭缝结构sls1可以包括绝缘材料。根据一个实施方式，第一狭缝结构sls1可以包括电联接到基部10的接触结构和使接触结构和导电层11彼此绝缘的绝缘间隔件。
32.第二狭缝结构sls2可以以比第一狭缝结构sls1或切割结构cs更浅的深度穿过栅极结构gst。第二狭缝结构sls2可以具有穿过至少一个最上面的导电层11的深度。根据一个实施方式，第二狭缝结构sls2的深度可以使得第二狭缝结构sls2穿过导电层11当中的与选择线相对应的至少一个导电层11，并且不穿过与字线相对应的导电层11。
33.至少一个第二狭缝结构sls2可以位于一对第一狭缝结构sls1之间。第二狭缝结构sls2可以在与切割结构cs交叉的方向上延伸。第二狭缝结构sls2可以与第一狭缝结构sls1平行地延伸。第二狭缝结构sls2可以在第二方向ii上延伸。切割结构cs可以相对于第二狭缝结构sls2对称地或不对称地布置在两侧。第二狭缝结构sls2可以接触至少一个切割结构cs。柱状结构p可以位于第一狭缝结构sls1和第二狭缝结构sls2之间。一些柱状结构p可以接触第二狭缝结构sls2。
34.参照图1a和图1d，半导体装置还可以包括第一互连线il1和第二互连线il2。第一互连线il1和第二互连线il2可以在与第一狭缝结构sls1或第二狭缝结构sls2交叉的方向上延伸。第一互连线il1和第二互连线il2可以与切割结构cs平行的行进并且在第一方向i上延伸。
35.根据一个实施方式，第一接触插塞ct1可以联接到第一柱状结构p12并且第二接触
插塞ct2可以联接到第一接触插塞ct1。根据一个实施方式，第一接触插塞ct1和第二接触插塞ct2可以位于不同的高度，并且第一接触插塞ct1的上表面和第二接触插塞ct2的底表面可以彼此联接。第一互连线il11可以通过第一接触插塞ct1和第二接触插塞ct2联接到第一柱状结构p12。第一互连线il12可以通过第一接触插塞ct1和第二接触插塞ct2联接到第一柱状结构p11。第二互连线il21可以通过第一接触插塞ct1和第二接触插塞ct2联接到第二柱状结构p22。第二互连线il22可以通过第一接触插塞ct1和第二接触插塞ct2连接到第二柱状结构p21。
36.然而，如图1a和图1d所示的第一狭缝结构sls1、第二狭缝结构sls2和柱状结构p的数量可以变化。例如，位于一对第一狭缝结构sls1之间的柱状结构p的数量、位于第一狭缝结构sls1与第二狭缝结构sls2之间的柱状结构p的数量、位于一对第一狭缝结构sls1之间的切割结构cs的数量以及位于第一狭缝结构sls1和第二狭缝结构sls2之间的切割结构cs的数量可以变化。
37.根据上述结构，可以使用切割结构cs将一个柱状结构p分离为多个柱状结构p1和p2。因此，可以增加利用一个柱状结构p实现的存储器单元的数量。因此，即使在包括在栅极结构gst中的层叠的导电层11的数量没有增加的情况下，包括在栅极结构gst中的存储器单元的数量也可以增加。
38.图2a至图2c是例示根据本公开的一个实施方式的半导体装置的结构的图。在下文中，为简洁起见，省略了对上述某些元件的重复描述。
39.参照图2a至图2c，半导体装置可以包括栅极结构gst、柱状结构p、切割结构cs和第一狭缝结构sls1。半导体装置可以包括基部10、第二狭缝结构sls2、第一接触插塞ct1、第二接触插塞ct2或其组合。
40.柱状结构p可以相对于彼此交错(staggered)。根据一个实施方式，在第一方向i上彼此相邻的柱状结构p的中心可以彼此重合，而在第二方向ii上彼此相邻的柱状结构p的中心可以彼此偏移。
41.切割结构cs可以相对于彼此交错。根据一个实施方式，在第一方向i上彼此相邻的切割结构cs的中心可以彼此重合，而在第二方向ii上彼此相邻的切割结构cs的中心可以彼此偏移。
42.两个或更多个第二狭缝结构sls2可以位于一对第一狭缝结构sls1之间。例如，图2a示出了一对第一狭缝结构sls1之间的两个第二狭缝结构sls2。柱状结构p可以位于第一狭缝结构sls1和第二狭缝结构sls2之间以及第二狭缝结构sls2之间。
43.第二狭缝结构sls2可以在其两侧接触一些切割结构cs。第二狭缝结构sls2可以在其一侧接触切割结构cs并且在其另一侧与切割结构cs分离。
44.图3a至图3c是例示根据本公开的实施方式的半导体装置的结构的图。在下文中，为简洁起见，省略了对上述某些元件的重复描述。
45.参照图3a和图3b，半导体装置可以包括栅极结构gst、柱状结构p、切割结构cs和第一狭缝结构sls1。半导体装置还可以包括基部10、第二狭缝结构sls2或其组合。
46.切割结构cs可以穿过排布在第一方向i上的三个或更多个柱状结构p。第二狭缝结构sls2可以具有诸如包括首尾相连(joined end-to-end)的非平行线段的形状的之字形形状或者诸如包括首尾相连的曲线(curve)的形状的波浪形形状。例如，如图3a描绘了之字形
形状。第二狭缝结构sls2可以在其两侧与切割结构cs分开。
47.参照图3c，半导体装置还可以包括第一互连线il1和第二互连线il2。第一互连线il1和第二互连线il2可以在第一方向i上延伸。
48.根据一个实施方式，第一互连线il11可以通过第一接触插塞ct1和第二接触插塞ct2联接到第一柱状结构p13。第一互连线il12可以通过第一接触插塞ct1和第二接触插塞ct2联接到第一柱状结构p12。第一互连线il13可以通过第一接触插塞ct1和第二接触插塞ct2联接到第一柱状结构p11。第二互连线il21可以联接到第二柱状结构p23。第二互连线il22可以联接到第二柱状结构p22。第二互连线il23可以联接到第二柱状结构p21。
49.图4a至图4d是例示根据本公开的一个实施方式的半导体装置的结构的图。在下文中，为简洁起见，省略了对上述某些元件的重复描述。
50.参照图4a至图4c，半导体装置可以包括栅极结构gst、柱状结构p、切割结构cs和第一狭缝结构sls1。半导体装置可以包括基部10、第二狭缝结构sls2、第一接触插塞ct1、第二接触插塞ct2或其组合。
51.柱状结构p中的每一个可以包括第一柱状结构p1和第二柱状结构p2。第一柱状结构p1可以包括第一子柱状结构p1a和第二子柱状结构p1b。第二柱状结构p2可以包括第一子柱状结构p2a和第二子柱状结构p2b。
52.第二子柱状结构p1b和p2b可以包括导电层11当中的至少一个最上面的导电层。第一子柱状结构p1a和p2a可以穿过导电层11当中的剩余导电层11。根据一个实施方式，第一子柱状结构p1a和p2a可以与存储器单元或源极选择晶体管相对应，并且第二子柱状结构p1b和p2b可以与漏极选择晶体管相对应。
53.第一子柱状结构p1a可以包括第一沟道层13a、第一导电焊盘14a、第一绝缘芯15a或其组合。第二子柱状结构p1b可以包括第一沟道层23a、第一导电焊盘24a、第一绝缘芯25a或其组合。第一子柱状结构p2a可以包括第二沟道层13b、第二导电焊盘14b、第二绝缘芯15b或其组合。第二子柱状结构p2b可以包括第二沟道层23b、第二导电焊盘24b、第二绝缘芯25b或其组合。第一电极层和第二电极层可以代替第一沟道层13a或23a和第二沟道层13b或23b。
54.参照图4d，半导体装置还可以包括第一互连线il1和第二互连线il2。第一互连线il1和第二互连线il2可以在第一方向i上延伸。
55.根据一个实施方式，第一柱状结构p11可以包括第一子柱状结构p11a和第二子柱状结构p11b。第一柱状结构p12可以包括第一子柱状结构p12a和第二子柱状结构p12b。第一柱状结构p13可以包括第一子柱状结构p13a和第二子柱状结构p13b。第一柱状结构p14可以包括第一子柱状结构p14a和第二子柱状结构p14b。第一接触插塞ct1可以联接到第一柱状结构p11至p14的第二子柱状结构p11b至p14b。第二接触插塞ct2可以联接到第一接触插塞ct1。
56.第二柱状结构p21可以包括第一子柱状结构p21a和第二子柱状结构p21b。第二柱状结构p22可以包括第一子柱状结构p22a和第二子柱状结构p22b。第二柱状结构p23可以包括第一子柱状结构p23a和第二子柱状结构p23b。第二柱状结构p24可以包括第一子柱状结构p24a和第二子柱状结构p24b。第一接触插塞ct1可以联接到第二柱状结构p21至p24的第二子柱状结构p21b至p24b。第二接触插塞ct2可以联接到第一接触插塞ct1。第一互连线
il11可以通过第一接触插塞ct1和第二接触插塞ct2联接到第一柱状结构p12和第一柱状结构p14。第一互连线il12可以通过第一接触插塞ct1和第二接触插塞ct2联接到第一柱状结构p11和第一柱状结构p13。第二互连线il21可以通过第一接触插塞ct1和第二接触插塞ct2联接到第二柱状结构p22和第二柱状结构p24。第二互连线il22可以通过第一接触插塞ct1和第二接触插塞ct2联接到第二柱状结构p21和第二柱状结构p23。
57.图5a和图5b、图6a和图6b、图7a至图7c以及图8a至图8c是例示根据本公开的实施方式的制造半导体装置的方法的图。
58.参照图5a和图5b，层叠结构st可以形成在基部50上。基部50可以是半导体基板、源极结构等。半导体基板可以包括掺杂有杂质的源极区域。源极结构可以包括包含诸如多晶硅或金属(例如，钨、钼)的导电材料的源极层。然而，另选地，源极区域可以包括将在后续工艺期间被源极层替换的牺牲层。
59.可以通过交替地形成第一材料层51和第二材料层52来形成层叠结构st。第一材料层51可以包括相对于第二材料层52具有高蚀刻选择性的材料。例如，第一材料层51可以包括诸如氮化物的牺牲材料，并且第二材料层52可以包括诸如氧化物的绝缘材料。在另一示例中，第一材料层51可以包括诸如多晶硅、钨或钼的导电材料，并且第二材料层52可以包括诸如氧化物的绝缘材料。
60.随后，可以穿过层叠结构st来形成柱状结构p。柱状结构p可以排布在第一方向i和与第一方向i交叉的第二方向ii上。在第一方向i上彼此相邻的柱状结构p可以被布置为使得其中心可以彼此重合。另一方面，在第二方向ii上彼此相邻的柱状结构p可以被布置为使得其中心可以彼此偏移。
61.在由第一方向i和第二方向ii限定的平面中，柱状结构p可以具有诸如圆形、椭圆形和多边形的各种形状。柱状结构p的平面截面可以在第一方向i上具有第一宽度w1并且在第二方向ii上具有第二宽度w2。第一宽度w1和第二宽度w2可以彼此相同或不同。考虑到后续工艺期间要形成的切割结构的宽度，第二宽度w2可以大于第一宽度w1。
62.每个柱状结构p可以包括沟道层53。根据一个实施方式，在穿过层叠结构st形成开口之后，可以在开口中形成沟道层53。可以在形成沟道层53之前形成存储器层。在形成绝缘芯55之后，可以形成导电焊盘54。每个柱状结构p可以包括电极层而不是沟道层53。可以省略绝缘芯55或导电焊盘54。
63.参照图6a和图6b，可以形成切割结构56。每个切割结构56可以穿过至少两个柱状结构p并且在第一方向i上延伸。每个柱状结构p可以被分离为第一柱状结构p1和第二柱状结构p2。
64.第一柱状结构p1可以是第一沟道结构并且第二柱状结构p2可以是第二沟道结构。第一柱状结构p1可以包括第一沟道层53a、第一导电焊盘54a和第一绝缘芯55a。第二柱状结构p2可以包括第二沟道层53b、第二导电焊盘54b和第二绝缘芯55b。然而，另选地，第一柱状结构p1可以是第一电极结构，并且第二柱状结构p2可以是第二电极结构。第一电极结构可以包括第一电极层而不是第二沟道层53a。第二电极结构可以包括第二电极层而不是第二沟道层53b。
65.根据一个实施方式，可以形成穿过层叠结构st和柱状结构p的沟槽t。沟槽t可以在深度上延伸以完全穿过柱状结构p并到达基部50。沟槽t可以在第一方向i上延伸并且穿过
至少两个柱状结构p。随后，可以在沟槽t中形成切割结构56。切割结构56可以被设置为使第一柱状结构p1和第二柱状结构p2彼此绝缘，并且可以包括绝缘材料。
66.参照图7a至图7c，可以穿过层叠结构st形成第一狭缝sl1。第一狭缝sl1可以在与切割结构56交叉的方向上延伸。第一狭缝sl1可以在第二方向ii上延伸并且第一狭缝sl1可以与切割结构56间隔开。第一狭缝sl1可以具有暴露第一材料层51并延伸到基部50的深度。
67.随后，可以用第三材料层57代替第一材料层51。例如，当第一材料层51为牺牲层并且第二材料层52为绝缘层时，第一材料层51可以被导电层替换。在第一材料层51被选择性蚀刻之后，可以在第一材料层51被蚀刻的区域中形成第三材料层57。然而，可以在形成第三材料层57之前形成存储器层。在另一示例中，当第一材料层51为导电层并且第二材料层52为绝缘层时，第一材料层51可以被硅化(silicided)。结果，可以形成其中第三材料层57和第二材料层52彼此交替层叠的栅极结构gst。随后，可以在第一狭缝sl1中形成第一狭缝结构58。
68.参照图8a至图8c，可以穿过栅极结构gst形成第二狭缝sl2。第二狭缝结构sls2可以以比第一狭缝结构58或切割结构56更浅的深度穿过栅极结构gst。第二狭缝sl2可以在与切割结构56交叉的方向上延伸，并且可以在第二方向ii上延伸。在由第一方向i和第二方向ii限定的平面内，第二狭缝sl2可以具有直线形形状、之字形形状、波浪形形状等。
69.第二狭缝sl2可以形成在柱状结构p之间。当形成第二狭缝sl2时，切割结构56或柱状结构p可以与层叠结构st一起被蚀刻。因此，切割结构56或柱状结构p可以通过第二狭缝sl2暴露。第二狭缝sl2可以被形成为与切割结构56交叉。一个切割结构56可以被第二狭缝sl2分离为多个图案。
70.随后，可以在第二狭缝sl2中形成第二狭缝结构59。第二狭缝结构59可以包括绝缘材料。至少一个最上面的第三材料层57可以被第二狭缝结构59分离为多个图案。第二狭缝结构59可以接触相邻的切割结构56或柱状结构p。
71.尽管图中未示出，但是可以形成联接到柱状结构p的互连线。根据一个实施方式，可以形成在第一方向i上延伸并且联接到第一柱状结构p1的至少一个第一位线，并且可以形成在第一方向i上延伸并且联接到第二柱状结构p2的至少一个第二位线。
72.根据上述制造方法，可以使用切割结构56将一个柱状结构p分离为多个柱状结构p1和p2。因此，可以增加利用一个柱状结构p实现的存储器单元的数量。另外，通过在与切割结构56交叉的方向上形成第二狭缝sl2，可以改进用第三材料层57代替第一材料层51的工艺。
73.图9a和图9b是例示根据本公开的一个实施方式的制造半导体装置的方法的图。
74.图9a和图9b是用于将在用第三材料层57代替第一材料层51的工艺期间切割结构56和56’以及第一狭缝sl1的布置的影响可视化的图。为了用第三材料层57代替第一材料层51，在第一材料层51被选择性蚀刻之后，可以在第一材料层51被蚀刻的区域上沉积第三材料层57。可以使用诸如蚀刻剂的化学物质来执行第一材料层51的蚀刻工艺。可以在柱状结构p与切割结构56和56’之间引入化学物质(如箭头所示)以选择性地蚀刻第一材料层51。
75.参照图9a，第一狭缝sl1可以与切割结构56’平行地形成。化学物质的流动路径可能被在第二方向ii上延伸的切割结构56’限制。因此，可能阻止化学物质在第一方向i上彼此相邻的切割结构56’之间流动，并且第一材料层的区域r可能保留而不被蚀刻。
76.参照图9b，第一狭缝sl1可以被形成为与切割结构56交叉。根据一个实施方式，第一狭缝sl1可以被形成为与切割结构56垂直。因为切割结构56在第一方向i上延伸，所以化学物质的流动路径可以不受限制，或者可以更少受到限制。因此，可以在切割结构56之间和柱状结构p之间充分引入化学物质。结果，可以减少第一材料层51保留而不被蚀刻的区域。
77.图10是例示根据本公开的一个实施方式的存储器系统1000的图。
78.参照图10，存储器系统1000可以包括被配置为存储数据的存储器装置1200和被配置为在存储器装置1200和主机2000之间执行通信的控制器1100。
79.主机2000可以是被配置为在存储器系统1000中存储数据或从存储器系统1000获取数据的装置或系统。主机2000可以生成针对各种操作的请求并将所生成的请求输出到存储器系统1000。请求可以包括针对编程操作的编程请求、针对读取操作的读取请求和针对擦除操作的擦除请求。主机2000可以通过使用例如外围组件互连express(pcie)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、串行附接scsi(sas)、非易失性存储器express(nvme)、通用串行总线(usb)、多媒体卡(mmc)、增强型小型磁盘接口(esdi)和集成驱动电子设备(ide)当中的至少一种接口协议与存储器系统1000进行通信。
80.主机2000可以包括计算机、便携式数字装置、平板电脑、数码相机、数字音频播放器、电视、无线通信装置或蜂窝电话中的至少一种。然而，所公开技术的实施方式不限于此。
81.控制器1100可以控制存储器系统1000的整体操作。控制器1100可以响应于主机2000的请求来控制存储器装置1200。控制器1100可以在主机2000的请求下控制存储器装置1200执行编程操作、读取操作和擦除操作。另选地，控制器1100可以在没有来自主机2000的请求的情况下执行用于提高存储器系统1000的性能的后台操作。
82.为了控制存储器装置1200的操作，控制器1100可以将控制信号和数据信号传送到存储器装置1200。控制信号和数据信号可以通过不同的输入/输出线传送到存储器装置1200。数据信号可以包括命令、地址或数据。控制信号可以用于区分输入数据信号的时段。
83.存储器装置1200可以响应于控制器1100的控制来执行编程操作、读取操作和擦除操作。存储器装置1200可以包括在电源被阻断时丢失数据的易失性存储器，或者在没有供电时保留数据的非易失性存储器。存储器装置1200可以是具有如上文参照图1a至图1d、图2a至图2c、图3a至图3c以及图4a至图4d所描述的结构的半导体装置。存储器装置1200可以是通过如上文参照图5a和图5b、图6a和图6b、图7a至图7c以及图8a至图8c所述的方法制造的半导体装置。根据一个实施方式，半导体装置可以包括包含彼此交替层叠的导电层和绝缘层的栅极结构、穿过栅极结构并且在第一方向上排布的沟道结构、在第一方向上延伸并且相继穿过沟道结构的切割结构以及穿过栅极结构并且在与第一方向交叉的第二方向上延伸的第一狭缝结构。
84.图11是例示根据本公开的一个实施方式的存储器系统30000的图。
85.参照图11，存储器系统30000可以被结合到蜂窝电话、智能电话、平板电脑、个人计算机(pc)、个人数字助理(pda)或无线通信装置中。存储器系统30000可以包括存储器装置2200和控制存储器装置2200的操作的控制器2100。
86.控制器2100可以响应于处理器3100的控制来控制存储器装置2200的数据访问操作(例如，存储器装置2200的编程操作、擦除操作或读取操作)。
87.可以响应于控制器2100的控制，通过显示器3200输出被编程到存储器装置2200中
的数据。
88.无线电收发器3300可以通过天线ant交换无线电信号。例如，无线电收发器3300可以将通过天线ant接收的无线电信号改变为可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号并将经处理的信号传送到控制器2100或显示器3200。控制器2100可以将通过处理器3100处理的信号传送到存储器装置2200中。另外，无线电收发器3300可以将从处理器3100输出的信号改变为无线电信号并且通过天线ant将无线电信号输出到外部装置。用于控制主机的操作的控制信号或处理器3100要处理的数据可以由输入装置3400输入，并且输入装置3400可以包括诸如触摸板和计算机鼠标的定点装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得从控制器2100输出的数据、从无线电收发器3300输出的数据或者从输入装置3400输出的数据可以通过显示器3200输出。
89.根据一个实施方式，能够控制存储器装置2200的操作的控制器2100可以被实现为处理器3100的一部分，或者被实现为与处理器3100分离的芯片。
90.图12是例示根据本公开的一个实施方式的存储器系统40000的图。
91.参照图12，存储器系统40000可以并入个人计算机(pc)、平板pc、上网本、电子阅读器、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器或mp4播放器。
92.存储器系统40000可以包括存储器装置2200和控制存储器装置2200的数据处理操作的控制器2100。
93.处理器4100可以根据通过输入装置4200输入的数据通过显示器4300输出存储在存储器装置2200中的数据。输入装置4200的示例可以包括诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
94.处理器4100可以控制存储器系统40000的整体操作和控制器2100的控制操作。根据一个实施方式，能够控制存储器装置2200的操作的控制器2100可以被实现为处理器4100的一部分，或者被实现为与处理器4100分离的芯片。
95.图13是例示根据本公开的一个实施方式的存储器系统50000的框图。
96.参照图13，存储器系统50000可以被并入图像处理器，例如，数码相机、附接有数码相机的蜂窝电话、附接有数码相机的智能电话或者附接有数码相机的台式pc。
97.存储器系统50000可以包括存储器装置2200和控制存储器装置2200的数据处理操作(例如，编程操作、擦除操作或读取操作)的控制器2100。
98.存储器系统50000的图像传感器5200可以将光学图像转换为数字信号。经转换的数字信号可以传送到处理器5100或控制器2100。响应于处理器5100的控制，经转换的数字信号可以通过显示器5300输出或通过控制器2100存储在存储器装置2200中。另外，可以响应于处理器5100或控制器2100的控制，通过显示器5300输出存储在存储器装置2200中的数据。
99.根据一个实施方式，能够控制存储器装置2200的操作的控制器2100可以形成为处理器5100的一部分，或者形成为与处理器5100分离的芯片。
100.图14是例示根据本公开的一个实施方式的存储器系统70000的图。
101.参照图14，存储器系统70000可以包括存储卡或智能卡。存储器系统70000可以包括存储器装置2200、控制器2100和卡接口7100。
102.控制器2100可以控制存储器装置2200和卡接口7100之间的数据交换。根据一个实施方式，卡接口7100可以是但不限于安全数字(sd)卡接口或多媒体卡(mmc)接口。
103.卡接口7100可以根据主机60000的协议对主机60000和控制器2100之间的数据交换进行接口连接。根据一个实施方式，卡接口7100可以支持通用串行总线(usb)协议和芯片间(ic)-usb协议。卡接口7100可以指能够支持主机60000使用的协议的硬件、安装在硬件中的软件或信号传输方法。
104.当存储器系统70000连接到诸如pc、平板pc、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可以响应于微处理器6100的控制通过卡接口7100和控制器2100与存储器装置2200进行数据通信。
105.通过三维层叠存储器单元，可以提高半导体装置的集成密度。另外，可以提供具有稳定的结构和提高的可靠性的半导体装置。
106.相关申请的交叉引用
107.本技术要求于2021年4月23日提交的韩国专利申请第10-2021-0053233号的优先权，其通过引用整体并入本文。