一种半导体器件及其制造方法与流程

1.本公开实施例涉及半导体领域，特别涉及一种半导体器件及其制造方法。


背景技术：

2.结型场效应晶体管(junction field-effect transistor，jfet)是一种半导体器件，是一种具有放大功能的三端有源器件，是单极场效应管中最简单的一种，它可以分n沟道或者p沟道两种。以n沟道为例，结型场效应晶体管是在同一块n形半导体上制作两个高掺杂的p区，并将它们连接在一起，所引出的电极称为栅极，n型半导体两端分别引出两个电极，分别称为漏极，源极。但随着器件尺寸不断微缩、源漏距离不断缩小会导致短沟道效应。
3.为解决这一问题，提出无结型场效应晶体管(junctionless field effect transistor,jlfet)，与传统结型场效应晶体管相比，无结型场效应晶体管的源极、沟道及漏极的杂质掺杂类型相同，无pn结，属于多数载流子导电器件。无结型场效应晶体管的掺杂浓度梯度更为平缓，实现工艺更为简单，同时对热预算的限制较少，更有利于消除短沟道效应。
4.然而，目前无结型场效应晶体管存在关断困难、关断效果不佳的问题。


技术实现要素：

5.本公开实施例提供一种半导体器件及其制造方法，至少有利于解决当前无结型场效应晶体管关断困难、关断效果不佳的问题。
6.根据本公开一些实施例，本公开实施例一方面提供一种半导体器件，包括有源柱，所述有源柱包括沟道区以及分布于所述沟道区两侧的源漏区；栅极结构，所述栅极结构至少围绕部分所述沟道区，所述沟道区包括外围部和中心部，所述外围部位于所述栅极结构与所述中心部之间，所述源漏区和所述外围部均具有第一掺杂类型，所述中心部具有第二掺杂类型，所述第一掺杂类型为n型或者p型中的一者，所述第二掺杂类型为n型或者p型中的另一者。
7.根据本公开另一些实施例，所述栅极结构为全环绕栅极结构；所述外围部全环绕所述中心部，所述栅极结构全环绕所述外围部。
8.根据本公开另一些实施例，所述栅极结构为局部环绕栅极结构，所述栅极结构环绕所述外围部的部分表面。
9.根据本公开另一些实施例，所述有源柱的形状包括圆柱或者长方体柱。
10.根据本公开另一些实施例，所述栅极结构为半环绕栅极结构；未被所述栅极结构覆盖的所述沟道区露出所述中心部的表面。
11.根据本公开另一些实施例，所述有源柱为长方体柱，所述栅极结构环绕所述有源柱的部分顶面以及相对的部分侧面，所述有源柱的底面露出所述中心部的表面。
12.根据本公开另一些实施例，所述栅极结构包括：相对设置且相分立的第一栅极结构以及第二栅极结构；所述外围部包括：第一外围部，所述第一外围部位于所述第一栅极结
构和所述中心部之间；第二外围部，所述第二外围部位于所述第二栅极结构和所述中心部之间。
13.根据本公开另一些实施例，所述外围部的厚度与所述沟道区的厚度比值在0.01-0.95范围内。
14.根据本公开另一些实施例，所述中心部的掺杂浓度为1
×
10
15
atom/cm3～1
×
10
19
atom/cm3。
15.根据本公开另一些实施例，所述外围部的掺杂浓度小于或等于所述源漏区的掺杂浓度。
16.根据本公开另一些实施例，所述源漏区的掺杂浓度为1
×
10
18
atom/cm3～1
×
10
21
atom/cm3；所述外围部的掺杂浓度为1
×
10
16
atom/cm3～1
×
10
20
atom/cm3。
17.根据本公开另一些实施例，在朝向所述中心部的方向上，所述外围部的掺杂浓度逐渐降低。
18.根据本公开另一些实施例，所述第一掺杂类型为n型，所述栅极结构导电层的功函数大于4.6ev；或者，所述第一掺杂类型为p型，所述栅极结构导电层的功函数小于4.6ev。
19.根据本公开一些实施例，本公开实施例另一方面还提供一种半导体器件的制造方法，包括提供有源柱，在所述有源柱中形成沟道区以及分布于所述沟道区两侧的源漏区；形成栅极结构，所述栅极结构至少围绕部分所述沟道区，所述沟道区包括外围部和中心部，所述外围部位于所述栅极结构与所述中心部之间，所述源漏区和所述外围部均具有第一掺杂类型，所述中心部具有第二掺杂类型，所述第一掺杂类型为n型或者p型中的一者，所述第二掺杂类型为n型或者p型中的另一者。
20.根据本公开另一些实施例，形成所述沟道区的步骤包括：提供具有所述第二掺杂类型的初始有源柱，对部分所述初始有源柱进行所述第一掺杂类型的掺杂处理，将部分厚度的所述初始有源柱转换为外围部，被所述外围部围绕的所述初始有源柱形成所述中心部。
21.根据本公开另一些实施例，所述掺杂处理采用的工艺包括：离子注入、热扩散或外延沉积中的任意一种。
22.本公开实施例提供的技术方案至少具有以下优点：
23.本公开实施例提供的半导体器件的技术方案中，在半导体器件中设置包括外围部和中心部的沟道区，外围部位于栅极结构与中心部之间，源漏区和外围部均具有相同的第一掺杂类型，中心部具有与源漏区和外围部不同的第二掺杂类型，第一掺杂类型为n型或者p型中的一者，第二掺杂类型为n型或者p型中的另一者。如此，可以使得半导体器件在关态情况下有效迁移宽度变窄，降低关态电流，从而解决半导体器件关断困难的问题。另外，沟道区中心部与外围部掺杂类型不同可以提高导带和价带的能量，使得漏端载流子更难以穿越到达源端，这也使得器件有着更好的关断效果。同时，由于常规无结型场效应晶体管关断困难，需要通过在栅极加反向偏压或使用金属栅功函数进行调节来实现关断，而使用栅极反向偏压会增加半导体器件的额外功耗，使用金属栅功函数调节实现关断需要半导体器件的沟道区做到尽可能薄，增大了半导体器件的工艺制作难度。所以，在本公开实施例提供的半导体器件关断效果好的情况下，不需要通过栅极反向偏压或用金属栅功函数调节来实现关断，从而能够降低半导体器件的功耗和工艺制作难度。
附图说明
24.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
25.图1为本公开实施例提供的一种半导体器件的立体图；
26.图2为本公开一实施例提供的一种半导体器件的剖面结构示意图；
27.图3为本公开一实施例提供的一种半导体器件的另一剖面结构示意图；
28.图4为本公开一实施例提供的一种半导体器件的剖面结构示意图；
29.图5为本公开一实施例提供的一种半导体器件的另一剖面结构示意图；
30.图6为本公开一实施例提供的一种半导体器件的剖面结构示意图；
31.图7为本公开一实施例提供的一种半导体器件的另一剖面结构示意图；
32.图8为本公开一实施例提供的一种半导体器件与常规半导体器件的漏电仿真模拟对比图；
33.图9为本公开一实施例提供的一种半导体器件与常规半导体器件的沿沟道方向能带计算结果对比图；
34.图10至图13为本公开一实施例提供的一种半导体器件的制作方法各步骤对应的结构示意图。
具体实施方式
35.由背景技术可知，现有技术的半导体器件关断困难、关断效果不佳。
36.分析发现，导致半导体器件的关断困难、关断效果不佳的原因之一在于：在常规的无结型场效应晶体管中，整个沟道区与源漏区(包括源端和漏端)的掺杂类型相同，沟道区在关断状态下均为有效迁移区域。虽然理论上关断状态下半导体器件不应产生电流，但实际上，关态时有效迁移区域依然会有一部分载流子的移动，产生关态的漏电流，使得半导体器件关断困难、关断效果不佳。另外，由于半导体器件关断困难，关断效果不佳，需要通过在栅极加反向偏压或使用金属栅功函数进行调节来实现关断，而使用栅极反向偏压会增加半导体器件的额外功耗，使用金属栅功函数调节实现关断需要半导体器件的沟道区做到尽可能薄，增大了半导体器件的工艺制作难度。
37.本公开实施提供一种半导体器件，本公开实施例通过提供包括外围部和中心部的沟道区，外围部位于栅极结构与中心部之间，源漏区和外围部均具有相同的第一掺杂类型，中心部具有与源漏区和外围部不同的第二掺杂类型，第一掺杂类型为n型或者p型中的一者，第二掺杂类型为n型或者p型中的另一者。如此，可以使得半导体器件在关态情况下有效迁移宽度变窄，降低关态电流，从而解决半导体器件关断困难的问题。另外，沟道区中心部与外围部掺杂类型不同可以提高导带和价带的能量，使得漏端载流子更难以穿越到达源端，这也使得器件有着更好的关断效果。同时，由于本公开实施例提供的半导体器件关断效果较好，不需要通过栅极反向偏压或用金属栅功函数调节来实现关断，所以能够降低由于使用栅极反向偏压和金属栅功函数调节产生的半导体器件的功耗和工艺制作难度。
38.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
39.图1为本公开实施例提供的一种半导体器件的立体图；图2为图1沿aa1方向切割的一种剖面结构示意图；图3为图1沿bb1方向切割的一种剖面结构示意图；图4为本公开实施例提供的又一种半导体器件的剖面结构示意图；图5为图4所示的半导体器件的在另一方向上的剖面结构示意图；图6为本公开实施例提供的又一种半导体器件的剖面结构示意图；图7为图6所示半导体器件在另一方向上的剖面结构示意图。
40.参考图1至图7，半导体器件包括：有源柱100，有源柱100包括沟道区101以及分布于沟道区两侧的源漏区102；栅极结构103，栅极结构103至少围绕部分沟道区101，沟道区101包括外围部111和中心部121，外围部111位于栅极结构103与中心部121之间，源漏区102和外围部111均具有第一掺杂类型，中心部121具有第二掺杂类型，第一掺杂类型为n型或者p型中的一者，第二掺杂类型为n型或者p型中的另一者。
41.通过设置如上所述的半导体器件，可以使得沟道区101包括外围部111和中心部121，外围部111位于栅极结构103与中心部121之间，源漏区102和外围部111均具有相同的第一掺杂类型，中心部121具有与源漏区102和外围部111不同的第二掺杂类型，第一掺杂类型为n型或者p型中的一者，第二掺杂类型为n型或者p型中的另一者。此时的有效迁移区域为外围部111区域。如此，可以使得半导体器件在关态情况下有效迁移宽度变窄，降低关态电流，从而解决半导体器件关断困难的问题。另外，沟道区中心部121与外围部111掺杂类型不同可以提高导带和价带的能量，使得漏端载流子更难以穿越到达源端，这也使得器件有着更好的关断效果。同时，由于本公开实施例提供的半导体器件关断效果较好，不需要通过栅极反向偏压或用金属栅功函数调节来实现关断，所以能够降低由于使用栅极反向偏压和金属栅功函数调节产生的半导体器件的功耗和工艺制作难度。
42.以下将结合附图对本公开实施例进行更为详细的说明。
43.有源柱100的材料可以为单晶或者多晶的硅、锗、碳纳米管、锗化硅、碳化硅、砷化镓、镓化铟或者其他iii-iv主族化合物。在一些实施例中，有源柱100可以为圆柱；在另一些实施例中，有源柱100也可以为长方体柱。
44.栅极结构103可以包括：栅介质层113，栅介质层113位于所述沟道区101表面；栅电极层123，栅电极层123位于栅介质层113的表面。其中栅介质层113的材料可以为二氧化硅、氮氧化硅、氧化铪、氧化锆、以及任意元素组成比例的氧化铪锆及其他介电常数大于3.9的绝缘材料。栅电极层123的材料可以为钯(pd)、铂(pt)、金(au)、镧(la)、铌(nb)或镥(lu)或者至少两种这些金属元素组成的任意比例合金、以及至少一种这些金属元素组成的任意比例的金属氮化物等导电材料。
45.在一些实施例中，源漏区102和外围部111的掺杂类型可以为n型，中心部121的掺杂类型为p型。在另一些实施例中，源漏区102和外围部111的掺杂类型可以为p型，中心部121的掺杂类型为n型。其中n型掺杂的掺杂离子可以为p、as或者sb中的至少一种，p型掺杂的掺杂离子可以为b、ga或者in中的至少一种，且源漏区102的掺杂离子与外围部111的掺杂离子可以相同。中心部121与外围部111和源漏区102的掺杂类型不同可以使沟道区101中的
有效迁移区域变窄，这时的有效迁移区域就是与源漏区102掺杂类型相同的外围部111的区域。有效迁移区域变窄即可使关态漏电流变小，解决半导体器件关断困难的问题，提高关断效果。
46.在一些实施例中，参考图1至图3，栅极结构103可以为全环绕栅极结构，外围部111全环绕中心部121，栅极结构103全环绕外围部111。栅极结构103为全环绕栅极结构，有利于增加半导体器件的有效沟道长度，可以提高栅极结构对半导体器件沟道的控制能力，有利于进一步改善关态漏电问题。
47.具体地，在沿一源漏区102指向另一源漏区102的方向上，栅极结构103的长度、外围部111的长度以及中心部121的长度可以相同。在另一些实施例中，在沿一源漏区102指向另一源漏区102的方向上，栅极结构103的长度也可以大于中心部121的长度且还大于外围部111的长度，其中，中心部121的长度和外围部111的长度相同，也就是说，栅极结构103在有源柱100表面的投影与源漏区102在有源柱100表面的投影部分重合。
48.参考图4至图7，在一些实施例中，栅极结构103可以为局部环绕栅极结构103，栅极结构103环绕外围部111的部分表面。此时的栅极结构103可以只在部分区域围绕外围部111，在有源柱100的外表面只有不足一周的范围内覆盖有栅极结构103。
49.在一些实施例中，栅极结构103可以为局部环绕栅极结构103，未被栅极结构103覆盖的沟道区101露出中心部121的表面。也就是说，此时外围部111可以只在部分区域围绕中心部121，且有外围部111覆盖的区域均有栅极结构103覆盖，没有外围部111的区域也没有栅极结构103覆盖。
50.参考图4和图5，在一些实施例中，有源柱100为长方体柱，栅极结构103环绕有源柱100的部分顶面以及相对的部分侧面，有源柱100的底面露出中心部121的表面。这是局部环绕栅半导体器件中的一种三面环栅结构，相应的，半导体器件还可以包括：基底104，有源柱100以及栅极结构103均位于基底104上，且有源柱100未被栅极结构103覆盖的一侧与基底104相接触。
51.参考图6和图7，在另一些实施例中，栅极结构103可以包括：相对设置且相分立的第一栅极结构133以及第二栅极结构143；外围部111包括：第一外围部131，第一外围部131位于第一栅极结构133和中心部121之间；第二外围部141，第二外围部141位于第二栅极结构143和中心部121之间。这是局部环绕栅半导体器件中的一种双栅结构，有源柱100可以为长方体柱。
52.在一些实施例中，外围部111的厚度与沟道区101的厚度比值可以在0.01-0.95范围内，例如外围部111的厚度与沟道区101的厚度比值为0.1、0.25、0.3、0.4、0.5、0.75、0.8或0.9。在半导体器件处于关断状态时，沟道区101中与源漏区102掺杂类型一致的区域为载流子的有效迁移区域，在本公开实施例中有效迁移区域即为外围部111区域。可以理解的是，有效迁移区域宽度越小，半导体器件的关断效果越好，反之，有效迁移区域宽度越大，半导体器件的关断效果越差。若外围部111的厚度与沟道区101的厚度比值过小，外围部111的厚度过小，半导体器件有效迁移区域的宽度过小。此时虽然半导体器件的关断效果好，但工作状态下的工作效果不佳。若外围部111的厚度与沟道区101的厚度比值过大，外围部111的厚度过大，半导体器件的有效迁移宽度过大，无法很好地实现提高半导体器件关断效果的目的。因此有效迁移区域的厚度需要选择合适的范围，外围部111的厚度与沟道区101的厚
度比值在0.01-0.95范围内时，半导体器件既可以具备较好的关断效果，也可以保证在工作状态下具有良好的工作效果。
53.在一些实施例中，中心部121的掺杂浓度可以为1
×
10
15
atom/cm3～1
×
10
19
atom/cm3，例如为1
×
10
16
atom/cm3、1
×
10
17
atom/cm3或者2
×
10
17
atom/cm3。可以理解的是，中心部121载流子浓度越小，在半导体器件关断状态下对源漏区102之间漏电流的中和能力越弱，改善效果不佳，中心部121载流子浓度越大，可能导致半导体器件在导通状态下载流子被中心部121中和，影响源漏区102之间载流子的运输，影响半导体结构的性能。若中心部121载流子浓度大于1
×
10
19
atom/cm3，中心部121可能影响源漏区102之间载流子的运输；若中心部121载流子浓度小于1
×
10
15
atom/cm3，在半导体器件关断状态下对源漏区102之间漏电流的中和能力越弱，改善效果不佳。因此，在本公开的实施例中，中心部121掺杂浓度需选取合适的范围才能达到较佳的中和源漏区102载流子的效果，从而降低半导体器件在关断状态下的漏电流。
54.在一些实施例中，源漏区101的掺杂浓度可以为1
×
10
18
atom/cm3～1
×
10
21
atom/cm3，例如为1
×
10
19
atom/cm3、1
×
10
20
atom/cm3或者2
×
10
20
atom/cm3。可以理解的是，若源漏区101载流子浓度过高可能会导致漏电流的出现，若源漏区101载流子浓度过低可能导致半导体器件性能不佳。因此，源漏区101的掺杂浓度需要选取合适的范围，当源漏区101的掺杂浓度在1
×
10
18
atom/cm3～1
×
10
21
atom/cm3范围内时，既可以保证半导体器件的工作性能较佳，又能降低半导体器件出现漏电流的概率。
55.在一些实施例中，外围部111的掺杂浓度可以小于或等于源漏区101的掺杂浓度，以保证源漏区域具有较好的导电性能。外围部111的掺杂浓度可以为1
×
10
16
atom/cm3～1
×
10
20
atom/cm3，例如可以为1
×
10
17
atom/cm3、1
×
10
18
atom/cm3或者2
×
10
18
atom/cm3。这种对于外围部111的浓度选择可以在确保外围部111能够在半导体器件工作状态下实现沟道导通功能的同时，在半导体器件关断状态下提高关断效果。
56.在一些实施例中，在朝向中心部121的方向上，外围部111的掺杂浓度逐渐降低。使得靠近栅极结构的外围部的载流子迁移能力比靠近中心部的外围部的载流子迁移能力更好，从而将导电通路主要限定在靠近栅极结构的有源柱表面，提高栅极对沟道区的控制能力。
57.源漏区101和外围部111的掺杂类型为第一掺杂类型。在一些实例中，当第一掺杂类型为n型，栅极结构103中导电层的功函数大于4.6ev；或者，第一掺杂类型为p型，栅极结构103中导电层的功函数小于4.6ev。其中，4.6ev的来源是硅材料的电子亲和势(kai＝4.05ev)加上二分之一的si禁带宽度(1.12ev)。对于nmos，功函数增大后，相当于要施加一个更大的负偏压才能使系统达到平带情况，其实是增加了阈值电压，让电路更难以开启，或者说更好关断；对于pmos，功函数变小，需要的负栅压也就更小，但是pmos的是负压开启，正压关断，所以变小反而利于关断；功函数调整和si-sio2-metal的自由电子能级有关系，功函数变小，达到平带电压所需要施加的偏压就会变小。
58.当第一掺杂类型为n型时，栅电极层123的材料可以为钯(pd)、铂(pt)或金(au)或者至少两种这些金属元素组成的任意比例合金、以及至少一种这些金属元素组成的任意比例的金属氮化物；当第一掺杂类型为p型时，栅电极层123的材料可以为镧(la)、铌(nb)或镥(lu)或者至少两种这些金属元素组成的任意比例合金、以及至少一种这些金属元素组成的
任意比例的金属氮化物。采用非常规金属栅来调控功函数，能够使得沟道区与源漏区掺杂一致的区域尽可能关断，即使得外围部111尽可能关断，进一步解决关断困难的问题，提高关断效果。参考图8，图8为本公开一实施例提供的一种半导体器件与常规半导体器件的漏电仿真模拟对比图。其中线条2为常规无结型场效应晶体管，线条1为本公开提供的半导体器件。使用synopsys sentaurus tcad对常规无结型场效应晶体管(jleft，junctionless field effect transistor)和本公开提供的半导体器件(mjleft)进行仿真模拟，可以发现本公开提供的半导体器件关态下(vg＝0v)以及整个负栅压区域都比常规无结型场效应晶体管拥有更低的漏电流，零栅压下i
off
(mjlfet)/i
off
(jlfet)≈10-3
。例如，在半导体器件关态下，i
off
(mjlfet)＝2.43
×
10-18
a，i
off
(jlfet)＝1.32
×
10-15
a。这表明本公开半导体器件的功耗通过上述结构特征可以得到进一步控制，其半导体器件器件漏电表现会更好。
59.参考图9，图9为本公开一实施例提供的一种半导体器件与常规半导体器件的沿沟道方向能带计算结果对比图。其中线条1和线条3为常规无结型场效应晶体管，线条2和线条4为本公开提供的半导体器件。通过模拟结果可以发现，沟道的反向掺杂提高了半导体器件导带和价带的能量，使得漏端载流子更难以穿越到达源端，这使得器件有着更好的关断效果。
60.本公开实施例提供的半导体器件通过设置包括外围部111和中心部121的沟道区101，外围部111位于栅极结构103与中心部121之间，源漏区102和外围部111均具有相同的第一掺杂类型，中心部121具有与源漏区102和外围部111不同的第二掺杂类型，第一掺杂类型为n型或者p型中的一者，第二掺杂类型为n型或者p型中的另一者。此时的有效迁移区域为外围部111区域。如此，可以使得半导体器件在关态情况下有效迁移宽度变窄，降低关态电流，从而解决半导体器件关断困难的问题。另外，沟道区中心部121与外围部111掺杂类型不同可以提高导带和价带的能量，使得漏端载流子更难以穿越到达源端，这也使得器件有着更好的关断效果。同时，由于本公开实施例提供的半导体器件关断效果较好，不需要通过栅极反向偏压或用金属栅功函数调节来实现关断，所以能够降低由于使用栅极反向偏压和金属栅功函数调节产生的半导体器件的功耗和工艺制作难度。
61.本公开另一实施例还提供一种半导体器件的制造方法，可以用于形成上述半导体器件，以下将结合附图对本公开另一实施例提供的半导体器件的制造方法进行说明，需要说明的是前述实施例相同或相应的部分，可参考前述实施例的相应说明，以下将不做赘述。
62.图10至图13为本公开半导体器件制造方法的步骤图。参考图10，提供有源柱100，在有源柱100中形成沟道区101以及分布于所述沟道区101两侧的源漏区102。
63.在一些实施例中，形成有源柱100、沟道区101以及源漏区102的步骤可以包括：参考图10，提供具有第二掺杂类型的初始有源柱，对部分初始有源柱进行第一掺杂类型的掺杂处理，将部分厚度的初始有源柱转换为外围部111，被外围部111围绕的初始有源柱形成中心部121，中心部121以及外围部111构成沟道区101；对初始有源柱的两端进行第一掺杂类型的掺杂处理，以形成源漏区102，源漏区102以及沟道区101构成有源柱100。
64.在一些实施例中，掺杂处理采用的工艺可以为离子注入，对初始有源柱100的部分厚度的初始沟道区101进行离子注入，形成于外围部111。
65.参考图12，在另一些实施例中，掺杂处理采用的工艺还可以为热扩散，定义初始有源柱中带形成沟道区的区域为初始沟道区102；在初始有源柱的初始沟道区102表面形成扩
散层105，扩散层105内具有第二掺杂离子；进行热扩散工艺，使第二掺杂离子扩散至初始有源柱的部分厚度的初始沟道区内，形成外围部111，最后去除扩散层105。
66.掺杂处理采用的工艺还可以为外延沉积。具体地，提供初始有源柱，初始有源柱包括中心部121，在中心部121的外表面进行外延工艺，形成外围部111，最终形成具有中心部121和外围部111的沟道区101。
67.在一些实施例中，参考图13，形成沟道区101后要形成栅极结构103，栅极结构103至少围绕部分沟道区101。
68.沟道区101包括外围部111和中心部121，外围部111位于栅极结构103与中心部121之间，源漏区102和外围部111均具有第一掺杂类型，中心部121具有第二掺杂类型，第一掺杂类型为n型或者p型中的一者，第二掺杂类型为n型或者p型中的另一者。
69.本公开实施例提供的半导体器件的制造方法通过形成包括外围部111和中心部121的沟道区101，外围部111位于栅极结构103与中心部121之间，源漏区102和外围部111均具有相同的第一掺杂类型，中心部121具有与源漏区102和外围部111不同的第二掺杂类型，第一掺杂类型为n型或者p型中的一者，第二掺杂类型为n型或者p型中的另一者。此时的有效迁移区域为外围部111区域。如此，可以使得半导体器件在关态情况下有效迁移宽度变窄，降低关态电流，从而解决半导体器件关断困难的问题。另外，沟道区中心部121与外围部111掺杂类型不同可以提高导带和价带的能量，使得漏端载流子更难以穿越到达源端，这也使得器件有着更好的关断效果。同时，由于本公开实施例提供的半导体器件关断效果较好，不需要通过栅极反向偏压或用金属栅功函数调节来实现关断，所以能够降低由于使用栅极反向偏压和金属栅功函数调节产生的半导体器件的功耗和工艺制作难度。
70.本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各自更动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。