半导体结构及其形成方法与流程

1.本公开实施例涉及半导体技术领域，特别涉及半导体结构及其形成方法。


背景技术：

2.随着动态存储器的集成密度朝着更高的方向发展，对动态存储器阵列结构中晶体管的排布方式以及晶体管尺寸产生了更高的要求。全环绕栅极晶体管结构作为动态存储器中的晶体管时，可在给定工艺条件下可获得较小的图案尺寸，有利于增加动态存储器的集成密度。
3.在对动态存储器结构的排布方式以及如何缩小动态存储器结构的尺寸进行研究的同时，也需要提高小尺寸的动态存储器的电学性能。具体的，动态存储器的字线驱动晶体管导通的过程中，字线对距离字线较远的部分沟道区的驱动能力较差，进而对半导体结构的性能产生了影响。


技术实现要素：

4.本公开实施例提供的半导体结构及其形成方法，至少有利于提高半导体结构的电学性能。
5.本公开实施例一方面提供一种半导体结构，包括：基底；位于基底上的多个间隔排布的半导体柱，半导体柱包括沿第一方向依次分布的第一掺杂区、沟道区以及第二掺杂区，半导体柱具有一个或者多个中空区，且至少部分沟道区环绕中空区；沿第二方向延伸的位线，位线与沿第二方向排布的多个半导体柱的第一掺杂区相接触；沿第三方向延伸的字线，字线环绕沿第三方向排布的多个半导体柱的沟道区。
6.在一些实施例中，半导体柱朝向中空区的内壁为弧形。
7.在一些实施例中，沿第一方向上，中空区贯穿半导体柱的沟道区，且邻近沟道区的部分第一掺杂区环绕中空区。
8.在一些实施例中，第二掺杂区环绕中空区，且沿第一方向上，中空区贯穿半导体柱的第二掺杂区。
9.在一些实施例中，邻近沟道区的部分第二掺杂区环绕中空区。
10.在一些实施例中，还包括：功能层，功能层填充满中空区；或者，功能层位于部分中空区内，且功能层与半导体柱围成第一空气间隙。
11.在一些实施例中，还包括：功能层，功能层至少封堵中空区邻近第二掺杂区的端部区域。
12.在一些实施例中，功能层的材料包括：半导体材料或绝缘材料中的至少一种。
13.在一些实施例中，第一方向为垂直于基底表面的方向。
14.在一些实施例中，还包括：半导体层，半导体层位于基底表面且沿第二方向延伸，半导体层与沿第二方向排布的多个半导体柱邻近基底表面的外壁相连接。
15.在一些实施例中，半导体柱与半导体层为一体成型结构。
16.在一些实施例中，位线还位于半导体层表面，且位线环绕半导体柱的部分第一掺杂区。
17.在一些实施例中，第一掺杂区远离第二掺杂区的一端正对的部分基底内具有第二空气间隙。
18.相应的，本公开实施例另一方面还提供了一种半导体结构的形成方法，包括：提供基底；形成位于基底上的多个间隔排布的半导体柱，半导体柱包括沿第一方向依次分布的第一掺杂区、沟道区以及第二掺杂区，半导体柱具有中空区，且至少部分沟道区环绕中空区；形成沿第二方向延伸的位线，位线与沿第二方向排布的多个半导体柱的第一掺杂区相接触；形成沿第三方向延伸的字线，字线环绕沿第三方向排布的多个半导体柱的沟道区。
19.在一些实施例中，第一方向为垂直于基底表面的方向，形成半导体柱包括：在基底上形成多个间隔排布且沿第一方向延伸的牺牲结构；在牺牲结构表面形成第一半导体膜；去除远离基底的牺牲结构顶面的第一半导体膜；去除牺牲结构，以形成刻蚀孔；在部分刻蚀孔内形成第二半导体膜，第二半导体膜以及第一半导体膜围成中空区，第二半导体膜以及第一半导体膜作为半导体柱。
20.在一些实施例中，形成位线包括：形成位于半导体柱的部分第一掺杂区侧壁之间的位线层；去除部分位线层，形成多条沿第二方向延伸且相互独立的位线。
21.在一些实施例中，在牺牲结构表面形成第一半导体膜，还包括：在牺牲结构以外的基底上形成第一半导体膜，牺牲结构以外的基底上的第一半导体膜作为初始半导体层；位线层还位于初始半导体层上，去除部分位线层还包括：去除部分位线层底部的初始半导体层，形成沿第二方向延伸的半导体层，半导体层与沿第二方向排布的多个半导体柱邻近基底表面的外壁相连接。
22.在一些实施例中，还包括：在中空区内形成功能层，功能层至少封堵中空区远离基底的顶部区域，功能层位于部分中空区内，且功能层以外的中空区为第一空气间隙。
23.在一些实施例中，去除牺牲结构的同时，还去除与牺牲结构底部相接触的部分基底，以在基底内形成第二空气间隙。
24.本公开实施例提供的技术方案至少具有以下优点：
25.上述技术方案中，基底上的半导体柱用于形成晶体管的半导体通道，半导体柱包括沿远离基底表面方向依次分布的第一掺杂区、沟道区和第二掺杂区，其中，半导体柱的沟道区用于形成晶体管半导体通道中的导电通道，沿第三方向延伸的字线环绕半导体柱的沟道区，用于驱动晶体管的沟道区形成导电通道，半导体柱具有中空区，且至少部分沟道区环绕中空区设置，如此，将环绕中空区的部分沟道区距离字线的距离控制在较小的范围内，避免了距离字线较远的部分沟道区不受字线控制，有利于促进字线控制沟道区导通过程中耗尽层的形成，进而有利于提高半导体结构的电学性能。
附图说明
26.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术
人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
27.图1为本公开实施例提供的一种半导体结构在第一方向上的剖视图；
28.图2为本公开实施例提供的另一种半导体结构的结构示意图；
29.图3为本公开实施例提供的另一种半导体结构在第一方向上的剖视图；
30.图4为本公开实施例提供的又一种半导体结构在第一方向上的剖视图；
31.图5为本公开实施例提供的另一种半导体结构在第一方向上的剖视图；
32.图6为本公开实施例提供的另一种半导体结构在第一方向上的剖视图；
33.图7为本公开实施例提供的另一种半导体结构在第一方向上的剖视图；
34.图8为本公开实施例提供的另一种半导体结构在第一方向上的剖视图；
35.图9为本公开实施例提供的另一种半导体结构在第一方向上的剖视图；
36.图10为本公开实施例提供的另一种半导体结构在第一方向上的剖视图；
37.图11至图18为本公开实施例提供的一种半导体结构的形成方法的各步骤示意图；
38.图19为本公开实施例提供的另一种半导体结构中第二空气间隙的形成方法的步骤示意图。
具体实施方式
39.由背景技术可知，动态存储器的字线驱动晶体管导通的过程中，字线对距离字线较远的部分沟道区的驱动能力较差，进而对半导体结构的性能产生了影响。
40.经过分析发现，通过缩小形成半导体通道的半导体柱的尺寸，可以避免部分沟道区距离字线较远的问题，但形成尺寸较小的半导体柱不仅会导致工艺难度增加，还可能造成晶体管电学性能的改变。
41.为解决上述问题，本公开实施例提供了一种半导体结构及其形成方法，半导体结构包括：沿远离基底表面方向依次分布的第一掺杂区、沟道区和第二掺杂区，其中，半导体柱的沟道区用于形成晶体管半导体通道中的导电通道，沿第三方向延伸的字线环绕半导体柱的沟道区，用于驱动晶体管的沟道区形成导电通道，半导体柱具有中空区，且至少部分沟道区环绕中空区设置，如此，一方面，有利于将环绕中空区的部分沟道区距离字线的距离控制在较小的范围内，避免距离字线较远的部分沟道区不受字线的控制，促进字线控制沟道区导通过程中耗尽层的形成，增大了晶体管的开关电流比，提高了半导体结构的电学性能；另一方面，设置具有中空区的半导体柱，即可避免通过缩小半导体柱的尺寸解决字线驱动沟道区能力较差的问题，有利于降低半导体结构的制造难度。
42.下面将结合附图对本公开各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
43.图1为本公开实施例提供的一种半导体结构在第一方向上的剖视图；图2为本公开实施例提供的另一种半导体结构的结构示意图；图3为本公开实施例提供的另一种半导体结构在第一方向上的剖视图；图4为本公开实施例提供的又一种半导体结构在第一方向上的剖视图；
44.图5为本公开实施例提供的另一种半导体结构在第一方向上的剖视图；图6为本公
开实施例提供的另一种半导体结构在第一方向上的剖视图；图7为本公开实施例提供的另一种半导体结构在第一方向上的剖视图；图8为本公开实施例提供的另一种半导体结构在第一方向上的剖视图；图9为本公开实施例提供的另一种半导体结构在第一方向上的剖视图；图10为本公开实施例提供的另一种半导体结构在第一方向上的剖视图。
45.参考图1，半导体结构包括：基底100；位于基底100上的多个间隔排布的半导体柱110，半导体柱110包括沿第一方向z依次分布的第一掺杂区i、沟道区ii以及第二掺杂区iii，半导体柱110具有中空区111，且至少部分沟道区ii环绕中空区111；沿第二方向x延伸的位线120，位线120与沿第二方向x排布的多个半导体柱110的第一掺杂区i相接触；沿第三方向y延伸的字线130，字线130环绕沿第三方向y排布的多个半导体柱110的沟道区ii。其中，半导体柱110的沟道区ii用于形成半导体通道中的导电通道，沿第三方向y延伸的字线130环绕沟道区ii的半导体柱110，用于驱动晶体管的沟道区ii形成导电通道，半导体柱110具有中空区111，且至少部分沟道区ii环绕中空区111设置，如此，不仅将环绕中空区111的部分沟道区ii距离字线130的距离控制在了较小的范围内，促进了字线130控制沟道区ii导通过程中耗尽层的形成，增大了晶体管的开关电流比，提高了半导体结构的电学性能；还避免通过缩小半导体柱110的尺寸解决字线130驱动沟道区ii能力较差的问题，降低了半导体柱110的制造难度。
46.其中，基底100的材料为半导体材料，在一些实施例中，基底100的材料为硅。在另一些实施例中，基底100可以为锗基底、锗硅基底、碳化硅基底或者绝缘体上的硅基底。
47.在一些实施例中，基底100可以包括在第一方向z依次堆叠的第一基底层104和第二基底层103。第一基底层104的材料可以为硅，第二基底层103的材料可以为氧化硅或氮化硅。
48.半导体柱110为晶体管的半导体通道，在一些实施例中，晶体管可以为全环绕栅极晶体管，全环绕栅极晶体管可在给定的工艺条件下可获得最小的图案尺寸，有利于提高半导体结构的集成密度。
49.在一些实施例中，半导体柱110的材料可以为硅。在另一些实施例中，半导体柱110也可以为其他半导体通道材料，例如igzo(铟镓锌氧化物，indium gallium zinc oxide)、iwo(掺钨氧化铟，indium tungsten oxide)或者ito(氧化铟锡，indium tin oxide)中的一种，半导体通道由上述材料组成时，有利于提高半导体通道中载流子的迁移率，从而有利于使半导体通道高效地传递电信号。
50.在一些实施例中，参考图2，半导体柱110为圆柱状结构，如此，有利于避免半导体柱110的外侧壁出现尖端放电现象，进而有利于提高半导体结构的性能。
51.在一些实施例中，第一方向z为垂直于基底100表面的方向。即半导体柱110的延伸方向可以为垂直于基底100表面的方向，将用于形成半导体通道的半导体柱110的延伸方向设置为垂直于基底100表面的方向，有利于通过图形化的方式简易的制备得到半导体柱110，进而有利于降低半导体结构的制造难度。可以理解的是，在另一些实施例中，第一方向z也可以为其他方向，例如平行于基底100表面的方向。
52.参考图2，半导体柱110沿第一方向z依次分布的第一掺杂区i、沟道区ii和第二掺杂区iii中，第一掺杂区i和第二掺杂区iii用于形成晶体管的源极和漏极，半导体柱110的沟道区ii用于形成晶体管的导电通道。第一掺杂区i和第二掺杂区iii为掺杂区，在一些实
施例中，掺杂区中的掺杂离子类型可以与沟道区ii中的掺杂离子的类型不同。具体地，在一个例子中，掺杂区中的掺杂离子可以为n型离子，沟道区ii中的掺杂离子可以为p型离子，p型离子可以是硼离子、铟离子或者镓离子中的至少一种，n型离子可以是砷离子、磷离子或者锑离子中的至少一种。在另一个例子中，掺杂区中的掺杂离子可以为p型离子，沟道区ii中的掺杂离子可以为n型离子。在另一些实施例中，掺杂区中的掺杂离子类型也可以与沟道区ii中的掺杂离子类型相同，即半导体柱110可以用于形成无结场效应晶体管。
53.并且，以第一方向z为垂直于基底100表面的方向为例，基底100上半导体柱110的排布方式可以为阵列排布，半导体柱110中行的排列方向为第二方向x，列的排列方向为第三方向y，第二方向x与第三方向y不同。需要说明的是，“行”和“列”的定义是相对的，即也可以将列的排列方向定义为第二方向x，以及将行的排列方向定义为第三方向y。
54.参考图2，字线130沿第三方向y延伸，且环绕半导体柱110的沟道区ii。具体的，每条字线130可环绕沿第三方向y排布的一列半导体柱110的沟道区ii。字线130作为晶体管的栅极，用于基于控制信号导通沟道区ii，实现源极与漏极之间载流子的传输。其中，字线130的材料为导电材料，在一些例子中，字线130的材料可以包括多晶硅、钨、钼、钛、钴或者钌中的至少一者。
55.参考图2，半导体结构还包括：栅介质层140，栅介质层140环绕半导体柱110的沟道区ii，且位于字线130与半导体柱110之间。栅介质层140用于实现字线130驱动晶体管的源极与晶体管的漏极导通。在一些实施例中，栅介质层140的材料可以为氧化硅，采用热氧工艺在材料为硅的半导体柱110上形成氧化硅的工艺成熟，有利于降低栅介质层140的制备难度。在另一些实施例中，栅介质层140的材料也可以包括氮化硅或者氮氧化硅。
56.在一些实施例中，参考图1，半导体柱110朝向中空区111的内壁为弧形。如此，即可保证半导体柱110朝向中空区111的内壁均为光滑的表面，有利于避免半导体柱110朝向中空区111的内壁出现尖端放电现象，进而有利于提高半导体结构的性能。
57.在一些实施例中，半导体柱为圆柱状结构，在垂直于第一方向z的剖面上，中空区111的剖面形状可以为圆形，在第一方向z上的同一高度处，中空区111外侧的沟道区ii的厚度相同，如此，有利于保证字线130所驱动的沟道区ii具有较为均匀的形貌，形貌均匀的沟道区ii有利于提高半导体结构的电学性能。在另一些实施例中，在垂直于第一方向z的剖面上，中空区111的剖面形状也可以为椭圆形或其他不规则形状。
58.在一些实施例中，第一方向z的剖面上，中空区111的剖面形状为椭圆形，如此，半导体柱110朝向中空区111的内壁均为光滑的表面，有利于避免半导体柱110朝向中空区111的内壁出现尖端放电现象。
59.在一些实施例中，参考图3，沿第一方向z上，中空区111贯穿半导体柱110的沟道区ii，且邻近沟道区ii的部分第一掺杂区i环绕中空区111。在第一方向z上，长度较长的中空区111可进一步促进字线130控制沟道区ii导通过程中耗尽层的形成，因此，延伸至第一掺杂区i的中空区111有利于提高半导体结构的电学性能。此外，在垂直于第一方向z上，邻近沟道区ii的第一掺杂区i的厚度与环绕中空区111的沟道区ii厚度之间的差异较小，有利于促进第一掺杂区i与沟道区ii之间载流子的传输。
60.在一些实施例中，参考图4或图5，第二掺杂区iii环绕中空区111，且沿第一方向z上，中空区111贯穿半导体柱110的第二掺杂区iii。如此，在垂直于第一方向z上，邻近沟道
区ii的第二掺杂区iii的厚度与环绕中空区111的沟道区ii厚度之间的差异较小，有利于促进第二掺杂区iii与沟道区ii之间载流子的传输，进而有利于提高半导体结构的电学性能。另外，中空区111远离基底100的一端露出于半导体柱110远离基底的顶面，如此，有利于降低形成中空区111的难度。
61.在一些实施例中，邻近沟道区ii的部分第二掺杂区iii环绕中空区111。参考图6，如此，在垂直于第一方向z上，邻近沟道区ii的第二掺杂区iii的厚度与环绕中空区111的沟道区ii厚度之间的差异较小，有利于促进第二掺杂区iii与沟道区ii之间载流子的传输。
62.在一些实施例中，参考图7，邻近沟道区ii的部分第二掺杂区iii环绕中空区111，且邻近沟道区ii的部分第一掺杂区i环绕中空区111。如此，垂直于第一方向z上，邻近沟道区ii的第二掺杂区iii的厚度与环绕中空区111的沟道区ii厚度之间的差异较小，邻近沟道区ii的第一掺杂区i的厚度与环绕中空区111的沟道区ii厚度之间的差异也较小，有利于促进第一掺杂区i与沟道区ii之间载流子的传输，以及有利于促进第二掺杂区iii与沟道区ii之间载流子的传输，进而有利于促进第一掺杂区i与第二掺杂区iii之间载流子的传输。
63.在一些实施例中，参考图8，半导体结构还包括：功能层113，功能层113填充满中空区111。如此，避免了具有中空区111的半导体柱110在外力的作用下发生形变，有利于提高半导体结构的结构稳定性。
64.在一些实施例中，参考图9，功能层113位于部分中空区111内，且功能层113与半导体柱110围成第一空气间隙114。其中，功能层113有利于保证半导体柱110具有较高的结构稳定性，第一空气间隙114有利于促进半导体结构散热。并且，第一空气间隙114的介电常数较低，有利于降低半导体结构的寄生电容，进而有利于提高半导体结构的电学性能。
65.在一些实施例中，参考图10，功能层113至少封堵中空区111邻近第二掺杂区iii的端部区域。如此，有利于为位于第二掺杂区iii端部的结构提供更加稳定的支撑，以及有利于避免杂质进入中空区111。
66.在一些实施例中，功能层113的材料包括：半导体材料或绝缘材料中的至少一种。例如：功能层113的材料可以为多晶硅、氧化硅、氮氧化硅或高k介质材料中的至少一种。需要说明的是，若功能层113的材料为半导体材料，作为功能层113的半导体材料中掺杂离子的类型与沟道区ii的掺杂离子的类型不同，若沟道区ii为n型半导体材料，则功能层113为p型半导体材料。
67.参考图1至图10，半导体结构还包括多条沿第二方向x延伸的位线120，每条位线120位于沿第二方向x排布的多个半导体柱110的部分第一掺杂区i之间，且与第一掺杂区i电连接，用于引出晶体管的源极或漏极，以及用于为晶体管的源极或漏极提供电信号。其中，位线120的材料为导电材料，在一些实施例中，位线120的材料可以包括钨、钼、钛、钴或者钌中的至少一者。
68.在一些实施例中，半导体结构还包括：半导体层112，半导体层112位于基底100表面且沿第二方向x延伸，半导体层112与沿第二方向x排布的多个半导体柱110邻近基底100表面的外壁相连接。半导体层112将沿第二方向x排布的半导体柱110的第一掺杂区i相互连接起来，有利于后续降位线120与第一掺杂区i的接触电阻，进而有利于提高半导体结构的电学性能。
69.在一些实施例中，半导体柱110与半导体层112为一体成型结构。在形成半导体柱
110的同时，形成与半导体柱110一体成型的半导体层112，有利于降低半导体层112的制造难度。并且，相较于分体的半导体柱110以及半导体层112，一体成型的半导体柱110与半导体层112之间载流子的传输阻碍更小。
70.在一些实施例中，位线120还位于半导体层112表面，且位线120环绕半导体柱110的部分第一掺杂区i。如此，增大了位线120与第一掺杂区i的接触面积，有利于促进位线120向第一掺杂区i传递控制信号的能力，进而有利于提高半导体结构的电学性能。
71.在一些实施例中，第一掺杂区i远离第二掺杂区iii的一端正对的部分基底100内具有第二空气间隙117。第二空气间隙117有利于提高半导体结构的散热能力，进而有利于提高半导体结构的性能。
72.在一些实施例中，半导体结构还包括介质层150，介质层150填充相邻半导体柱110之间的区域、填充相邻字线130之间的区域以及填充相邻位线120之间的区域。其中，介质层150的材料为绝缘材料，在一些实施例中，介质层150的材料可以氧化硅或氮化硅中的至少一种。
73.上述实施例提供的半导体结构包括：沿远离基底100表面方向依次分布的第一掺杂区i、沟道区ii和第二掺杂区iii，其中，半导体柱110的沟道区ii用于形成晶体管的沟道区，沿第三方向y延伸的字线130环绕半导体柱110的沟道区ii，用于驱动晶体管的沟道区ii形成导电通道，半导体柱110具有中空区111，且至少半导体柱110的沟道区ii环绕中空区111设置，如此，一方面，将环绕中空区111的部分沟道区ii距离字线130的距离控制在较小的范围内，避免了距离字线130较远的部分沟道区ii的中心部分不受字线130的控制，促进了字线130控制沟道区ii导通过程中耗尽层的形成，增大了晶体管的开关电流比；另一方面，避免了通过缩小半导体柱110的尺寸解决字线130驱动沟道区ii能力较差的问题，有利于降低半导体结构的制造难度。
74.本公开实施例另一方面还提供一种半导体结构的形成方法用于形成上述实施例所述的半导体结构，以下将结合附图对本公开实施例提供的半导体结构的形成方法进行详细说明。需要说明的是，与前述实施例相同或者相应的部分，可参考前述实施例的详细说明，以下将不做赘述。
75.图11至图18为本公开实施例提供的一种半导体结构的形成方法的各步骤示意图；图19为本公开实施例提供的另一种半导体结构中第二空气间隙的形成方法的步骤示意图。
76.参考图11至图14，半导体结构的形成方法包括：提供基底100；形成位于基底100上的多个间隔排布的半导体柱110，半导体柱110包括沿第一方向z依次分布的第一掺杂区i、沟道区ii以及第二掺杂区iii，半导体柱110具有中空区111，且至少部分沟道区ii环绕中空区111。其中，中空区111的设置避免了距离字线130较远的部分沟道区ii不受字线130的控制，促进了字线130控制沟道区ii导通过程中耗尽层的形成，增大了晶体管的开关电流比，有利于提高半导体结构的电学性能。
77.在一些实施例中，第一方向z为垂直于基底100表面的方向，参考图11和图12，形成半导体柱110包括：在基底100上形成多个间隔排布且沿第一方向z延伸的牺牲结构101。牺牲结构101作为形成半导体柱110的支撑，辅助形成半导体柱110，有利于降低形成半导体柱110的工艺难度。
78.具体的，形成牺牲结构101的步骤可以包括：参考图11至图12，提供初始基底200；
初始基底200可以包括在第一方向z堆叠的初始第一基底层201和初始第二基底层202，在一些实施例中，初始第一基底层201可以为硅层，初始第二基底层202可以为氧化硅层或氮化层，在初始第二基底层202上形成具有刻蚀窗口的掩膜层，刻蚀掩膜层露出的部分厚度的初始第二基底层202，以形成牺牲结构101，再去除掩膜层。其中，图形化初始第二基底层202形成牺牲结构101的方法，有利于简化形成牺牲结构101的工艺流程，以及有利于节约制备成本。
79.可以理解的是，利用初始第二基底层202形成的牺牲结构101的材料与初始第二基底层202的材料相同。
80.在一些实施例中，可以采用sadp(self-algned double patternng自对准双重成像技术)工艺或者saqp(self-algned quadruple patternng自对准四重成像技术)工艺对初始基底200进行图形化线宽处理，sadp工艺或saqp工艺可形成尺寸更小的图形，有利于提高初始基底200图形化工艺的精细度，以及有利于形成尺寸更小的牺牲结构101，进而有利于缩小半导体结构的尺寸。
81.参考图13至图14，形成半导体柱110还包括：在牺牲结构101表面形成第一半导体膜115，位于牺牲结构101侧壁的第一半导体膜115用于形成半导体柱110。参考图14，去除远离基底100的牺牲结构101顶面的第一半导体膜115；去除牺牲结构101，以形成刻蚀孔；在部分刻蚀孔内形成第二半导体膜，第二半导体膜以及第一半导体膜115围成中空区111，第二半导体膜以及第一半导体膜115作为半导体柱110。具体的，去除远离基底100的牺牲结构101顶面的第一半导体膜115，以露出牺牲结构101的顶面，再利用对牺牲结构101刻蚀选择比较高的刻蚀工艺去除牺牲结构101，以形成刻蚀孔，在部分刻蚀孔内形成第二半导体膜。如此，即可简易的制备获得具有中空区111的半导体柱110，有利于简化制备具有中空区111的半导体柱110的工艺流程。
82.在一些实施例中，在牺牲结构101表面形成第一半导体膜115，还包括：在牺牲结构101以外的基底100上形成第一半导体膜，牺牲结构101以外的基底100上的第一半导体膜作为初始半导体层。初始半导体层用于形成与半导体柱110的部分第一掺杂区i相连接的半导体层。在形成半导体柱110的同时形成初始半导体层，有利于简化工艺流程，以及有利于节约制备成本。
83.在一些实施例中，在形成半导体柱110后，还包括对半导体柱110进行掺杂工艺，以形成沟道区ii以及位于沟道区ii两侧的掺杂区，即形成沟道区ii、第一掺杂区i以及第二掺杂区iii。位于沟道区ii两侧的掺杂区构成半导体结构的源极和漏极。具体地，在一些实施例中，可以采用离子注入或者热扩散中的任一种工艺方法对半导体柱110进行掺杂，以形成半导体柱110的沟道区ii、第一掺杂区i和第二掺杂区iii。
84.参考图15至图16，形成沿第二方向x延伸的位线120，位线120与沿第二方向x排布的多个半导体柱110的第一掺杂区i相接触，以与第一掺杂区i电连接，用于引出晶体管的源极或漏极，以及用于为晶体管的源极或漏极提供电信号。
85.在一些实施中，形成位线120包括：参考图15至图16，形成位于半导体柱110的部分第一掺杂区i侧壁之间的位线层102，并且位线层102还可以位于初始半导体层112上，具体的，可以采用沉积工艺先整面沉积位线层材料，再去除多余的位线层材料，形成位线层102。或者，先形成覆盖半导体柱110的掩膜层，利用沉积工艺整面沉积位线层材料，去除覆盖半
导体柱110的掩膜层后，即可获得位于半导体柱110的部分第一掺杂区i侧壁之间的位线层102。形成位线层102后，图形化位线层102，以去除部分位线120层，形成多条沿第二方向x延伸且相互独立的位线120。
86.在一些实施例中，参考图16至图17，去除部分位线层102还包括：去除部分位线层102底部的初始半导体层，形成沿第二方向x延伸的半导体层112，半导体层112与沿第二方向x排布的多个半导体柱110邻近基底100表面的外壁相连接。在去除部分位线层102的同时，也去除位线层102底部的初始半导体层，使形成相互独立的位线120的同时，也形成了位线120底部的相互独立的半导体层112，如此，有利于简化形成半导体层112的工艺流程，降低半导体结构的制备成本。并且，形成与位线120邻近基底100的底面相接触的半导体层112，有利于提高位线120与第一掺杂区i的接触面积，进而有利于促进位线120与第一掺杂区i之间的载流子传输，提高半导体结构的电学性能。
87.在一些实施例中，参考图16，去除部分位线层102底部的初始半导体层的同时，还去除部分初始半导体层底部的部分厚度的基底100，如此，有利于避免初始半导体层残留导致的半导体层112之间产生连接，进而有利于避免半导体结构失效。
88.参考图17，形成沿第三方向y延伸的字线130，字线130环绕沿第三方向y排布的多个半导体柱110的沟道区ii。具体的，在形成位线120之后，可以形成填充相邻半导体柱110的第一掺杂区i的侧壁之间的第一介质层，第一介质层露出半导体柱110的沟道区ii的侧壁，在第一介质层上形成填充相邻半导体柱110的沟道区ii的侧壁之间的字线层，图形化字线层，以去除部分字线层，形成沿第三方向y延伸且相互独立的字线130，其中，形成第一介质层的工艺以及形成字线层的工艺可以为沉积工艺。第一介质层的材料可以为绝缘材料，例如，氧化硅。
89.参考图17，在形成字线层之前还可以包括：形成栅介质层140，栅介质层140环绕半导体柱110的沟道区ii。具体的，形成第一介质层后，可以直接通过热氧化工艺对半导体柱110进行氧化处理，在半导体柱110的沟道区ii的侧面形成栅介质层140。在一些实施例中，半导体柱110的第二掺杂区iii的侧面也形成有栅介质层140。
90.参考图17，形成字线130以及栅介质层140后，还可以包括，采用沉积工艺形成位于相邻字线130的侧壁之间的，以及位于相邻半导体柱110的第二掺杂区iii的侧壁之间的第二介质层，第二介质层和第一介质层构成介质层150，介质层150填充相邻半导体之间的区域、填充相邻字线130之间的区域以及填充相邻位线120之间的区域，用于形成相邻位线120之间的隔离、相邻字线130之间的隔离以及相邻半导体柱110之间的隔离。
91.在一些实施例中，参考图19，形成半导体柱110的步骤中，去除牺牲结构101的同时，还去除与牺牲结构101底部相接触的部分基底100，以在基底100内形成第二空气间隙117。第二空气间隙117有利于促进半导体结构散热，另外，去除牺牲结构101的同时，形成第二空气间隙117，有利于降低第二空气间隙117的形成难度。
92.在一些实施例中，参考图10，半导体结构的形成方法还包括：在中空区111内形成功能层113，功能层113至少封堵中空区111远离基底100的顶部区域，功能层113位于部分中空区111内，且功能层113以外的中空区111为第一空气间隙114。其中，功能层113有利于对位于远离基底100的第二掺杂区iii一端的结构提供支撑，避免中空区111开口过大导致的位于第二掺杂区iii一端的结构失去支撑发生脱落，有利于保证半导体柱110具有较高的结
构稳定性。第一空气间隙114有利于促进半导体结构散热，并且，第一空气间隙114的介电常数较低，有利于降低半导体结构的寄生电容，进而有利于提高半导体结构的电学性能。
93.具体的，可以采用沉积工艺在中空区111内形成功能层113，当中空区111在第一方向z上的长度较大，且在垂直于第一方向z的宽度较小时，由于沉积工艺本身的限制，会使得沉积工艺仅在中空区111远离基底100的顶部区域内形成功能层113，同时保证功能层113以外的中空区111为第一空气间隙114。
94.上述实施例提供的半导体结构的形成方法中，形成了具有中空区111的半导体柱110，中空区111的设置避免了距离字线130较远的部分沟道区ii的中心部分不受字线130的控制，促进了字线130控制沟道区ii导通过程中耗尽层的形成，增大了晶体管的开关电流比，有利于提高半导体结构的电学性能。
95.本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各自变动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。