量子比特测试方法、装置及量子计算机操作系统与流程

1.本发明属于量子计算技术领域，特别是一种量子比特测试方法、装置及量子计算机操作系统。


背景技术：

2.量子计算机上的计算一般是通过操作量子比特(qubit)实现。为了实现量子计算，量子芯片上量子比特的数量、质量需要达到一定标准，并且能够对量子比特进行极高保真度的量子逻辑门操作与读取。然而量子比特的相关参数，尤其量子比特的工作频率，会发生波动，如果忽略这种波动，会导致量子逻辑门操作的保真度的下降，也会影响到读取的效率。因此，为确保用户提交的量子计算任务能够正常执行量子计算，必须确保量子比特的相关参数合格。但是，目前在执行量子计算任务之前，并不能确定量子比特的参数是否合格，这给量子计算任务的执行带来了一定的困难。


技术实现要素：

3.本发明的目的是提供一种量子比特测试方法、装置及量子计算机操作系统，以解决现有技术中的不足。
4.本发明的一个方面提供了一种量子比特测试方法，包括：
5.获取用于执行量子计算任务的目标量子比特；
6.构建针对所述目标量子比特的测试用例及对应的测试期望；
7.针对所述目标量子比特执行所述测试用例；
8.基于所述测试期望和所述测试用例执行结果，确定量子比特测试结果。
9.如上所述的方法，所述获取用于执行量子计算任务的目标量子比特包括：获取与所述量子计算任务中量子逻辑门作用的量子比特相对应的目标单比特；以及获取与所述量子计算任务中量子逻辑门作用的至少两个量子比特相对应的目标比特组。
10.如上所述的方法，所述构建针对所述目标量子比特的测试用例及对应的测试期望的步骤，包括：分别构建与各所述目标单比特的测试用例对应的第一量子程序；分别构建与各所述目标比特组的测试用例对应的第二量子程序；及将表示各所述第一量子程序和各所述第二量子程序的预期执行结果的预期量子态确定为对应的测试期望。
11.如上所述的方法，所述基于所述测试期望和所述测试用例执行结果，确定量子比特测试结果的步骤，包括：获得表示各所述第一量子程序和各所述第二量子程序执行结果的实际量子态；根据所述实际量子态和对应的所述测试期望确定量子比特测试结果。
12.如上所述的方法，所述第一量子程序包括预期执行结果等同的第三量子程序和第四量子程序。
13.如上所述的方法，所述第三量子程序被配置为直接执行量子比特测量操作，所述第四量子程序被配置为先执行等效酉矩阵为单位酉矩阵的量子逻辑门序列再执行量子比特测量操作。
14.如上所述的方法，还包括：若所述量子比特测试结果为不合格，则获取所述量子比特测试结果中的不合格项，所述不合格项包括待校准比特及待校准参数；触发针对所述待校准比特和所述待校准参数的校准操作。
15.本发明的第二个方面提供了一种量子比特测试装置，包括：
16.比特确定模块，用于获取用于执行量子计算任务的目标量子比特；
17.用例构建模块，用于构建针对所述目标量子比特的测试用例及对应的测试期望；
18.用例执行模块，用于针对所述目标量子比特执行所述测试用例；
19.结果确定模块，用于基于所述测试期望和所述测试用例执行结果，确定量子比特测试结果。
20.本发明的第三个方面提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行如上所述的方法。
21.本发明的第四个方面提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行如上所述的方法。
22.本发明的第五个方面提供了一种量子计算机操作系统，所述量子计算机操作系统根据如上所述的方法实现量子比特测试。
23.本发明的第六个方面提供了一种量子计算机，所述量子计算机包括如上所述的量子计算机操作系统。
24.与现有技术相比，本发明通过先获取用于执行量子计算任务的目标量子比特；然后，构建针对所述目标量子比特的测试用例及对应的测试期望；再针对所述目标量子比特执行所述测试用例；最后基于所述测试期望和所述测试用例执行结果，即能够确定量子芯片上用于执行量子计算任务的目标量子比特的量子比特测试结果。因此，本发明在提交量子计算任务时，即可确定量子芯片上用于执行量子计算任务的量子比特的相关参数是否合格。
附图说明
25.图1为本发明实施例提供的一种量子比特测试方法的计算机终端的硬件结构框图；
26.图2为本发明实施例中提供的1#量子线路的图形化显示示意图；
27.图3为本发明实施例提供的一种量子比特测试方法的流程示意图；
28.图4为本发明实施例提供的一种量子比特测试装置的结构示意图。
具体实施方式
29.下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
30.本发明实施例首先提供了一种量子比特测试方法，该方法可以应用于电子设备，如计算机终端，具体如普通电脑、量子计算机等。
31.下面以运行在计算机终端上为例对其进行详细说明。
32.图1为本发明实施例提供的一种量子比特测试方法的计算机终端的硬件结构框图。
33.参见图1所示，计算机终端可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器mcu或可编程逻辑器件fpga等的处理装置)和用于存储数据的存储器104，可选地，上述计算机终端还可以包括用于通信功能的传输装置106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。
34.存储器104可用于存储应用软件的软件程序以及模块，如本技术实施例中的量子比特测试方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
35.传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(network interface controller，nic)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(radio frequency，rf)模块，其用于通过无线方式与互联网进行通讯。
36.需要说明的是，本发明实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。
37.量子线路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)，以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。量子线路的展现方式可以是按一定执行时序排列的量子逻辑门序列。
38.具体的，例如一段量子程序：
39.qcircuit cir；
40.cir《《h(q[0])《《h(q[1])《《h(q[2])《《h(q[3])《《rz(q[0],pi/2)《《ry(q[1],pi/4)《《rz(q[2],pi/4)《《cnot(q[0],q[1])《《cr(q[1],q[2],pi/3)《《cnot(q[2],q[3])《《cnot(q[0],q[3]).
[0041]
对应的量子线路(记为1#量子线路)，可表示为：
[0042]
q[0]:h(q[0])、rz(q[0]，pi/2)
[0043]
q[1]:h(q[1])、ry(q[1],pi/4)、cnot(q[0],q[1])
[0044]
q[2]:h(q[2])、rz(q[2],-pi/4)、cr(q[1],q[2],pi/3)
[0045]
q[3]:h(q[3])、cnot(q[2],q[3])、cnot(q[0],q[3])
[0046]
其中，q[0]、q[1]、q[2]、q[3]是指比特位从0至3的量子比特，通常也可被记为q0、q1、q2、q3。
[0047]
更为形象的一种展现方式，与上述量子程序对应的量子线路图展示参照图2所示。
[0048]
不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，
线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上量子逻辑门而被操作。
[0049]
一个量子程序整体上对应有一条总的量子线路，本发明所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中各量子比特的量子比特测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子逻辑门被执行的时间顺序。
[0050]
需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门，部分通用的量子逻辑门见表1中所示。使用量子逻辑门，能够使量子比特的量子态发生演化，量子逻辑门是构成量子线路的基础，量子逻辑门包括单比特量子逻辑门(或单量子逻辑门，简称“单门”)，如hadamard门(h门，阿达马门)、泡利-x门(x门)、泡利-y门(y门)、泡利-z门(z门)、rx门、ry门、rz门等等；两比特量子逻辑门(或双量子逻辑门，简称“双门”)，如cnot门、cr门、swap门、iswap门等等；多比特量子逻辑门(或多量子逻辑门，简称“多门”)，如toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算的。
[0051]
例如，量子态右矢|0》对应的矩阵为量子态右矢|1》对应的矩阵为
[0052]
表1部分通用的量子逻辑门种类及其对应矩阵形式
[0053][0054]
量子态，即量子比特的逻辑状态。在量子算法(或称量子程序)中，针对量子线路包
含的一组量子比特的量子态，采用二进制表示方式，例如，一组量子比特为q0、q1、q2，表示第0位、第1位、第2位量子比特，在二进制表示方式中从高位到低位排序为q2q1q0，该组量子比特对应的量子态共有2的量子比特总数次方个，即8个本征态(确定的状态)：|000》、|001》、|010》、|011》、|100》、|101》、|110》、|111》，每个量子态的位与量子比特对应一致，如|001》态，001从高位到低位对应q2q1q0，|》为狄拉克符号。对于包含n个量子比特q0、q1、
…
、qn、
…
、q
n-1
的量子线路，二进制表示量子态的位阶排序为q
n-1qn-2
…
、q1q0。
[0055]
以单个量子比特说明，单个量子比特的逻辑状态ψ可能处于|0》态、|1》态、|0》态和|1》态的叠加态(不确定状态)，具体可以表示为ψ＝a|0》 b|1》，其中，a和b为表示量子态振幅(概率幅)的复数，振幅的平方表示概率，a2、b2分别表示逻辑状态是|0》态、|1》态的概率，a2 b2＝1。简言之，量子态是各本征态组成的叠加态，当其他态的概率为0时，即处于唯一确定的本征态。
[0056]
量子芯片是量子计算机中执行量子计算的处理器，量子芯片包含的量子比特结构为处理器的处理单元。由于量子芯片硬件制造技术的约束限制、工作环境因素影响等，量子比特的相关参数很容易发生波动，进而影响量子逻辑门操作与读取，例如，会导致量子逻辑门操作的保真度的下降，也会影响到读取的准确性和效率。
[0057]
需要说明的是，量子芯片执行量子计算过程，即是将量子计算任务中的量子程序经编译生成的波形指令等发送至物理信号生成装置，物理信号生成装置生成对应的物理信号发送至量子芯片操作对应量子比特，然后施加量子态读取信号至对应量子比特，并根据量子比特基于量子态读取信号反馈的读取反馈信号确定量子比特的量子态信息，最后解析出量子计算结果。
[0058]
下面结合附图进一步介绍本发明实施例提供的一种量子比特测试方法。
[0059]
图3为本发明实施例提供的一种量子比特测试方法的流程示意图。
[0060]
参见图3，本发明实施例提供一种量子比特测试方法，包括步骤s3100至步骤s3400，其中：
[0061]
s3100、获取用于执行量子计算任务的目标量子比特，可以理解的是，目标量子比特即是量子芯片上用于支持量子计算任务执行的量子比特，目标量子比特需要根据量子计算任务的比特需求进行确定，量子计算任务的比特需求包括量子比特的数量、量子比特的物理位置、量子比特的物理连通关系等；
[0062]
s3200、构建针对所述目标量子比特的测试用例及对应的测试期望，示例性的，所述测试用例包含针对各目标量子比特的标准操作，该标准操作可以是发送至量子芯片用于操作目标量子比特的物理信号，所述测试期望包含与所述标准操作对应的标准结果，该标准结果可以是物理信号操作相关参数合格的量子比特后该合格量子比特的量子态信息；
[0063]
s3300、针对所述目标量子比特执行所述测试用例；
[0064]
s3400、基于所述测试期望和所述测试用例执行结果，确定量子比特测试结果。
[0065]
为确定量子芯片是否能够正常支持用户提交的量子计算任务执行量子计算，本发明实施例先获取用于执行量子计算任务的目标量子比特；然后，构建针对所述目标量子比特的测试用例及对应的测试期望；再针对所述目标量子比特执行所述测试用例；最后基于所述测试期望和所述测试用例执行结果，确定量子比特测试结果，即确定用于执行量子计算任务的目标量子比特的相关参数是否合格。因此，本发明实施例在接收到用户提交的量
子计算任务时，即可确定量子芯片上用于执行量子计算任务的量子比特的相关参数是否合格。本发明实施例围绕量子芯片上用于支持量子计算任务执行的目标量子比特构建测试用例并进行测试，具有测试针对性强、测试效率高的特点。
[0066]
在本发明的一些实施例中，步骤s3100中获取用于执行量子计算任务的目标量子比特的具体步骤，包括：
[0067]
s3101、获取与所述量子计算任务中量子逻辑门作用的量子比特相对应的目标单比特；以及
[0068]
s3102、获取与所述量子计算任务中量子逻辑门作用的至少两个量子比特相对应的目标比特组，可以理解的是，所述目标比特组中包括了对应量子逻辑门作用的至少两个量子比特。
[0069]
为了测试目标量子比特是否能够正常支持量子计算任务的执行，不但需要测试各目标量子比特自身是否能够正常进行逻辑门操作、正常读取量子态信息等，还需要确定特定的量子比特之间是否能够正常支持量子计算任务中双门、多门操作，通过步骤s3101至步骤s3102区分量子逻辑门作用的所有量子比特，及双门、多门所作用的比特组(比特组中包括至少两个量子比特)，便于根据量子逻辑门不同的比特需求进行针对性测试，测试效率高。
[0070]
作为本发明的一种实施例，利用量子程序表示量子计算任务，步骤s3200中所述构建针对所述目标量子比特的测试用例及对应的测试期望的具体步骤，包括：
[0071]
s3201、分别构建与各所述目标单比特的测试用例对应的第一量子程序，即分别针对各所述目标单比特构建对应的第一量子程序以利用对应的第一量子程序表示针对各所述目标单比特的测试用例；
[0072]
s3202、分别构建与各所述目标比特组的测试用例对应的第二量子程序，即分别针对各所述目标比特组构建对应的第二量子程序以利用对应的第二量子程序表示针对各所述目标比特组的测试用例；以及
[0073]
s3203、将表示各所述第一量子程序和各所述第二量子程序的预期执行结果的预期量子态确定为对应的测试期望。
[0074]
通过步骤s3201至步骤s3203构建针对各所述目标单比特的第一量子程序、及针对各所述目标比特组的第二量子程序，分别测试各所述目标单比特是否合格，及各所述目标比特组包含的量子比特之间是否合格，例如量子比特之间的物理连通关系有没有异常，而量子程序中包含的量子逻辑门等操作可以选择量子计算领域通用的量子逻辑门，例如h门、泡利-x门、rx门等等，可以理解的是，该预期执行结果为在合格量子比特上执行对应量子程序获得的执行结果。
[0075]
作为本发明的另一种实施例，步骤s3400中所述基于所述测试期望和所述测试用例执行结果，确定量子比特测试结果的具体步骤，包括：
[0076]
s3401、获得表示各所述第一量子程序和各所述第二量子程序执行结果的实际量子态；
[0077]
s3402、根据所述实际量子态和对应的所述测试期望确定量子比特测试结果。
[0078]
在本发明的一些实施例中，以上实施例中所述第一量子程序包括预期执行结果等同的第三量子程序和第四量子程序，通过在各所述目标单比特上执行预期执行结果等同的
第三量子程序和第四量子程序，能够借助第三量子程序的执行结果和第四量子程序的执行结果确定执行第三量子程序和第四量子程序的目标单比特是否合格。示例性的，所述第三量子程序被配置为直接执行量子比特测量操作，所述第四量子程序被配置为先执行等效酉矩阵为单位酉矩阵的量子逻辑门序列再执行量子比特测量操作，本示例前述的量子逻辑门序列可以是4个x1门组成的量子逻辑门序列，经由4个x1门组成的量子逻辑门序列操作的量子比特的预期执行结果为初始量子态，与直接执行量子比特测量操作的预期执行结果相等同。
[0079]
在本发明的另一些实施例中的量子比特测试方法，在步骤s3400基于所述测试期望和所述测试用例执行结果，确定量子比特测试结果之后，还包括：
[0080]
s3500、若所述量子比特测试结果为不合格，则获取所述量子比特测试结果中的不合格项，所述不合格项包括待校准比特及待校准参数；
[0081]
s3600、触发针对所述待校准比特和所述待校准参数的校准操作。
[0082]
示例性的，所述待校准参数包括读取判据和量子比特工作频率中至少之一，所述读取判据为量子比特加载的量子态信息分辨依据，也即加载的量子态为|0》态、|1》态的分辨依据，相对应的，所述校准操作包括以下至少之一：读取判据的校准操作；及量子比特工作频率的校准操作。示例性的，在第一量子程序和第二量子程序的执行结果与对应的预期执行结果比对后，再针对第一量子程序的执行结果和第二量子程序的执行结果进行比对，有助于确定各所述目标单比特的量子比特工作频率是否合格。例如：先确定针对各目标单比特的第一量子程序的执行结果与第一量子程序的预期执行结果是否匹配，若不匹配，则确定对应目标单比特的读取判据不合格；然后确定针对各目标单比特的第二量子程序的执行结果与第二量子程序的预期执行结果是否匹配，若不匹配，则确定对应目标单比特的读取判据不合格；再将针对各目标单比特的第一量子程序的执行结果和对应第二量子程序的执行结果进行比对，若不匹配，即确定对应目标单比特的工作频率不合格。需要说明的是，本实施例中针对执行结果与对应预期执行结果是否匹配，可以根据执行结果是否落入预期执行结果范围内确定，也可以根据执行结果与对应预期执行结果的偏差是否在预设偏差范围内确定。
[0083]
在本发明的一些实施例中，所述量子比特工作频率的校准操作包括：先获取施加在所述待校准比特上的微波信号和驱动电压，以及在所述微波信号和所述驱动电压作用下所述待校准比特的激发态分布的振荡频率，然后调整所述驱动电压，使得所述待校准比特的振荡频率与所述微波信号的频率的差值小于预设阈值，即实现针对所述待校准比特的量子比特工作频率的校准操作。
[0084]
具体的，量子比特的工作频率由施加在量子比特上的驱动电压控制调整。可以理解的是，如果要使施加在量子比特上的逻辑门信号能够调控量子态，则必须使量子比特的工作频率与逻辑门信号的频率对应一致，也即量子比特的工作频率要达到与逻辑门信号的频率对应的一个目标值才能确保与逻辑门信号共振，因此，施加在目标量子比特上用来控制调整工作频率的驱动电压也是对应确定的。然而在量子比特工作时，由于串扰、辐射等影响，量子比特的工作频率会发生漂移，即：漂移前，施加值为v0的驱动电压能够使得量子比特的工作频率为目标值fq；而漂移后，施加值为v0的驱动电压使得量子比特的工作频率为漂移值f
q-offset
，此时，需要对工作频率进行校准才能保证量子逻辑门操作的保真度。本实施例
通过调整施加的驱动电压，使得待校准比特的振荡频率与微波信号的频率之间的差值小于预设阈值，即能够确保待校准比特的工作频率与目标值的偏差在允许的偏差范围。其中，待校准比特的激发态分布的振荡频率可以通过ramsey干涉实验获得。
[0085]
下面结合附图进一步介绍本发明实施例提供的一种量子比特测试装置。
[0086]
图4为本发明实施例提供的量子比特测试装置的结构示意图。
[0087]
参见图4，本发明实施例提供了与上述量子比特测试方法相对应的一种量子比特测试装置，包括：
[0088]
比特确定模块4100，用于获取用于执行量子计算任务的目标量子比特；
[0089]
用例构建模块4200，用于构建针对所述目标量子比特的测试用例及对应的测试期望；
[0090]
用例执行模块4300，用于针对所述目标量子比特执行所述测试用例；
[0091]
结果确定模块4400，用于基于所述测试期望和所述测试用例执行结果，确定量子比特测试结果。
[0092]
与本发明实施例提供的一种量子比特测试方法相对应的，本发明实施例提供的量子比特测试装置，为确定量子芯片是否能够正常支持用户提交的量子计算任务执行量子计算，比特确定模块4100先获取用于执行量子计算任务的目标量子比特；然后，用例构建模块4200构建针对所述目标量子比特的测试用例及对应的测试期望；用例执行模块4300再针对所述目标量子比特执行所述测试用例；最后结果确定模块4400基于所述测试期望和所述测试用例执行结果确定量子比特测试结果，即能够确定用于执行量子计算任务的目标量子比特是否合格，例如目标量子比特的相关参数是否合格正常。因此，本发明实施例在接收到用户提交的量子计算任务时，即可确定量子芯片上用于执行量子计算任务的量子比特的参数是否合格。本发明实施例围绕用于支持量子计算任务执行的目标量子比特构建测试用例并进行测试，具有测试针对性强、测试效率高的特点。
[0093]
示例性的，所述测试用例包含针对量子芯片上各目标量子比特的标准操作，该标准操作可以是发送至量子芯片用于驱动目标量子比特工作的物理信号，所述测试期望包含与所述标准操作对应的标准结果。
[0094]
本发明实施例还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行如上所述任一方法实施例中的步骤。
[0095]
具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤s3100至步骤s3400的计算机程序，其中：
[0096]
s3100、获取用于执行量子计算任务的目标量子比特；
[0097]
s3200、构建针对所述目标量子比特的测试用例及对应的测试期望；
[0098]
s3300、针对所述目标量子比特执行所述测试用例；
[0099]
s3400、基于所述测试期望和所述测试用例执行结果，确定量子比特测试结果。
[0100]
具体的，在本实施例中，上述存储介质可以包括但不限于：u盘、只读存储器(read-only memory，简称为rom)、随机存取存储器(random access memory，简称为ram)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
[0101]
本发明实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行如上所述任一方法实施例
中的步骤。
[0102]
具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
[0103]
具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤s3100至步骤s3400，其中：
[0104]
s3100、获取用于执行量子计算任务的目标量子比特；
[0105]
s3200、构建针对所述目标量子比特的测试用例及对应的测试期望；
[0106]
s3300、针对所述目标量子比特执行所述测试用例；
[0107]
s3400、基于所述测试期望和所述测试用例执行结果，确定量子比特测试结果。
[0108]
本发明实施例还提供了一种量子计算机操作系统，所述量子计算机操作系统根据本发明提供的上述任一方法实施例实现量子比特测试。
[0109]
本发明实施例还提供了一种量子计算机，所述量子计算机包括所述的量子计算机操作系统。
[0110]
与现有技术相比，为确定用户提交的量子计算任务是否能够正常执行量子计算，本发明实施例先获取用于执行量子计算任务的目标量子比特；然后，构建针对所述目标量子比特的测试用例及对应的测试期望；再针对所述目标量子比特执行所述测试用例；最后基于所述测试期望和所述测试用例执行结果，即能够确定用于执行量子计算任务的目标量子比特的量子比特测试结果。因此，本发明实施例在接收到用户提交的量子计算任务时，即可确定用于执行量子计算任务的量子比特的参数是否合格。本发明实施例围绕用于支持量子计算任务执行的目标量子比特构建测试用例并进行测试，具有测试针对性强、测试效率高的特点。
[0111]
需要强调的是，本发明实施例与传统人工、线下测试量子芯片相关参数的方式不同，具体的，本发明实施例具有自动化程度高的特点，能够实现对线上运行的量子芯片直接进行测试，例如，可以在接收到量子计算任务时触发本发明实施例量子比特测试方法的步骤流程，也可以周期性的触发本发明实施例量子比特测试方法，避免了传统人工、线下测试量子芯片相关参数时量子芯片下线、上线过程中繁琐复杂的安装、拆卸操作。
[0112]
应理解，说明书通篇中提到的“一些实施例”、“一种实施例”、“一实施方式”意味着与实施例有关的特定特征、结构或特性包括在本技术的至少一个实施例中。因此，在整个说明书各处出现的“在一些实施例中”、“在一种实施例中”或“在一实施方式”，未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
[0113]
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
[0114]
在本技术所提供的几个实施例中，应该理解到，所揭露的方法、装置和系统，可以通过其它的方式实现。以上所描述的实施例仅仅是示意性的，例如，所述模块、单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结
合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
[0115]
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
[0116]
另外，在本技术各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
[0117]
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(read only memory，rom)、磁碟或者光盘等各种可以存储程序代码的介质。
[0118]
或者，本技术上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台实现资源变更的设备(可以是计算机、服务器等)执行本技术各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、rom、磁碟或者光盘等各种可以存储程序代码的介质。
[0119]
以上所述，仅为本技术的实施方式，但本技术的保护范围并不局限于此，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。