一种检测电路及阻抗检测方法与流程

1.本技术涉及电子电路技术领域，尤其涉及一种检测电路及阻抗检测方法。


背景技术：

2.随着智能终端设备的不断发展，以及通用串行总线(universal serial bus，usb)或通用串行总线c型(type-c)接口的普及，插头可以不区分正反面插入插座，极大的便利的人们的日常插拔操作，体现出了type-c接口的便利性。但是，由于usb插座的交流充电确认信号线上一直存在工作电压，此相邻管脚(pin脚)之间如果有水、或者其他导电液体浸入，例如日常使用环境中，手机经常会遇到水汽、汗液、甚至雨滴等粘附，导致交流充电确认信号线和相邻pin脚存在腐蚀问题，而随着腐蚀的加重，还会导致usb插座出现因接触问题导致的多种难已查明的功能异常问题。
3.相关技术中，采用专门的阻抗检测电路接入待测试管脚，需要通过人工介入，并经过复杂的计算，最终得到待测试管脚的状态，专业性强，费时费力，成本过高，难以大范围推广进入日常使用范畴。


技术实现要素：

4.本技术实施例提供了一种检测电路及阻抗检测方法。
5.本技术实施例的技术方案是这样实现的：
6.第一方面，本技术实施例提供了一种检测电路，所述检测电路包括第一电阻、第一电容和处理器，所述第一电阻的第一端与所述第一电容的第一端电连接，所述第一电阻的第二端与所述第一电容的第二端与参考地连接；且所述第一电容的第一端连接待测试管脚；
7.其中，所述处理器用于检测所述待测试管脚的电性参数，基于所述电性参数由第一值到第二值的变化确定所述第一电容的放电时间；并根据所述放电时间与预设时间阈值的比较结果，确定所述待测试管脚的状态。
8.在一些实施例中，所述预设时间阈值包括最高时间阈值和最低时间阈值；
9.在所述放电时间小于所述最高时间阈值，且所述放电时间大于所述最低时间阈值的情况下，所述待测试管脚处于第一状态；
10.在所述放电时间大于或等于所述最高时间阈值，或者所述放电时间小于或等于所述最低时间阈值的情况下，所述待测试管脚处于第二状态。
11.在一些实施例中，所述处理器通过通用输入输出端口与所述待测试管脚连接，其中，所述待测试管脚为通用串行总线usb接口上的预定管脚。
12.第二方面，本技术实施例提供了一种阻抗检测方法，所述方法包括：
13.获取待测试管脚的电性参数；其中，所述待测试管脚通过一电容和一电阻并联接参考地；
14.基于所述电性参数由第一值到第二值的变化确定所述第一电容对应的放电时间；
15.根据所述放电时间与预设时间阈值的比较结果，确定所述待测试管脚的状态。
16.在一些实施例中，所述预设时间阈值包括最高时间阈值和最低时间阈值；所述根据所述放电时间与预设时间阈值的比较结果，确定所述待测试管脚的状态，包括：
17.若所述放电时间小于所述最高时间阈值、且所述放电时间大于所述最低时间阈值，则确定所述待测试管脚处于第一状态；
18.若所述放电时间大于或等于所述最高时间阈值、或者所述放电时间小于或等于所述最低时间阈值，则确定所述待测试管脚处于第二状态。
19.在一些实施例中，在确定所述待测试管脚的状态时，所述方法还包括：
20.根据所述放电时间确定所述待测试管脚的等效对地阻抗，其中，所述放电时间与所述等效对地阻抗存在关联关系；
21.若所述等效对地阻抗小于最高阻抗阈值、且所述等效对地阻抗大于最低阻抗阈值，则确定所述待测试管脚处于第一状态；
22.若所述等效对地阻抗大于或等于所述最高阻抗阈值、或者所述等效对地阻抗小于或等于所述最低阻抗阈值，则确定所述待测试管脚处于第二状态。
23.在一些实施例中，所述方法还包括：
24.基于通用输入输出端口来检测所述待测试管脚；
25.控制通用输入输出端口处于第一状态，使得所述第一电容进入充电模式，直至所述第一电容的电压值达到第一电压值；
26.控制所述通用输入输出端口处于第二状态，使得所述第一电容进入放电模式；
27.相应地，所述获取待测试管脚的电性参数，包括：在放电模式下，通过所述通用输入输出端口获取所述待测试管脚的电压值。
28.在一些实施例中，所述控制通用输入输出端口处于第一状态，包括：
29.控制所述通用输入输出端口处的逻辑电平为第一电平；
30.相应地，基于所述电性参数由第一值到第二值的变化确定所述第一电容对应的放电时间，包括：
31.在所述通用输入输出端口的逻辑电平由第一电平变为第二电平时，确定所述第一电容对应的放电时间。
32.在一些实施例中，所述在所述通用输入输出端口的逻辑电平由第一电平变为第二电平时，确定所述第一电容对应的放电时间，包括：
33.在所述第一电容进入放电模式时，每间隔第一预设时长对所述通用输入输出端口的逻辑电平进行检测；
34.在所述通用输入输出端口处的逻辑电平保持第一电平的情况下，累加所述第一预设时长；
35.若检测到所述通用输入输出端口的逻辑电平变化到第二电平，则将当前累加后的预设时长确定为第二预设时长；
36.根据所述第二预设时长，确定所述第一电容对应的放电时间。
37.在一些实施例中，所述在所述通用输入输出端口的逻辑电平由第一电平为第二电平时，确定所述第一电容对应的放电时间，包括：
38.在所述第一电容进入放电模式时，控制启动计时器开始计时；
39.在检测到所述通用输入输出端口的逻辑电平发生变化的情况下，中断所述计时器终止计时，并确定所述第一电容对应的放电时间。
40.本技术实施例提供了一种检测电路及阻抗检测方法，该检测电路包括第一电阻、第一电容和处理器，第一电阻的第一端与第一电容的第一端电连接，第一电阻的第二端与第一电容的第二端与参考地连接；且第一电容的第一端连接待测试管脚；其中，处理器用于检测待测试管脚的电性参数，基于电性参数由第一值到第二值的变化确定第一电容的放电时间；并根据放电时间与预设时间阈值的比较结果，确定待测试管脚的状态。这样，能够通过待测试管脚的电性参数确定第一电容的放电时间，进而通过第一电容的放电时间快速判断待测试管脚的状态；从而实现了待测试管脚的快速筛查，缩短了检测时间，同时降低了时间成本和人工成本。
附图说明
41.图1为本技术实施例提供的一种检测电路的组成结构示意图；
42.图2为本技术实施例提供的另一种检测电路的组成结构示意图；
43.图3为本技术实施例提供的一种阻抗检测方法的流程示意图；
44.图4为本技术实施例提供的一种阻抗检测方法中待测试管脚状态检测过程的流程示意图；
45.图5为本技术实施例提供的另一种阻抗检测方法中待测试管脚状态检测过程的流程示意图；
46.图6为本技术实施例提供的一种检测电路详细的组成结构示意图；
47.图7为本技术实施例提供的一种阻抗检测方法的详细流程示意图；
48.图8为本技术实施例提供的一种阻抗检测装置的组成结构示意图；
49.图9为本技术实施例提供的一种处理器的组成结构示意图。
具体实施方式
50.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。
51.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本技术实施例的目的，不是旨在限制本技术。
52.在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
53.需要指出，本技术实施例所涉及的术语“第一\第二\第三”仅仅是是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本技术实施例能够以除了在这里图示或描述的以外的顺序实施。
54.可以理解，随着智能终端设备的不断发展，以及usb type-c接口的普及，插头可以
不区分正反面插入插座，极大的便利的人们的日常插拔操作，体现出了type-c接口的便利性。但是，由于usb插座的交流充电确认信号线上一直存在工作电压，此相邻pin脚之间如果有水、或者其他导电液体浸入，例如日常使用环境中，手机经常会遇到水汽、汗液、甚至雨滴等粘附，导致交流充电确认信号线和相邻pin脚存在腐蚀问题，而随着腐蚀的加重，还会导致usb插座出现因接触问题导致的多种难已查明的功能异常问题。
55.相关技术中，采用专门的阻抗检测电路接入待测试管脚，需要通过人工介入，并经过复杂的计算，最终得到待测试管脚的状态，专业性强，费时费力，成本过高，难以大范围推广进入日常使用范畴。
56.基于此，本技术实施例提供了一种检测电路及阻抗检测方法，该检测电路包括第一电阻、第一电容和处理器，第一电阻的第一端与第一电容的第一端电连接，第一电阻的第二端与第一电容的第二端与参考地连接；且第一电容的第一端连接待测试管脚；其中，处理器用于检测待测试管脚的电性参数，基于电性参数由第一值到第二值的变化确定第一电容的放电时间；并根据放电时间与预设时间阈值的比较结果，确定待测试管脚的状态。这样，能够通过待测试管脚的电性参数确定第一电容的放电时间，进而通过第一电容的放电时间快速判断待测试管脚的状态；从而实现了待测试管脚的快速筛查，缩短了检测时间，同时降低了时间成本和人工成本。
57.下面将结合附图及具体实施例对本技术实施例作进一步详细的说明。
58.在本技术的一实施例中，参见图1，其示出了本技术实施例提供的一种检测电路的组成结构示意图。如图1所示，该检测电路10包括第一电阻r1、第一电容c1和处理器101，所述第一电阻r1的第一端与所述第一电容c1的第一端电连接，所述第一电阻r1的第二端与所述第一电容c1的第二端与参考地连接；且所述第一电容c1的第一端连接待测试管脚；
59.其中，所述处理器101用于检测所述待测试管脚的电性参数，基于所述电性参数由第一值到第二值的变化确定所述第一电容c1的放电时间；并根据所述放电时间与预设时间阈值的比较结果，确定所述待测试管脚的状态。
60.需要说明的是，本技术实施例提供的检测电路10可以应用于待测试管脚主板内部应用电路和管脚对外接触点之间。具体地，该检测电路可以集成于管脚内部，通过管脚内部的处理器101来实现待测试管脚的状态的确定。在这里，待测试管脚可以是usb接口、type c接口、雷电接口、hdmi接口、vga接口、dvi接口等，或者其他有需要进行是否有异物等状态检测的管脚，这里不作具体限定。
61.进一步地，在对待测试管脚进行检测的过程中，针对的是待测试管脚中一直存在工作电压的管脚，这种存在工作电压的管脚如果有水，或者其他导电异物，就会容易产生电化学腐蚀，使得该引脚无法正常工作。示例性的，type c接口中的cc管脚就是需要测试的管脚类型。
62.还需要说明的是，在本技术实施例中，根据放电时间确定待测试管脚的状态，可以是将放电时间与预设之间阈值进行比较，根据比较结果直接确定待测试管脚的状态，也可以是根据放电时间确定待测试管脚的等效对地阻抗，并将等效对地阻抗与预设阻抗阈值进行比较，根据比较结果确定待测试管脚的状态。
63.还需要说明的是，待测试管脚的状态体现了待测试管脚是否存在影响使用性能的问题，可以包括两个状态，分别表达不存在影响性能的问题以及存在影响使用性能的问题。
64.在一些实施例中，所述预设时间阈值包括最高时间阈值和最低时间阈值；
65.在所述放电时间小于所述最高时间阈值，且所述放电时间大于所述最低时间阈值的情况下，所述待测试管脚处于第一状态；
66.在所述放电时间大于或等于所述最高时间阈值，或者所述放电时间小于或等于所述最低时间阈值的情况下，所述待测试管脚处于第二状态。
67.需要说明的是，在本技术实施例中，在待测试管脚处于第一状态的情况下，说明待测试管脚处于异常状态，无法达到预期使用性能，在待测试管脚处于第二状态的情况下，说明待测试管脚处于正常状态，可以达到预期使用性能。
68.还需要说明的是，在本技术实施例中，待测试管脚处于异常状态可以是待测试管脚处进入了异物，例如可导电液体，具体可以为水汽、汗液、甚至雨滴等。其导电性和腐蚀性会导致待测试管脚处于异常状态，从而使得待测试管脚无法达到预期的使用效果。
69.在一些实施例中，在图1所示检测单路10的基础上，参见图2，所述处理器101通过通用输入输出端口102与所述待测试管脚连接，其中，所述待测试管脚可以为usb上的预定管脚。
70.需要说明的是，通用输入输出端口(general purpose input output，gpio),可以实现处理器控制上述检测电路10，以实现该检测电路的充电放电，并通过测量电压变化确定放电时间，进而确定待测试管脚的状态，确定待测试管脚是否满足使用需求。
71.在本技术的另一实施例中，基于前述实施例所述的检测电路10，参见图3，其示出了本技术实施例提供的一种阻抗检测方法的流程示意图。如图3所示，该方法可以包括：
72.s301：获取待测试管脚的电性参数；其中，待测试管脚通过一电容和一电阻并联接参考地。
73.需要说明的是，在本技术实施例中，电性参数可以是电压，具体地，在该电容进行放电的过程中，处理器通过通用输入输出接口获取待测试管脚的电压。
74.另一个实施例中，电性参数可以是电容量，具体地，在该电容进行放电的过程中，处理器通过预定接口和容量检测电路获取待测试管脚的对应的电容的剩余容量。
75.还需要说明的是，待测试管脚可以是usb接口、type-c接口、雷电接口、hdmi接口、vga接口、dvi接口等，或者其他有需要进行是否有异物等状态检测的管脚，这里不作具体限定。
76.在一些实施例中，所述方法还可以包括：
77.基于通用输入输出端口来检测所述待测试管脚；
78.控制通用输入输出端口处于第一状态，使得所述第一电容进入充电模式，直至所述第一电容的电压值达到第一电压值；
79.控制所述通用输入输出端口处于第二状态，使得所述第一电容进入放电模式；
80.相应地，所述获取待测试管脚的电性参数，包括：在放电模式下，通过所述通用输入输出端口获取所述待测试管脚的电压值。
81.需要说明的是，在本技术实施例中，在获取待测试管脚的电性参数之前，需要先对第一电容进行充电，然后再使得第一电容进行放电，在第一电容放电的过程中，获取待测试管脚的电性参数。
82.还需要说明的是，在本技术实施例中，通用输入输出端口的第一状态为输出高电
平，第一电容进行充电的过程中，在第一电容的电压值达到输出高电平的最高电压值的情况下，停止充电，通用输入输出端口的第二状态为关闭电压输入，第一电容进入放电模式后，通过通用输入输出接口获取待测试管脚的电压值。
83.这样，通过通用输入输出端口获取待测试管脚的电压值，以便后续根据电压值确定电容的放电时间。
84.s302：基于所述电性参数由第一值到第二值的变化确定所述第一电容对应的放电时间。
85.需要说明的是，在本技术实施例中，电性参数可以是电压值，在电压值由第一值到第二值的变化过程中，处于第一电容的放电过程中，其中，第一值大于第二值，具体地，为了便于检测，第一值可以对应高电平，第二值可以对应低电平。
86.在本技术实施例中，电性参数可以是电容量，在第一电容的放电过程中检测器电容值由第一值到第二值的变化。
87.在一些实施例中，所述控制通用输入输出端口处于第一状态，包括：控制所述通用输入输出端口处的逻辑电平为第一电平；
88.相应地，基于所述电性参数由第一值到第二值的变化确定所述第一电容对应的放电时间，包括：
89.在所述通用输入输出端口的逻辑电平由第一电平变为第二电平时，确定所述第一电容对应的放电时间。
90.需要说明的是，本技术实施例中，第一电平为高电平，第二电平为低电平，具体地，在一些实施例中，电压值的第一值为高电平中的最大电压，第二值为低电平中的最大电压，因此从第一电容开始放电起，到高电平变化为低电平的那一刻之，中间的时间长度为第一电容对应的放电时间。
91.在一些实施例中，所述在所述通用输入输出端口的逻辑电平由第一电平变为第二电平时，确定所述第一电容对应的放电时间，包括：
92.在所述第一电容进入放电模式时，每间隔第一预设时长对所述通用输入输出端口的逻辑电平进行检测；
93.在所述通用输入输出端口处的逻辑电平保持第一电平的情况下，累加所述第一预设时长；
94.若检测到所述通用输入输出端口的逻辑电平变化到第二电平，则将当前累加后的预设时长确定为第二预设时长；
95.根据所述第二预设时长，确定所述第一电容对应的放电时间。
96.需要说明的是，在本技术实施例中，可以通过轮询的方式确定放电时间，具体地，每间隔第一预设时长就对待测试管脚的逻辑电平进行检测，在逻辑电平保持在高电平不变的情况下，说明第一电容还在放电过程中，于是将第一预设时长进行累加至第二预设时长，在逻辑电平从高电平变成低电平的时刻，将第一预设时长累加至第二预设时长，并确定此时的第二预设时长确定为最终的放电时间。
97.在一些实施例中，所述在所述通用输入输出端口的逻辑电平由第一电平为第二电平时，确定所述第一电容对应的放电时间，包括：
98.在所述第一电容进入放电模式时，控制启动计时器开始计时；
99.在检测到所述通用输入输出端口的逻辑电平发生变化的情况下，中断所述计时器终止计时，并确定所述第一电容对应的放电时间。
100.需要说明的是，在本技术实施例中，还可以通过设置计时器的方式确定第一电容对应的放电时间，从第一电容开始放电时进行计时，并在逻辑电平从高电平变为低电平的情况下，发送中断指令至计时器终止计时，这样计时器上显示的时间为第一电容对应的放电时间。
101.这样，基于电压值由逻辑高电平变到逻辑低电平的变化确定所述第一电容对应的放电时间，以便后续对待测试管脚的状态进行检测。
102.s303：根据所述放电时间与预设时间阈值的比较结果，确定所述待测试管脚的状态。
103.需要说明的是，本技术实施例中，可以通过根据放电时间确定待测试管脚的状态，可以是将放电时间与预设之间阈值进行比较，根据比较结果直接确定待测试管脚的状态，也可以是根据放电时间确定待测试管脚的等效对地阻抗，并将等效对地阻抗与预设阻抗阈值进行比较，根据比较结果确定待测试管脚的状态。
104.在一些实施例中，对于s303而言，参见图4，其示出了本技术实施例提供的一种阻抗检测方法中待测试管脚状态检测过程的流程示意图。如图4所示，所述预设时间阈值包括最高时间阈值和最低时间阈值；所述根据所述放电时间与预设时间阈值的比较结果，确定所述待测试管脚的状态，可以包括：
105.若所述放电时间小于所述最高时间阈值、且所述放电时间大于所述最低时间阈值，则确定所述待测试管脚处于第一状态；
106.若所述放电时间大于或等于所述最高时间阈值、或者所述放电时间小于或等于所述最低时间阈值，则确定所述待测试管脚处于第二状态。
107.需要说明的是，本技术实施例中，通过将放电时间与预设时间阈值进行比较来确定待测试管脚的状态，在放电时间处于最高时间阈值和最低时间阈值之间时，所述待测试管脚处于第一状态，在放电时间不处于最高时间阈值和最低时间阈值之间时，所述待测试管脚处于第二状态。
108.还需要说明的是，本技术实施例中，第一状态为待测试管脚存在异物的状态，无法进行正常使用，第二状态为待测试管脚不存在异物的状态，可以进行正常使用。
109.在一些实施例中，参见图5，其示出了本技术实施例提供的另一种阻抗检测方法中待测试管脚状态检测过程的流程示意图。如图5所示，在确定所述待测试管脚的状态时，所述方法还包括：
110.根据所述放电时间确定所述待测试管脚的等效对地阻抗，其中，所述放电时间与所述等效对地阻抗存在关联关系；
111.若所述等效对地阻抗小于最高阻抗阈值、且所述等效对地阻抗大于最低阻抗阈值，则确定所述待测试管脚处于第一状态；
112.若所述等效对地阻抗大于或等于所述最高阻抗阈值、或者所述等效对地阻抗小于或等于所述最低阻抗阈值，则确定所述待测试管脚处于第二状态。
113.需要说明的是，本技术实施例中，放电时间与等效对地阻抗的关联关系可以是
通过该关联关系可以将放电时间转换为待测试管脚的等效对地阻抗，然后通过等效对地阻抗与预设阻抗阈值进行比较来确定待测试管脚的状态。
114.还需要说明的是，本技术实施例中，通过将等效对地阻抗与预设阻抗阈值进行比较来确定待测试管脚的状态，在等效对地阻抗处于最高阻抗阈值和最低阻抗阈值之间时，所述待测试管脚处于第一状态，在等效对地阻抗不处于最高阻抗阈值和最低阻抗阈值之间时，所述待测试管脚处于第二状态。
115.还需要说明的是，本技术实施例中，第一状态为待测试管脚存在异物的状态，无法进行正常使用，第二状态为待测试管脚不存在异物的状态，可以进行正常使用。
116.这样，根据所述放电时间与预设时间阈值的比较结果，确定所述待测试管脚的状态。
117.本技术实施例提供了一种检测电路及阻抗检测方法，该检测电路包括第一电阻、第一电容和处理器，第一电阻的第一端与第一电容的第一端电连接，第一电阻的第二端与第一电容的第二端与参考地连接；且第一电容的第一端连接待测试管脚；其中，处理器用于检测待测试管脚的电性参数，基于电性参数由第一值到第二值的变化确定第一电容的放电时间；并根据放电时间与预设时间阈值的比较结果，确定待测试管脚的状态。这样，能够通过待测试管脚的电性参数确定第一电容的放电时间，进而通过第一电容的放电时间快速判断待测试管脚的状态。实现了待测试管脚的快速筛查，降低了时间成本和人工成本。
118.在本技术的另一实施例中，基于与前述实施例相同的发明构思，利用了电容和电阻串联放电时间特性，根据电容放电时间来判断输入端管脚是否有异物引起对地阻抗变化影响电容放电时间。电容电压的变化使用与其连接的gpio电平来检测。串连的电阻越小，电容放电时间越短，gpio逻辑电平变化需要的时间越短。
119.具体地，参见图6，其示出了一种检测电路详细的组成结构示意图，如图6所示，该检测电路可以包括主板侧设计电容c(即前述实施例中的第一电容)、主板侧设计阻抗r(即上述实施例中的第一电阻)、主板gpio内部设计上拉阻抗rp和处理器，所述设计阻抗r的第一端与所述设计电容c的第一端电连接，所述设计阻抗r的第二端与所述设计电容c的第二端与参考地连接；且所述设计电容c的第一端连接待测试管脚。
120.需要说明的是，该检测电路连接在待测试管脚的管脚在主板内部应用电路和管脚对外连接点之间，用于检测该待测试管脚中是否存在异物，以及该待测试管脚的状态是否能够满足使用需求。
121.还需要说明的是，设计上拉阻抗rp可根据设计阻抗r进行调整，使得设计上拉阻抗rp远远大于设计阻抗r，在设计电容c放电的过程中，设计上拉阻抗rp接近于断路状态，使得在gpio端进行的电压测量得到的电压值可以等效于设计电容c处的电压，进而简化管脚放电时间获取过程。
122.参见图7，其示出了一种阻抗检测方法的流程示意图，如图7所示，该方法可以包括：
123.s701：设置gpio为输出高电平(output high)，等待预设时间，如1秒。
124.需要说明的是，设置gpio为输出高电平(例如1.8v)之后，设计电容c进入充电状
态，等待1秒后设计电容c充电完成，此时设计电容c的电压为1.8v。
125.s702：设置gpio为关闭电压输入(input no-pull)。
126.需要说明的是，在设置gpio为关闭电压输入之后，设计电容c开始进入放电过程。
127.s703：检测gpio的逻辑电平。
128.需要说明的是，逻辑电平可以包括低电平和高电平，充完电的设计电容c属于高电平，但是随着设计电容c的放电，设计电容c的电压会越来越低，在一些情况下会转化成低电平。
129.s704：判断gpio的逻辑电平是否为高电平。
130.具体地，在gpio的逻辑电平为高电平的情况下，执行s605；在gpio的逻辑电平为低电平的情况下，执行s607。
131.s705：等待20毫秒，总时延累加20毫秒:delay_time ＝20毫秒。
132.s706：判断总时延delay_time是否》＝400毫秒。
133.具体地，在总时延delay_time》＝400毫秒的情况下，判定等效对地阻抗rx《＝31.8kω，执行s609；总时延delay_time《400毫秒的情况下，返回s603。
134.s707：判断总时延delay_time是否《＝100毫秒。
135.具体地，在总时延delay_time《＝100毫秒的情况下，判定等效对地阻抗rx《＝31.8kω，执行s609；在总时延delay_time》100毫秒的情况下，执行s608。
136.s708：确定31.8kω《rx《967kω，报告有异物接入。
137.s709：检测完成，设置gpio为输入基极开路(input pull-down)。
138.具体地，在一些实施例中，以检测usb vbus管脚上异物引入等效阻抗rx为例，该方法可以包括：
139.步骤1：首先通过配置gpio为output high，输出高电平1.8v，将usb管脚电容c上的电压充电到v0＝1.8v。
140.步骤2：然后将gpio设置成input no-pull关闭gpio电压输出，这时电容c通过电阻rx和r开始放电，并记录放电时间t，电容最终可以放电到电压v1＝0v。
141.步骤3：每隔20毫秒检测一次gpio的逻辑电平高低，当电容c上的电压，即gpio上电压，在t时刻的电压vt低于其逻辑电平高的电压范围时，检测到的gpio的逻辑电平将不再为高电平，此时认为检测完毕，开始计算rx的阻抗范围。
142.需要说明的是，本技术实施例中，gpio的逻辑电平电压范围取决于其所在的处理器的定义，一般高电平大于1v，低电平小于0.6v,不同处理器可能会有细微的不同，但通过芯片手册确定准确的范围，可以提高程序检测的准确性。
143.步骤4：根据gpio所在的处理器关于逻辑电平电压范围的说明，假定逻辑高电平的最低电压是vt＝1.2v，那么根据公式:最低电压是vt＝1.2v，那么根据公式:计算出gpio逻辑电平发生变化的时间:t＝re
×c×
ln(1.5)＝re
×c×
0.405，即
144.此时，设定硬件设计时usb管脚对地电容c＝10uf,设计对地直流阻抗r＝110kω，那么，usb管脚因异物引入等效阻抗
145.如果gpio完成逻辑电平变化所需时间t＝400毫秒，那么如果gpio完成逻辑电平变化所需时间t＝400毫秒，那么
146.如果gpio完成逻辑电平变化所需时间t＝100毫秒，那么如果gpio完成逻辑电平变化所需时间t＝100毫秒，那么
147.同理，设定当检测到rx的阻抗范围在31.8～967kω时，我们认为usb管脚有异物引入，那么当检测程序中gpio完成逻辑电平变化所需时间100毫秒《t《400毫秒，则可以判定为有异物存在。
148.通过上述实施例对前述实施例的具体实现进行了详细阐述，从中可以看出，通过前述实施例的技术方案，利用了电容和电阻并联放电时间特性，根据电容放电时间来判断输入端管脚是否有异物引起对地阻抗变化影响电容放电时间。电容电压的变化使用与其连接的gpio电平来检测。串连的电阻越小，电容放电时间越短，gpio逻辑电平变化需要的时间越短。这样，能够通过待测试管脚的电性参数确定第一电容的放电时间，进而通过第一电容的放电时间快速判断待测试管脚的状态。实现了待测试管脚的快速筛查，降低了时间成本和人工成本。
149.本技术的又一实施例中，基于前述实施例相同的发明构思，参见图8，其示出了本技术实施例提供的一种阻抗检测装置80的组成结构示意图。如图8所示，所述阻抗检测装置80可以包括：获取单元801、确定单元802和检测单元803；其中，
150.获取单元801，配置为获取待测试管脚的电性参数；其中，所述待测试管脚通过一电容和一电阻并联接参考地。
151.确定单元802，配置为基于所述电性参数由第一值到第二值的变化确定所述第一电容对应的放电时间。
152.检测单元803，配置为根据所述放电时间与预设时间阈值的比较结果，确定所述待测试管脚的状态。
153.在一些实施例中，检测单元803，具体配置为若所述放电时间小于所述最高时间阈值、且所述放电时间大于所述最低时间阈值，则确定所述待测试管脚处于第一状态；以及若所述放电时间大于或等于所述最高时间阈值、或者所述放电时间小于或等于所述最低时间阈值，则确定所述待测试管脚处于第二状态。
154.在一些实施例中，检测单元803，还配置为根据所述放电时间确定所述待测试管脚的等效对地阻抗，其中，所述放电时间与所述等效对地阻抗存在关联关系；以及若所述等效对地阻抗小于最高阻抗阈值、且所述等效对地阻抗大于最低阻抗阈值，则确定所述待测试管脚处于第一状态；以及若所述等效对地阻抗大于或等于所述最高阻抗阈值、或者所述等效对地阻抗小于或等于所述最低阻抗阈值，则确定所述待测试管脚处于第二状态。
155.在一些实施例中，获取单元801，还配置为基于通用输入输出端口来检测所述待测试管脚；以及控制通用输入输出端口处于第一状态，使得所述第一电容进入充电模式，直至所述第一电容的电压值达到第一电压值；以及控制所述通用输入输出端口处于第二状态，使得所述第一电容进入放电模式；相应地，获取单元801，具体配置为在放电模式下，通过所述通用输入输出端口获取所述待测试管脚的电压值。
156.在一些实施例中，控制所述通用输入输出端口处的逻辑电平为第一电平；相应地，获取单元801，具体配置在所述通用输入输出端口的逻辑电平由第一电平变为第二电平时，确定所述第一电容对应的放电时间。
157.在一些实施例中，确定单元802，具体配置为在所述第一电容进入放电模式时，每间隔第一预设时长对所述通用输入输出端口的逻辑电平进行检测；以及在所述通用输入输出端口处的逻辑电平保持第一电平的情况下，累加所述第一预设时长；以及若检测到所述通用输入输出端口的逻辑电平变化到第二电平，则将当前累加后的预设时长确定为第二预设时长；以及根据所述第二预设时长，确定所述第一电容对应的放电时间。
158.在一些实施例中，确定单元802，还配置为在所述第一电容进入放电模式时，控制启动计时器开始计时；以及在检测到所述通用输入输出端口的逻辑电平发生变化的情况下，中断所述计时器终止计时，并确定所述第一电容对应的放电时间。
159.可以理解地，在本实施例中，“单元”可以是部分电路、部分处理器、部分程序或软件等等，当然也可以是模块，还可以是非模块化的。而且在本实施例中的各组成部分可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
160.所述集成的单元如果以软件功能模块的形式实现并非作为独立的产品进行销售或使用时，可以存储在一个计算机可读取存储介质中，基于这样的理解，本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或processor(处理器)执行本实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read only memory，rom)、随机存取存储器(random access memory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。
161.因此，本实施例提供了一种计算机存储介质，该计算机存储介质存储有计算机程序，所述计算机程序被至少一个处理器执行时实现前述实施例中任一项所述的方法的步骤。
162.基于上述阻抗检测装置80的组成以及计算机存储介质，参见图9，其示出了本技术实施例提供的一种处理器101的组成结构示意图。如图9所示，处理器101可以包括前述实施例任一项所述的阻抗检测装置80。
163.在本技术实施例中，对于处理器101而言，通过处理器101获取待测试管脚的电性参数；其中，所述待测试管脚通过一电容和一电阻并联接参考地；基于所述电性参数由第一值到第二值的变化确定所述第一电容对应的放电时间；根据所述放电时间与预设时间阈值的比较结果，确定所述待测试管脚的状态。这样，能够通过待测试管脚的电性参数确定第一电容的放电时间，进而通过第一电容的放电时间快速判断待测试管脚的状态；从而实现了待测试管脚的快速筛查，缩短了检测时间，同时降低了时间成本和人工成本。
164.需要说明的是，在本技术中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固
有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
165.上述本技术实施例序号仅仅为了描述，不代表实施例的优劣。
166.本技术所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
167.本技术所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
168.本技术所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
169.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。