用于研究封装类型对功率开关管动态特性影响的测试方法与流程

1.本发明涉及一种用于研究封装类型对功率开关管动态特性影响的测试方法。


背景技术：

2.传统的半导体开关器件的非开尔文封装形式具有三个引脚，以mosfet为例，有漏极(d)、源极(s)、栅极(g)三个引脚，其等效电路如图1所示。驱动电路是与g引脚和s引脚相连，功率回路与d引脚和s引脚相连。
3.驱动回路和功率回路会共用源极引脚，源极对应的封装寄生电感ls为共源(射)极电感。在开关过程中，快速变化的i
ds
会在ls两端产生压降，而这会影响器件的开关速度和串扰特性。
4.随着技术的发展，器件的开关速度越来越快，上述问题愈发严重。各厂商推出了开尔文封装形式。以mosfet为例，有漏极(d)、源极(ps)、栅极(g)、开尔文源极(ks)四个引脚，其等效电路如图2所示。驱动电路是与g引脚和ks引脚相连，主回路与d引脚和ps引脚相连。这样避免了驱动回路和主功率换流回路拥有公用线路，实现了两个回路解耦；
5.非开尔文封装含有共源(射)极电感，开尔文封装不包含共源(射)极电感，而共源(射)极电感会对器件动态特性造成很大的影响，包括开关过程和串扰过程两个方面。当前研究共源(射)极电感对器件动态特性的影响采用的方法是分别找一颗非开尔文封装和一颗开尔文封装的同款芯片进行测试对比。这种方法容易实现，但存在两个问题，一是由于器件参数存在差异，会导致对比不严谨，无法进行定量分析；二是由于测量点包含了部分共源(射)极电感，会使得对非开尔文封装的驱动电压vgs和端电压vds的测量结果的偏差，导致分析结果的错误。


技术实现要素：

6.本发明要解决的技术问题，在于提供一种用于研究封装类型对功率开关管动态特性影响的测试方法，可以排除掉芯片差异导致的偏差，能够排除共源(射)极电感对驱动电压v
gs
和端电压v
ds
测量的影响，使得测量结果更加准确，得到的分析结论更加严谨。
7.本发明是这样实现的：一种用于研究封装类型对功率开关管动态特性影响的测试方法，取一颗开尔文封装器件作为被测器件，具体包括如下步骤：
8.当需要获得开尔文封装器件的动态特性时；主功率回路与被测器件的d引脚和ps引脚连接，驱动电路高输出端连接至被测器件的g引脚，驱动电路低输出端通过焊盘r2短接ks引脚；在测量时，v
gs(4-m)
的测量点为g引脚和ks引脚，v
ds(4-m)
的测量点为d引脚和ks引脚；v
gs(4-m)
为测量得到的驱动电压，v
ds(4-m)
为测量得到的端电压
9.当需要获得非开尔文封装器件的动态特性时，主功率回路与被测器件的d引脚和ps引脚连接，驱动电路高输出端连接至被测器件的g引脚，驱动电路低输出端通过焊盘r1短接ps引脚，ks引脚悬空；在测量时，v
gs(3-m)
测量点为引脚g和引脚ps，为使用非开尔文封装器件时测得的驱动电压；v
gs(4in3)
测量点为引脚g和引脚ks；v
ds(3-m)
测量点为引脚d和引脚ps，为
使用非开尔文封装器件时测得的端电压；v
ds(4in3)
测量点为引脚d和引脚ks；
10.其中，v
gs(4in3)
和v
gs(3-m)
的关系为：
[0011]vgs(3-m)
＝v
gs(4in3)
l
s(pkg-m)
·
di
ds
/dt
[0012]vds(4in3)
和v
ds(3-m)
的关系为：
[0013]vds(3-m)
＝v
ds(4in3)
l
s(pkg-m)
·
di
ds
/dt
[0014]
l
s(pkg-m)
为非开尔文封装器件s极被包含在测试点之间的封装寄生电感；i
ds
为流过被测器件的电流；di
ds
/dt为i
ds
的时间变化率。
[0015]
进一步地，所述l
s(pkg-m)
通过阻抗分析仪测量或电磁仿真软件仿真获得。
[0016]
进一步地，所述i
ds
为使用电流探头、罗氏线圈、电流波形分析仪或采样电阻测量获得；所述v
gs(3pin)
、v
gs(3-m)
、v
ds(3pin)
、v
ds(3-m)
、v
gs(4-m)
、v
ds(4-m)
为使用电压探头测量获得。
[0017]
本发明具有如下优点：
[0018]
1、本发明方法，在进行两种封装形式对器件动态特性的对比时，排除掉了芯片差异带来的影响，使得结果更加准确、严谨，可以进行定量分析。
[0019]
2、本发明方法，借助开尔文封装器件获得非开尔文封装器件的开关波形，得到的开关过程驱动电压波形和端电压波形更加准确。能够为器件的开关过程分析提供正确的数据，从而得到正确的结论。而现有的测试方法获得的非开尔文封装器件的驱动电压波形和端电压波形与芯片上真实的驱动电压具有明显差异，会导致开关过程分析时出现与理论分析矛盾的情况，同时还容易误导器件研发和电路应用，造成资源浪费和项目进度延期。
[0020]
3、本发明方法，可以借助开尔文封装器件获得非开尔文封装器件的串扰波形，得到的串扰驱动电压波形更加准确。能够为器件的串扰特性分析、电路应用时对串扰进行抑制提供正确的数据，从而能够得到正确的结论。而现有的测试方法会导致非开尔文封装器件串扰驱动电压波形与芯片上串扰真实的驱动电压波形具有明显差异，会导致对串扰过程分析时出现与理论分析矛盾的情况，同时还容易误导器件研发和电路应用，造成资源浪费、项目进度延期或降低电路可靠性。
附图说明
[0021]
下面参照附图结合实施例对本发明作进一步的说明。
[0022]
图1是现有技术中非开尔文封装等效电路图；
[0023]
图2是现有技术中开尔文封装等效电路图；
[0024]
图3是本发明中开尔文封装测量等效电路图；
[0025]
图4是本发明中非开尔文封装测量等效电路图。
具体实施方式
[0026]
本发明对于非开尔文封装器件进行测量，测量误差主要来自于i
ds
在l
s(pkg-m)
上的压降，而开尔文封装器件由于有ks引脚，则不存在这一问题。如果能够通过电路连接，将开尔文封装器件在电路中接成非开尔文封装器件，同时ks引脚作为测量引脚，则可以解决以这一问题。进行两种封装对器件动态特性的影响，为了排除芯片差异带来的影响，就需要使用同一颗器件进行对比，还要能在电路连接上实现两种封装形式。
[0027]
综上所述，可以取同一颗开尔文封装器件作为被测器件，在电路连接时采用跳线
的方式实现两种封装形式。具体如下：
[0028]
一种用于研究封装类型对功率开关管动态特性影响的测试方法，取一颗开尔文封装器件作为被测器件，具体包括如下步骤：
[0029]
如图3所示，当测量不包含共源(射)极电感封装的器件，即获取开尔文封装器件的动态特性时；主功率回路与被测器件的d引脚和ps引脚连接，驱动电路高输出端连接至被测器件的g引脚，驱动电路低输出端通过焊盘r2短接ks引脚；在测量时，v
gs(4-m)
的测量点为g引脚和ks引脚，v
ds(4-m)
的测量点为d引脚和ks引脚；v
gs(4-m)
为测量得到的驱动电压，v
ds(4-m)
为测量得到的端电压；所述动态特性包括开关过程以及串扰过程；
[0030]
如图4所示，当测量含有共源(射)极电感封装的器件，即获取非开尔文封装器件的动态特性时，主功率回路与被测器件的d引脚和ps引脚连接，驱动电路高输出端连接至被测器件的g引脚，驱动电路低输出端通过焊盘r1短接ps引脚，ks引脚悬空；在测量时，v
gs(3-m)
测量点为引脚g和引脚ps，为使用非开尔文封装器件时测得的驱动电压；v
gs(4in3)
测量点为引脚g和引脚ks，v
gs(4in3)
为驱动电压；v
ds(3-m)
测量点为引脚d和引脚ps，为使用非开尔文封装器件时测得的端电压；v
ds(4in3)
测量点为引脚d和引脚ks，
[0031]vds(4in3)
为得到的端电压；引脚ks是连接在器件s极的，悬空的ks引脚刚好最为测试点，能够排除掉共源(射)极电感的影响，获得准确的测量结果；所述动态特性包括开关过程以及串扰过程；
[0032]
其中，v
gs(4in3)
和v
gs(3-m)
的关系为：
[0033]vgs(3-m)
＝v
gs(4in3)
l
s(pkg-m)
·
di
ds
/dt
[0034]vds(4in3)
和v
ds(3-m)
的关系为：
[0035]vds(3-m)
＝v
ds(4in3)
l
s(pkg-m)
·
di
ds
/dt
[0036]
l
s(pkg-m)
为非开尔文封装器件s极被包含在测试点之间的封装寄生电感；i
ds
为流过被测器件的电流；di
ds
/dt为i
ds
的时间变化率。
[0037]
所述l
s(pkg-m)
通过阻抗分析仪测量或电磁仿真软件仿真获得，所述i
ds
为使用电流探头、罗氏线圈、电流波形分析仪或采样电阻测量获得；所述v
gs(3pin)
、v
gs(3-m)
、v
ds(3pin)
、v
ds(3-m)
、v
gs(4-m)
、v
ds(4-m)
为使用电压探头测量获得。
[0038]
当需要对非开尔文封装器件的开关特性和串扰特性进行评估时，仅需要按照如图4的连接方式，然后进行测试，通过实时测量到的v
gs(4-m)
和v
ds(4-m)
，即可得到实时的曲线，以此即可进行准确的开关特性和串扰特性的评估。
[0039]
当需要对比非开尔文封装和开尔文封装对器件开关特性和串扰特性进行对比时，取同一颗开尔文封装器件分别采用图3和图4的连接方式，然后分别进行测试，分别得到实时测量到的v
gs(4-m)
、v
ds(4-m)
、v
gs(4in3)
和v
gs(3-m)
，得到对应的波形，即可进行准确的开关特性和串扰特性的评估。
[0040]
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。