用于多芯片模块的封装结构的制作方法

1.本公开设计芯片的封装技术领域，具体地涉及一种用于多芯片模块的封装结构。


背景技术：

2.随着芯片技术的快速发展，对于芯片的各种要求也一直在持续增长，尤其是对于芯片成本的要求。众所周知，芯片的成本很大程度上受到芯片尺寸的限制，而对于芯片尺寸，芯片设计和封装则是重要的影响因素。
3.近年来，为了提高芯片的整体的良率及降低成本，出现了将多个小尺寸的芯片或管芯(die)封装在一起的技术。将大尺寸的芯片设计为多个小尺寸的芯片具有可以简化设计、降低大尺寸芯片设计或制作的失误而带来的损失、提高良率等优点，但对于多个小尺寸芯片而言，必然地增加了一些芯片间连接、测试等的工作。芯片间连接、测试等同样会增加芯片封装所需的尺寸，因此，如何减小多芯片场景下的整体的尺寸是目前亟需解决的技术问题。


技术实现要素：

4.为了解决现有技术中由于多芯片连接、测试等带来的芯片整体尺寸增加的技术问题，本公开提供了用于多芯片模块的封装结构，其对于多个芯片中的相同类型的接口，共用同一引脚，从而减少芯片封装时所需的引脚数量，进而减少芯片的整体面积并降低成本。
5.本公开至少一个实施例提供一种用于多芯片模块的封装结构，包括：多个芯片，多个芯片包括多种类型的接口，并且多个芯片中的每个芯片包括至少一种类型的接口，多个芯片中至少两个芯片具有一种或多种相同类型的接口，其中多种类型的接口包括用于测试和校准的接口；和多个引脚，用于将多个芯片的多种类型的接口连接到封装结构外部的器件，其中，多个引脚中的第一引脚对应于多个芯片中的至少两个芯片，并且用于将至少两个芯片所包括的相同类型的接口连接到封装结构外部的器件。
6.例如，在本公开一实施例提供的封装结构中，至少两个芯片通过第一引脚分时连接到封装结构外部的器件，封装结构外部的器件为一个或多个器件。
7.例如，在本公开一实施例提供的封装结构中，对于多个芯片中至少一部分芯片中的每个芯片，芯片还包括第一电路，第一电路用于结合封装结构外部的器件，对芯片进行预设操作。
8.例如，在本公开一实施例提供的封装结构中，第一电路为校准电路，在封装结构外部的器件为校准电阻，校准电路结合校准电阻，对芯片进行校准操作，以调整芯片的接口的等效电阻值。
9.例如，在本公开一实施例提供的封装结构中，第一引脚将至少两个芯片分时连接到同一个校准电阻；多个芯片中的不同芯片的第一接口具有相同类型时，多个芯片各自通过一个第一引脚同时连接取值相同的不同校准电阻，或者多个芯片通过仅一个第一引脚分时连接同一个校准电阻。
10.例如，在本公开一实施例提供的封装结构中，多个芯片通过仅一个第一引脚分时连接同一个校准电阻时，多个芯片对应的多个第一电路根据预设顺序依次连接同一个校准电阻并按照预设顺序进行校准操作。
11.例如，在本公开一实施例提供的封装结构中，校准电路包括：可调电阻，用于根据控制信号调整芯片的相应接口的等效电阻值；比较器，与可调电阻及校准电阻连接，用于将等效电阻值与校准电阻之间的电压值与参考电压信号进行比较，得到比较结果；和控制器，用于在接收到进行校准操作的指示信号时，获取比较结果，并根据比较结果生成控制信号。
12.例如，在本公开一实施例提供的封装结构中，第一电路为测试电路，测试电路结合封装结构外部的器件，对芯片进行测试操作，以检测芯片的故障情况。
13.例如，在本公开一实施例提供的封装结构中，测试电路包括：多路复用器，与第一接口连接以及与芯片内的多个通道连接，用于在接收到进行测试操作的指示信号时，接收多个通道的多个测试信号，并将多个测试信号依次输出至第一器件；其中，在多个测试信号中有至少一个测试信号无法被第一器件接收到时，确定测试电路对应的一个芯片处于故障状态。
14.例如，在本公开一实施例提供的封装结构中，第一引脚为封装球。
15.本公开至少一实施例提供的用于多芯片模块的封装结构，其对于多个芯片中的相同类型的接口，例如测试或校准接口，每种接口共用同一引脚，每个引脚对应于至少一个芯片，从而减少芯片封装时所需的引脚数量，进而减少芯片的整体面积并降低成本。
附图说明
16.为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
17.图1为根据本公开的至少一实施例提供的一种用于多芯片模块的封装结构的示意图；
18.图2a示出了根据本公开的至少一实施例提供的第一电路为校准电路时的第一电路示意图；
19.图2b示出了多个芯片中的校准电路通过同一引脚连接到外部的器件的示意图；
20.图3a示出了根据本公开的至少一实施例提供的第一电路为测试电路时的第一电路示意图；
21.图3b示出了根据本公开的至少一实施例提供的多个芯片中的测试电路通过同一引脚连接到第一器件的示意图。
具体实施方式
22.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
23.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并
不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
24.本公开至少一个实施例提供一种用于多芯片模块的封装结构，包括：多个芯片，多个芯片包括多种类型的接口，并且多个芯片中的每个芯片包括至少一种类型的接口，多个芯片中至少两个芯片具有一种或多种相同类型的接口，其中多种类型的接口包括用于测试和校准的接口；和多个引脚，用于将多个芯片的多种类型的接口连接到封装结构外部的器件，其中，多个引脚中的第一引脚对应于多个芯片中的至少两个芯片，并且用于将至少两个芯片所包括的相同类型的接口连接到封装结构外部的器件。
25.本公开提供的用于多芯片模块的封装结构，其对于多个芯片中的相同类型的接口，例如测试或校准接口，每种接口共用同一引脚，每个引脚对应于至少一个芯片，从而减少芯片封装时所需的引脚数量，进而减少芯片的整体面积并降低成本。
26.本公开至少一个实施例提供一种用于多芯片模块的封装结构，其包括：多个芯片和多个引脚，其中，多个芯片包括多种类型的接口，并且多个芯片中的每个芯片包括至少一种类型的接口，多个芯片中至少两个芯片具有一种或多种相同类型的接口，其中多种类型的接口包括用于测试和校准的接口。多个引脚用于将多个芯片的多种类型的接口连接到封装结构外部的器件。其中，多个引脚中的第一引脚对应于多个芯片中的至少两个芯片，并且用于将至少两个芯片所包括的相同类型的接口连接到封装结构外部的器件。
27.图1示出了根据本公开的实施例提供的一种用于多芯片模块的封装结构的示意图。
28.如图1所示，封装结构100包括多个芯片110和多个引脚120。多个芯片包括芯片111、芯片112、芯片113和芯片114。多个引脚包括引脚121和引脚122。多个芯片110中的每个芯片均包括测试接口和校准接口，其中芯片111上有测试接口131和校准接口141、芯片112上有测试接口132和校准接口142、芯片113上有测试接口133和校准接口143、以及芯片114上有测试接口134和校准接口144。多个测试接口131-134连接引脚121，多个校准接口141-144连接引脚122。引脚121和引脚122均属于多个引脚120中的第一引脚，引脚121和引脚122分别用于将多个测试接口131-134和多个校准接口141-144连接到封装结构100外部的器件。可以理解地，引脚121和引脚122可以被认为是封装结构100与外部器件的“接口”。
29.可以理解地，图1中示出了多个芯片110包括4个芯片111-114，多个芯片110还可以包括多于4个的芯片或者少于4个的芯片，例如2个、3个、5个或更多个。相应地，多个引脚120中引脚的数量和多个芯片110的接口的类型相关，例如，多个引脚120的引脚数量等于多个芯片110的接口的类型数量。同样可以理解地，虽然图1中示出的每个芯片111-114都有测试接口和校准接口，实际应用中的芯片不一定都设置有所有类型的接口，可以将相同类型的接口都连接到同一引脚，也可以针对所有接口类型，为每个芯片都设置单独的接口。
30.相较于现有技术中的每个芯片的一个接口连接到一个引脚，如图1所示的封装结
构100，同一类型的接口仅需要连接至一个引脚，相较于4个测试接口或4个校准接口需要连接4个引脚，封装接口中的4个测试接口或4个校准接口仅需要连接1个引脚，从而有效的减少了75％的引脚数量。
31.可选地，本技术的实施例中的第一引脚为封装球。例如，引脚121和引脚122均为封装球。
32.进一步可选地，根据封装技术的不同，第一引脚还可以是金属条线等。例如，在采用扇出、2d、2.5d、嵌入式多芯片内连接桥等封装技术时，第一引脚时封装球，诸如bga球。
33.可选地，多个芯片中的至少两个芯片通过第一引脚分时连接到封装结构外部的器件，封装结构外部的器件为一个或多个器件。
34.例如，芯片111和芯片112分别通过测试接口131和测试接口132连接到引脚121，从而分时的连接到外部的测试器件。又如，芯片111和芯片112分别通过校准接口141和校准接口142连接到引脚122，从而分时的连接到外部的校准电阻。
35.可选地，对于多个芯片中至少一部分芯片中的每个芯片，芯片还包括第一电路，第一电路用于结合封装结构外部的器件，对芯片进行预设操作。
36.例如，第一电路与接口的种类相关，例如芯片111具有测试接口131和校准接口141，则芯片111内部的第一电路包括测试电路和校准电路。若芯片114仅有测试接口134而没有校准接口，则芯片114内部的第一电路为测试电路。相应地，根据第一电路的类型的不同，对芯片进行不同的预设操作，例如，第一电路为测试电路，则对芯片进行测试操作，而第一电路为校准电路时则需要对芯片进行校准操作。在第一电路包括测试电路和校准电路二者时，则需要对芯片进行测试操作和校准操作。
37.下面分别针对第一电路是校准电路和测试电路的场景进行描述。
38.图2a示出了根据本公开的实施例提供的第一电路为校准电路时的第一电路示意图。
39.图2a中的校准电路200设置在芯片内部，例如图1所示的芯片111-114内部均可包括校准电路200。图2a以校准电路200设置在芯片112中为例，校准电路200通过芯片112的校准接口142连接到引脚122，引脚122连接校准电阻260。
40.校准电路200包括比较器210、可调电阻220、保护器230和可选地稳压二极管240和可选地控制器250。
41.比较器210，与可调电阻220及校准电阻260连接，用于将等效电阻值与校准电阻之间的电压值与参考电压信号进行比较。比较器210的一个输入端接收参考电压信号vef，另一个输入端连接到保护器230，比较器210的输出端连接控制器250。
42.保护器230与可调电阻220连接后通过稳压二极管250连接到校准接口142。
43.稳压二极管240包括2个串联连接的二极管241和242，二极管241的正极接地，二极管241的负极连接至二极管242的正极，二极管242的负极连接正的直流电压。可选地，校准电阻260的阻值为50欧姆、100欧姆等，其阻值可根据实际需求进行调整，例如75欧姆、150欧姆等。
44.控制器250用于在接收到进行校准操作的指示信号时，获取比较结果，并根据比较结果生成控制信号。该指示信号可以是芯片112的处理器发出的，例如，控制器250接收到来自处理器的指示信号时，根据比较器210输出的比较结果向可调电阻220发出控制信号，以
调整可调电阻220的阻值。
45.在本实施例中，校准电路200结合校准电阻260，对芯片112进行校准操作，以调整芯片112的接口142的等效电阻值。控制器250接收比较器210的比较结果，该比较结果为高电平和低电平或者对应的“1”和“0”，在输出结果为高电平时，调整可调电阻220的阻值增加，而在比较结果为低电平时，调整可调电阻220的阻值减小，直到控制器250接收的比较结果持续在高电平和低电平直接变化时，确定停止调整可变电路220的阻值。
46.图2b示出了多个芯片中的校准电路通过同一引脚连接到外部的器件的示意图。
47.图2b中示出了如图1所示的芯片112和芯片113通过引脚122连接到如图2a所示的校准电阻260。芯片112包括校准电路200，芯片113包括校准电路200’，校准电路200’可以与校准电路200相同或不同。
48.可选地，第一引脚将至少两个芯片分时连接到同一个校准电阻。多个芯片中的不同芯片的第一接口具有相同类型时，多个芯片通过仅一个第一引脚分时连接同一个校准电阻。
49.例如，引脚122将芯片112和芯片113连接到校准电阻260，芯片112和芯片113分别通过校准接口142和校准接口143连接引脚122，芯片112和芯片113分别在不同时间连接到校准电阻260。例如，芯片112和芯片113按照预设的顺序连接到校准电阻260，或者由芯片112来通知芯片113校准电阻260是否可用，或者由芯片112负责调度自身和芯片113对校准电阻260的使用。可以理解地，虽然图2b中仅示出了2个芯片连接到同一个校准电阻的情况，也可以有更多个芯片连接到同一个校准电阻，其分时工作方式与本实施例中的相似。
50.可选地，多个芯片通过仅一个第一引脚分时连接同一个校准电阻时，多个芯片对应的多个第一电路根据预设顺序依次连接同一个校准电阻并按照预设顺序进行校准操作。例如，芯片113的顺序排在芯片112之前，则芯片113中的校准电路先结合校准电阻260完成对芯片113的校准操作，而芯片113的校准操作完成之后，由芯片112中的校准电路结合校准260完成对芯片112的校准操作。
51.进一步可选地，多个芯片中的相同类型的接口可以通过不同的第一引脚连接不同的校准电阻。例如，芯片111和芯片112所需要的校准电阻为50欧姆的电阻，而芯片113和芯片114所需的校准电阻为75欧姆的电阻，芯片111和芯片112可以通过分时复用同一个引脚连接到同一个50欧姆的校准电阻，芯片113和芯片114可以通过分时复用同一个引脚连接到同一个75欧姆的校准电阻，则芯片111或112和芯片113或114可以通过不同的引脚同时连接到对应的校准电阻，从而芯片111和芯片114可以同时进行校准操作，在有大量的芯片需要进行校准时，可以通过此方式提高校准的效率。
52.图3a示出了根据本公开的实施例提供的第一电路为测试电路时的第一电路示意图。
53.在图3a中，测试电路300包括多路复用器310和可选地稳压二极管320。
54.多路复用器310与第一接口30连接以及与芯片内的多个通道连接。多路复用器310用于在接收到进行测试操作的指示信号时，接收多个通道的多个测试信号，并将多个测试信号依次输出至第一器件330。第一器件330为封装结构外部的器件。其中，在多个测试信号中有至少一个测试信号无法被第一器件330接收到时，确定测试电路300对应的一个芯片处于故障状态。
55.多路复用器310可选地通过稳压二极管320连接到第一引脚31，第一引脚31连接第一器件330。本实施例中的第一器件330可以是任意可以确认是否接收到测试信号的测试器件，在此不进行限定。
56.以测试电路300设置在芯片114中为例，测试电路300能够结合第一器件330对芯片114进行测试操作，从而检测芯片114的故障情况。需要注意的是，如图1所示的多个芯片110中的每个芯片均需要进行测试操作以确定单个芯片是否存在故障，因此每个芯片中均需要设置测试电路。该测试操作通常用于测试芯片的内部的信号通路是否正常以及芯片与外部的连接是否正常。
57.例如，多路复用器310连接到8个通道，每个通道均可以双向传输信号/数据，即每个通道均可以输入和输出信号/数据。在每次测试时，需要依次对8个通道的信道的测试信号进行测试，例如共8次状态测试，只要有一个测试信号无法被第一器件330接收到，则确定当前进行测试的芯片处于故障状态。
58.图3b示出了根据本公开的实施例提供的多个芯片中的测试电路通过同一引脚连接到第一器件的示意图。
59.图3b以图1中多个芯片110作为示意，芯片111-芯片114分别通过测试接口131-134连接到引脚121，然后通过引脚121连接到第一器件330。芯片111-芯片114中的测试电路350、360、370和380可以均如图3a中的测试电路300所示，也可以采用其他的测试电路。
60.与图2b中的多个校准电路类似，测试电路350、360、370和380分时连接到第一器件330，该分时工作方式与多个校准电路类似。例如测试电路350-380按照预设顺序连接到第一器件330并依次进行测试操作，又如由芯片111负责电路芯片111-芯片114中的测试电路350-380进行测试操作。
61.可以理解地，在多个芯片中的至少一个芯片包括多个不同种类的第一电路时，其为多个第一电路的结合，相关的描述和参见第一电路是校准电路和测试电路的描述，在此不再赘述。
62.对于本公开的实施例中的所有芯片，可以采用统一地址空间。这意味着，对于每个芯片，芯片的地址是完整的地址空间中的一部分，从而通过对地址进行解码就可以获知其对应的芯片。本文中描述的测试操作和校准操作在执行时可以通过该统一地址空间来实现。可选地，还可以为每个芯片设置对应的芯片标识，从而通过芯片标识来区分进行操作的芯片。
63.根据本公开的实施例，上文描述的过程也可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括计算机程序，所述计算机程序包含用于执行上述过程的方法的程序代码。
64.本公开涉及的方法流程图和设备框图仅作为示例性的例子，并不意图要求或暗示必须按照流程图和框图示出的方式进行连接、布置。如本领域技术人员将认识到的，可以按任意方式连接、布置这些装置、设备，只要能够实现所期望的目的即可。
65.本公开的保护范围并不局限于本公开的具体实施方式，本公开的保护范围应以所述权利要求的保护范围为准。本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。