阵列基板及其制备方法、显示面板与流程

1.本发明涉及显示技术领域，具体涉及一种阵列基板的制备方法。


背景技术：

2.随着显示技术的发展以及人们对高清显示面板的要求越来越高，大尺寸、高分辨率以及高刷新频率的产品成为显示面板未来的发展方向。而高分辨率和高刷新率的显示面板中的面板，必然会导致充电率的下降。因此，对显示面板中的阵列基板的要求越来越高，要求高电子迁移率阵列基板器件的引入成为必要。但是，目前市面上的阵列基板的有源层薄膜普遍采用非晶硅薄膜，其迁移率在0.2-0.5cm2/vs之间，较低的迁移率使其很难应用于高阶产品。


技术实现要素：

3.本技术实施例提供一种阵列基板及其制备方法，以及包括该阵列基板的显示面板，旨在通过结合原子层沉积技术以及快速退火技术制备有源层薄膜，从而获得一种具有较高电子迁移率的阵列基板和包括该阵列基板的显示面板。
4.第一方面，本技术实施例提供一种阵列基板的制备方法。制备方法包括：在基板上形成栅极和栅极绝缘层，栅极绝缘层覆盖栅极；在栅极绝缘层上通过原子层沉积工艺形成待转换层；对待转换层进行快速退火处理形成第一有源层；在第一有源层上形成间隔设置的源极和漏极，源极和漏极均连接第一有源层。
5.一种可能的实现方式中，第一有源层的材质为微晶硅。
6.一种可能的实现方式中，在栅极绝缘层上通过原子层沉积工艺形成待转换层的步骤中，包括：在反应腔室内通入氢气与硅烷，以形成待转换层，其中，氢气与硅烷的气体体积流量比的比值在20至80范围之间，待转换层的材质为纳米晶硅。
7.一种可能的实现方式中，在所述栅极绝缘层上通过原子层沉积工艺形成待转换层的步骤中，包括：在反应腔室内通入氢气与硅烷，以形成待转换层，其中，氢气与硅烷的气体体积流量比的比值在5至20范围之间，待转换层的材质为非晶硅。
8.一种可能的实现方式中，对待转换层进行快速退火处理形成第一有源层的步骤中，包括：快速退火的退火温度在600摄氏度至900摄氏度范围内。
9.一种可能的实现方式中，在栅极绝缘层上通过原子层沉积工艺形成待转换层的步骤中，包括：制备温度小于400摄氏度。
10.一种可能的实现方式中，在第一有源层上形成间隔设置的源极和漏极的步骤中，包括：在第一有源层上形成欧姆接触层；在欧姆接触层上形成间隔设置的源极和漏极，源极和漏极均连接欧姆接触层。
11.一种可能的实现方式中，在第一有源层上形成欧姆接触层的步骤中，包括：通过原子层沉积工艺形成欧姆接触层，欧姆接触层由p掺杂的纳米晶硅或者p掺杂的微晶硅构成。
12.一种可能的实现方式中，对待转换层进行快速退火处理形成第一有源层的步骤之
后，在第一有源层上形成间隔设置的源极和漏极的步骤之前，制备方法还包括：在第一有源层上形成第二有源层，第二有源层的材质为微晶硅、纳米晶硅或者非晶硅。
13.第二方面，本技术实施例还提供一种阵列基板。阵列基板为根据上述的制备方法制备而成。
14.第三方面，本技术实施例还提供一种阵列基板。阵列基板包括基板、栅极、栅极绝缘层、源极以及漏极。栅极设于基板。栅极绝缘层覆盖栅极。阵列基板还包括第一有源层。第一有源层设于栅极绝缘层远离栅极的表面。源极与漏极设于第一有源层远离栅极绝缘层的表面，且相对间隔设置。第一有源层的材质为微晶硅。第一有源层的厚度在100埃至500埃范围之间。
15.第四方面，本技术实施例还提供一种显示面板。显示面板包括彩膜基板、液晶层以及上述的阵列基板。液晶层设于阵列基板的表面。彩膜基板设于液晶层远离阵列基板的表面。
16.本技术提供的阵列基板的制备方法，首先通过原子层沉积(ald)技术制备得到待转换层，然后对待转换层进行快速退火，得到第一有源层。其中，通过ald技术制备得到的待转换层其原子沉积的有序性大大提高，有利于提高结晶度，并提升电子迁移率。随后通过对待转换层进行快速退火得到的第一有源层，能够进一步增大待转换层中的晶体颗粒，提高结晶度及原子有序性，以提升电子迁移率。其电子迁移率高达2-10cm2/vs，远高于目前常规使用的非晶硅有源层薄膜。这使得通过本技术方法制备的阵列基板能够应用于大尺寸(例如大于65寸)、高分辨率(例如8k)、高刷新率(例如大于等于120hz)的显示面板，满足设备对阵列基板中的电子迁移率的要求。
附图说明
17.为了更清楚地说明本技术实施例或背景技术中的技术方案，下面将对本技术实施例或背景技术中所需要使用的附图进行说明。
18.图1是本技术提供的一种阵列基板在第一种实施例中的制备方法流程图；
19.图2是图1所示的阵列基板的制备过程示意图；
20.图3是图1所示的阵列基板的制备过程示意图；
21.图4是图1所示的阵列基板的制备过程示意图；
22.图5是图1所示的步骤s150在一些实施例中的制备方法流程图；
23.图6是图5所示的制备方法的制备过程示意图；
24.图7是图5所示的制备方法的制备过程示意图；
25.图8是本技术提供的一种阵列基板的结构示意图；
26.图9是图1所示的阵列基板在第二种实施例中的制备方法流程图；
27.图10是图9所示的制备方法的过程示意图；
28.图11是图9所示的制备方法的过程示意图；
29.图12是图8所示的阵列基板在一些实施例中的结构示意图；
30.图13是本技术提供的一种显示面板的结构示意图。
31.附图标记说明
32.10-阵列基板；11-基板；12-栅极；13-栅极绝缘层；14-有源层薄膜；141-第一有源
层；142-第二有源层；a-待转换层；15-欧姆接触层；16-源极；17-漏极；18-钝化层；100-显示面板；20-彩膜基板；30-液晶层。
具体实施方式
33.下面结合本技术实施例中的附图对本技术实施例进行描述。其中，在本技术实施例的描述中，需要说明的是，在本技术的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
34.在本说明书中描述的参考“一个实施例”、“一些实施例”等意味着在本技术的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
35.图1是本技术提供的一种阵列基板10在第一种实施例中的制备方法流程图。
36.如图1所示，本技术提供的一种阵列基板10的制备方法可以包括如下步骤s110至s150：
37.s110：在基板11上形成栅极12和栅极绝缘层13。
38.示例性地，如图2所示，在基板11上采用物理气相沉积(physical vapor deposition，pvd)技术形成栅极12。随后，在基板11上采用气相沉积法(chemical vapor deposition，cvd)技术形成栅极绝缘层13。其中，栅极绝缘层13覆盖栅极12。示例性地，基板11为玻璃基板。
39.s120：在所栅极绝缘层上通过原子层沉积工艺形成待转换层。
40.示例性地，如图3所示，在栅极绝缘层13上通过原子层沉积制备待转换层a。其中，原子层沉积(atomic layer deposition，ald)技术是一种特殊的化学气相沉积技术，是通过将气相前驱体脉冲交替通入反应室并在沉积基体表面发生化学吸附反应形成薄膜的一种方法。当前驱体分子达到沉积基体表面，它们会在其表面化学吸附并发生表面反应，原子层沉积的表面反应具有自限制性，即化学吸附自限制性(cs)和顺次反应自限制性(rs)，这种自限制性特征是原子层沉积的基础，通过不断重复这种自限制性反应形成纳米颗粒或薄膜，生产极好的三维保形性化学计量薄膜。
41.示例性地，制备待转换层a时，反应腔室内所通的前驱体可以为硅前驱体。反应腔室内所通的还原气体可以为氢气或者一氧化氮。其中，硅前驱体可以为硅烷。在其他实施方式中，硅前驱体还可以为正硅酸乙酯或者三甲基硅等硅化物。
42.示例性地，制备待转换层a时，反应腔室内所通过的硅前驱体可以为硅烷，所通的还原气体可以为氢气。其中，氢气与硅烷的气体体积流量比的比值可以在20至80范围之间。此时，通过ald技术制备得到的待转换层a由纳米晶硅构成。
43.在其他实施例中，反应腔室内所通的氢气与硅烷的气体体积流量比的比值还可以在5至20范围之间。此时，通过ald技术制备得到的待转换层a由非晶硅构成。
44.可以理解的是，本技术通过原子层沉积(ald)技术制备得到的待转换层a，其膜层的膜质质密，结晶度好，有效提高了待转换层a的原子有序性、均匀性以及致密性，有利于提高电子迁移率。同时，利用原子层沉积技术还能够实现在较低的温度环境下完成膜层的制备，有效避免了高温处理对玻璃基板造成伤害，有利于提高产品良率。
45.示例性地，通过ald技术制备形成待转换层a的制备温度可以小于400℃。
46.s130：对待转换层a进行快速退火处理形成第一有源层141。
47.示例性地，如图4所示，当氢气与硅烷的气体体积流量比的比值在20至80范围之间。此时，通过ald技术制备得到的待转换层a由纳米晶硅构成。然后对纳米晶硅的待转换层a进行快速退火处理，使待转换层a中的纳米晶硅转化为微晶硅，以形成第一有源层141。此时，第一有源层141构成阵列基板10的有源层薄膜14。
48.在其他实施例中，当反应腔室内所通的氢气与硅烷的气体体积流量比的比值在5至20范围之间。此时，通过ald技术制备得到的待转换层a由非晶硅构成。然后对非晶硅的待转换层a进行快速退火处理，使待转换层a中的非晶硅转化为微晶硅，以形成第一有源层141。
49.可以理解的是，本技术首先通过原子层沉积(ald)技术制备得到待转换层a，然后对待转换层a进行快速退火，得到第一有源层141(即有源层薄膜14)。其中，通过ald技术制备得到的待转换层a其原子沉积的有序性大大提高，有利于提高结晶度，并提升电子迁移率。随后通过对待转换层a进行快速退火得到的第一有源层141，能够进一步增大待转换层a中的晶体颗粒，提高结晶度及原子有序性，以提升电子迁移率。其电子迁移率高达2-10cm2/vs，远高于目前常规使用的非晶硅有源层薄膜。这使得通过本技术方法制备的阵列基板10能够应用于大尺寸(例如大于65寸)、高分辨率(例如8k)、高刷新率(例如大于等于120hz)的显示面板，满足设备对阵列基板10的电子迁移率的要求。同时，由于玻璃基板的承受温度较低，采用快速退火技术退火效率更高，能够大大减小对玻璃基板的伤害。
50.示例性地，快速退火的温度可以在600℃至900℃范围内。
51.s150：在第一有源层141上形成间隔设置的源极16和漏极17。
52.图5是图1所示的步骤s150在一些实施例中的制备方法流程图。
53.如图5所示，示例性地，在第一有源层141上形成间隔设置的源极16和漏极17可以包括如下步骤：
54.s151：在第一有源层141上形成欧姆接触层15。
55.示例性地，如图6所示，欧姆接触层15可以通过ald技术制备。其中，欧姆接触层15可以是由p掺杂的微晶硅构成或者p掺杂的纳米晶硅构成。其中，掺杂所通入的气体可以为磷化氢(ph3)。掺杂过程中所通入的磷化氢气体的体积为所通硅前驱体体积的5％。可以理解的是，通过ald技术制备得到的欧姆接触层15，能够有效降低有源层薄膜14与源极16、漏极17之间的欧姆接触，提高导电性。
56.s152：在欧姆接触层15上形成间隔设置的源极16和漏极17。
57.示例性地，如图7所示，可以通过pvd技术在欧姆接触层15上形成间隔设置的源极16和漏极17。源极16和漏极17均连接欧姆接触层15。
58.示例性地，如图8所示，形成源极16和漏极17之后，还可以在源极16与漏极17上继续形成钝化层18。
59.可以理解的是，本技术提供的阵列基板10的制备方法，首先通过原子层沉积(ald)技术制备得到非晶硅或者纳米晶硅的待转换层a，然后对待转换层a进行快速退火，使非晶硅或者纳米晶硅转化为微晶硅，以形成微晶硅的第一有源层141(即有源层薄膜14)。其中，通过ald技术制备得到的待转换层a其原子的有序性大大提高，有利于提高结晶度，并提升
电子迁移率。随后通过对待转换层a进行快速退火得到的第一有源层141，能够进一步增大待转换层a中的晶体颗粒，提高结晶度及原子有序性，以进一步提升电子迁移率。其电子迁移率高达2-10cm2/vs，远高于目前常规使用的非晶硅有源层薄膜。这使得通过本技术方法制备得到的阵列基板10能够应用于大尺寸(例如大于65寸)、高分辨率(例如8k)、高刷新率(例如大于等于120hz)的显示面板，满足设备对阵列基板10的电子迁移率的要求。且第一有源层141的材质为微晶硅，相较于非晶硅薄膜，微晶硅薄膜还具备低成本以及高通量的潜力，有利于缩小阵列基板10的尺寸，实现窄信号线宽度需求，提高孔径比。
60.图9是图1所示的阵列基板10在第二种实施例中的制备方法流程图。
61.如图9所示，本实施例中，阵列基板10的制备方法与图1所示的流程大致相同，相同部分不再赘述。不同之处在于，步骤s130之后，步骤s150之前还可以包括步骤s140：在第一有源层141上形成第二有源层142。
62.示例性地，如图10所示，可以通过等离子体增强化学的气相沉积法(plasma enhanced chemical vapor deposition，pecvd)来制备第二有源层142。其中，通过pecvd制备得到的第二有源层142的材质可以为微晶硅、纳米晶硅或者非晶硅。此时，第一有源层141与第二有源层142共同构成阵列基板10的有源层薄膜14。可以理解的是，由于pecvd技术制备膜层的速率较ald技术更快，因此，当结合pecvd制备得到的第二有源层142与通过ald制备得到的第一有源层141共同构成有源层薄膜14时，其制备速率更快，有利于提高产品的生产效率。当然，在其他实施例中，第二有源层142还可以通过其他工艺进行制备。本技术对此不作限定。
63.需要说明的是，此时源极16和漏极17形成于第二有源层142表面(即步骤s160)，且间隔设置。源极16和漏极17均连接第二有源层142。示例性地，第二有源层142上也可以形成欧姆接触层15(如图11所示)。示例性地，欧姆接触层15可以通过ald技术制备。其中，欧姆接触层15可以是由p掺杂的微晶硅构成或者p掺杂的纳米微晶硅构成。
64.可以理解的是，本实施例中的阵列基板10的制备方法，将有源层薄膜14分为第一有源层141和第二有源层142。其中，第一有源层141靠近栅极12设置，负责提供载流子。由于第一有源层141为通过ald制备得到的微晶硅薄膜，其膜层的膜质质密，结晶度好，材料有序性好，有利于提高整个膜层的电子迁移率，其电子迁移率高达2-10cm2/vs，远高于目前常规使用的非晶硅有源层薄膜。这使得通过本技术方法制备的阵列基板10能够应用于大尺寸(例如大于65寸)、高分辨率(例如8k)、高刷新率(例如大于等于120hz)的显示面板，满足设备对阵列基板10的电子迁移率的要求。其次，第二有源层142为通过pecvd制备得到。由于pecvd技术的制备速率较ald技术更快，因此当结合pecvd制备得到的第二有源层142与通过ald制备得到的第一有源层141共同构成有源层薄膜14时，其制备速率更快，有利于提高产品的生产效率。本技术制备的阵列基板10中的有源层薄膜14的第一有源层141的材质为微晶硅，相较于非晶硅薄膜，微晶硅还具备低成本以及高通量的潜力，有利于缩小阵列基板10的尺寸，实现窄信号线宽度需求，提高孔径比。
65.本技术实施例还提供一种阵列基板10。
66.如图8所示，本技术的阵列基板10可以包括基板11、栅极12、栅极绝缘层13、有源层薄膜14、欧姆接触层15、源极16、漏极17以及钝化层18。其中，栅极12设于基板11表面。栅极绝缘层13设于基板11的表面，并覆盖栅极12。有源层薄膜14设于栅极绝缘层13表面，且对应
栅极12设置。欧姆接触层15设于有源层薄膜14远离栅极绝缘层13一侧的表面。源极16和漏极17间隔设置在欧姆接触层15的表面。钝化层18形成于源极16和漏极17的表面。其中，有源层薄膜14可以包括第一有源层141。第一有源层141的材质为微晶硅。第一有源层141的厚度可以在100埃至500埃范围之间。
67.可以理解的是，本技术的阵列基板10的有源层薄膜14由第一有源层141构成。其中，第一有源层141为结合原子层沉积(ald)技术与快速退火技术形成的微晶硅构成。其电子迁移率高达2-10cm2/vs，远高于传统的阵列基板的电子迁移率。这使得本技术的阵列基板10能够应用于大尺寸(例如大于65寸)、高分辨率(例如8k)、高刷新率(例如大于等于120hz)的显示面板，并满足设备对阵列基板10的电子迁移率的要求。同时，本技术制备的阵列基板10中的第一有源层141的材质为微晶硅，相较于非晶硅薄膜，微晶硅薄膜还具备低成本以及高通量的潜力，有利于缩小阵列基板10的尺寸，实现窄信号线宽度需求，提高孔径比。
68.图12是图8所示的阵列基板10在一些实施例中的结构示意图。
69.如图12所示，有源层薄膜14还可以包括第二有源层142。第二有源层142连接在第一有源层141与欧姆接触层15之间。其中，第二有源层142可以通过pecvd制备得到的非晶硅、纳米晶硅或者微晶硅构成。可以理解的是，本实施例中的阵列基板10的有源层薄膜14具有两层结构(即第一有源层141和第二有源层142)。其中，第一有源层141靠近栅极12设置，负责提供载流子。第一有源层141的材质为微晶硅。第二有源层142为通过pecvd制备得到。由于pecvd技术的制备速率较ald技术更快，因此当结合pecvd制备得到的第二有源层142与通过ald制备得到的第一有源层141共同构成有源层薄膜14时，其制备速率更快，有利于提高产品的生产效率。
70.图13是本技术提供的一种显示面板100的结构示意图。
71.如图13所示，显示面板100可以包括彩膜基板20、液晶层30以及上述的阵列基板10。其中，显示面板100可以是液晶面板、有机电致发光二极管面板等显示面板。液晶层30设于阵列基板10的表面。彩膜基板20设于液晶层30远离阵列基板10的表面。本技术中的显示面板100的阵列基板10的电子迁移率高达2-10cm2/vs，远高于传统的阵列基板的电子迁移率。这使得本技术的显示面板100能够满足大尺寸(例如大于65寸)、高分辨率(例如8k)、高刷新率(例如大于等于120hz)的需求。
72.需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本技术的保护范围。
73.需要说明的是，本技术的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下，以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。
74.以上内容是结合具体地可选实施方式对本技术所作的进一步详细说明，不能认定本技术的具体实施只局限于这些说明。对于本技术所属技术领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本技术的
保护范围。