一种多核SOC复位的负载均衡电路及系统的制作方法

一种多核soc复位的负载均衡电路及系统
技术领域
1.本技术涉及soc调试技术领域，尤其涉及一种多核soc复位的负载均衡电路及系统。


背景技术：

2.cpu是中央处理器(central processing unit)的英文简称，它具有控制和信息处理的能力，是电脑和智能设备的控制中枢。如果把传统cpu芯片中的封装和辅助电路(例如引脚的接口电路、电源电路和时钟电路等)排除在外，只保留完成控制和信息处理功能的核心电路，这部分电路就是cpu核心，也简称cpu核。一个cpu核心基本上是一个完全独立的处理器，它可以从内部存储器中读取指令，并执行指令指定的控制和计算任务。
3.如果把一个cpu核心和相关辅助电路封装在一个芯片中，这个芯片就是传统的单核心cpu芯片，简称单核cpu。如果把多个cpu核心和相关辅助电路封装在一个芯片中，这个芯片就是多核心cpu芯片，简称多核cpu。如果在多核心cpu芯片中再集成一些其它功能部件和接口电路，就形成了完整的系统，那么这个芯片就变成了多核心soc芯片了，简称多核soc。
4.多核soc芯片的内部集成了多个cpu，以满足日益增长的计算能力的需求。而在调试cpu过程中，在做不到每个内核cpu单独复位控制的情况下，通常只能让所有正常运行的内核cpu同时复位，多核cpu同时复位意味着负载突变，这样会导致输出电压出现上冲，严重的电压上冲将会导致一系列难以预测的后果。


技术实现要素：

5.有鉴于此，本技术实施例提供了一种多核soc复位的负载均衡电路及系统，旨在解决现有技术中多核cpu同时复位导致输出电压出现上冲的问题。
6.第一方面，本技术实施例提供了一种多核soc复位的负载均衡电路，所述电路包括：所述电路包括：控制电路、第一负载电路、第二负载电路、控制点和保护电路；所述控制电路的输出端与所述控制点相连；所述第一负载电路的输出端与所述控制点相连；所述第二负载电路的输入端与所述控制点相连；所述保护电路与所述控制点相连；所述控制电路控制所述第二负载电路在所述第一负载电路处于第一状态时不导通，在所述第一负载电路处于第二状态时导通；所述第一状态为cpu运行信号无效和/或调试信号无效，所述第二状态为所述调试信号有效、所述cpu运行信号有效且复位信号有效；所述保护电路为所述多核soc复位的负载均衡电路提供保护；利用所述控制电路、所述第一负载电路、所述第二负载电路、所述控制点和所述保护电路控制多核soc调试时负载的均衡。
7.可选的，所述第二负载电路包括第一n沟道功率mos管和第一电阻，所述第一电阻与所述第一n沟道功率mos管的源极连接，所述第一n沟道功率mos管的漏极与电源连接；所
述第一n沟道功率mos管的栅极与所述控制点连接。
8.可选的，所述控制电路包括p沟道功率mos管、第二电阻和第三电阻；所述p沟道功率mos管的栅极输入复位信号，并且与所述第三电阻相连，所述p沟道功率mos管的漏极与所述控制点相连，所述p沟道功率mos管的源极与所述第二电阻相连；外接电源与所述第二电阻、所述第三电阻相连。
9.可选的，所述第一负载电路包括与非门器件和第二n沟道功率mos管；所述与非门器件第一端输入所述调试信号，第二端输入所述cpu运行信号；所述第二n沟道功率mos管的栅极与所述与非门器件的输出端相连，所述第二n沟道功率mos管的漏极与所述控制点相连，所述第二n沟道功率mos管的源极接地。
10.可选的，所述保护电路包括第四电阻和电容，所述第四电阻与所述控制点连接，所述第四电阻与所述电容并联。
11.可选的，设置第一n沟道功率mos管的导通电流在预设范围内。
12.可选的，电容用于控制第一n沟道功率mos管的等效阻值。
13.可选的，根据所述复位信号的宽度，通过调节第二电阻实现第二负载电路的运行时间与cpu复位所需时间的匹配。
14.第二方面，本技术实施例提供了一种多核soc复位的负载均衡系统，包括上述任一项所述的多核soc复位的负载均衡电路。
15.本技术实施例提供了一种多核soc复位的负载均衡电路。所述电路包括：控制电路、第一负载电路、第二负载电路、控制点和保护电路；所述控制电路的输出端与所述控制点相连；所述第一负载电路的输出端与所述控制点相连；所述第二负载电路的输入端与所述控制点相连；所述保护电路与所述控制点相连；所述控制电路控制所述第二负载电路在所述第一负载电路处于第一状态时不导通，在所述第一负载电路处于第二状态时导通；所述第一状态为cpu运行信号无效和/或调试信号无效，所述第二状态为所述调试信号有效且所述cpu运行信号有效；所述保护电路为所述多核soc复位的负载均衡电路提供保护；利用所述控制电路、所述第一负载电路、所述第二负载电路、所述控制点和所述保护电路控制多核soc调试时负载的均衡。通过设置第二负载电路，并利用控制电路控制所述第二负载电路在cpu同时由运行状态切换为复位状态时接通，可以在多个cpu同时复位时利用第二负载电路发挥备用负载的作用，以避免多个cpu同时复位造成的负载突变，进而避免输出电压出现上冲的现象。
附图说明
16.为更清楚地说明本实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1为本技术实施例提供的方案框架图；图2为本技术实施例提供的一种多核soc复位的负载均衡电路图。
具体实施方式
18.cpu是中央处理器(central processing unit)的英文简称，它具有控制和信息处理的能力，是电脑和智能设备的控制中枢。如果把传统cpu芯片中的封装和辅助电路(例如引脚的接口电路、电源电路和时钟电路等)排除在外，只保留完成控制和信息处理功能的核心电路，这部分电路就是cpu核心，也简称cpu核。一个cpu核心基本上是一个完全独立的处理器，它可以从内部存储器中读取指令，并执行指令指定的控制和计算任务。
19.如果把一个cpu核心和相关辅助电路封装在一个芯片中，这个芯片就是传统的单核心cpu芯片，简称单核cpu。如果把多个cpu核心和相关辅助电路封装在一个芯片中，这个芯片就是多核心cpu芯片，简称多核cpu。如果在多核心cpu芯片中再集成一些其它功能部件和接口电路，就形成了完整的系统，那么这个芯片就变成了多核心soc芯片了，简称多核soc。
20.多核soc芯片的内部集成了多个cpu，以满足日益增长的计算能力的需求。而在调试cpu过程中，在做不到每个内核cpu单独复位控制的情况下，通常只能让所有正常运行的内核cpu同时复位，多核cpu同时复位意味着负载突变，这样会导致输出电压出现上冲，严重的电压上冲将会导致一系列难以预测的后果。
21.目前，多核cpu同时复位导致的负载突变，进而导致的电压出现上冲的现象，如果能够在多核cpu同时复位的过程中接通一个备用负载电路，如此就可以避免负载发生突变，进而也不会出现电压上冲的现象。由此，提出了本方案。
22.参见图1，图1为本技术实施例提供的方案框架图，本技术通过mosfet管做备用负载电路，并通过控制电路控制备用负载电路在cpu同时由运行状态切换为复位状态时接通，可以在多个cpu同时复位时利用第二负载电路发挥备用负载的作用，以避免多个cpu同时复位造成的负载突变，进而避免输出电压出现上冲的现象。
23.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
24.参见图2，图2为本技术实施例提供的一种多核soc复位的负载均衡电路图，此电路图的应用场景可以是多核soc芯片测试多核cpu的场景，该电路包括：控制电路、第一负载电路、第二负载电路、控制点和保护电路。控制电路就是用于控制第二负载电路的开启与关断的；第一负载电路用于反应调试时调试状态以及cpu的运行状态的；第二负载电路相当于备用负载电路，在第一负载电路不工作时接通，在本方案中可以理解为在多个cpu同时进行复位的过程中，接通第二负载电路；控制点是向第二负载电路输入信号的节点；保护电路即避免负载电路出现安全故障。
25.第二负载电路包括第一n沟道功率mos管和第一电阻，第一n沟道功率mos管可以设置为n沟道功率mosfet管，并设为q1，第一电阻设为r1，r1与q1的源极2相连，q1的漏极3与电源vdd相连，q1的栅极1与控制点连接，控制点用于输入信号控制第二负载电路的开启与关断。
26.控制电路包括p沟道功率mos管、第二电阻和第三电阻，并将p沟道功率mos管设为q2，第二电阻和第三电阻分别设为r2、r3，q2的栅极输入复位信号cpu_reset，并且q2的栅极
与r3相连，q2的漏极与控制点相连，q2的源极与r2相连，r2、r3并联，并且外接电源vext。
27.第一负载电路包括一个与非门器件和第二n沟道功率mos管，将与非门器件设为u1，第二n沟道功率mos管设为q3；与非门器件的第一个输入端输入调试信号，本实施例以调试信号代表出现调试故障时的信号，并将该信号设为debug信号；与非门器件的另一个输入端输入多核cpu的运行信号cpu_run，与非门的输出端与q3的栅极1相连，只有当调试信号和多核cpu的运行信号都有效时，q3才导通，并且只有在调试信号和多核cpu的运行信号都有效时，第二负载电路才会受到复位信号的控制。q3的漏极3与控制点相连，q3的源极2接地。
28.保护电路包括第四电阻和电容，并将第四电阻设为r4，电容设为c1；r4与控制点连接，并且r4与c1并联。
29.控制电路的输出端与控制点相连；第一负载电路输出端与控制点相连；第二负载电路的输入端与控制点相连；保护电路与控制点相连；控制电路控制第二负载电路在cpu运行信号无效和/或调试信号无效时不导通，在第一负载电路处于调试信号有效、所述cpu运行信号有效且复位信号有效时导通；保护电路为多核soc复位的负载均衡电路提供保护；利用控制电路、第一负载电路、第二负载电路、控制点和保护电路控制多核soc调试时负载的均衡。具体实现过程如下：当调试开始后，本实施例应用于调试过程出现故障的情况，也就是调试信号debug_en有效处于高电平的情况。
30.本技术实施例是为了在多核cpu运行时同时复位的过程中避免出现负载突变的现象，由此在第一负载电路中设置一个与非门，用于只有在调试过程中出现故障的情况，即debug信号有效，并且多核cpu在运行的状态时，复位信号使能才会出现多核cpu同时复位的操作，这样才会出现负载突变，本实施例是在复位信号使能至多核cpu复位完成这个期间控制第二负载电路接通，也就是在第一负载电路不导通的情况下导通，作为备用负载电路避免负载突变。例如，只有在调试信号debug_en有效并且cpu已经运行时第二负载电路才受复位信号cpu_reset的控制。否则，u1输出高电平，n沟道mosfet管q3导通，第二负载电路中q1的栅极电压为零，第二负载电路不工作。
31.在满足调试信号debug_en有效并且cpu运行的情况下，当复位信号cpu_reset触发时，一般是下降沿触发，q2导通，进而第二负载电路中q1饱和导通，第二负载电路开始工作，同时cpu复位完成时第二负载电路停止运行。
32.当复位信号触发结束后，也就是多核cpu复位完成后，由于电容c1的存在，电容c1可以控制q1的等效阻值在可变范围内，由此q1的栅极电压不会立即消失而是缓慢下降，q1先是脱离饱和导通区进入可变电阻区，最后c1放完电q1截止。因此流经第二负载的电流逐渐下降到零。如此也可以实现第二负载电路不会发生负载突变的情况。
33.本技术实施例提供了一种多核soc复位的负载均衡电路。所述电路包括：控制电路、第一负载电路、第二负载电路、控制点和保护电路；所述控制电路的输出端与所述控制点相连；所述第一负载电路的输出端与所述控制点相连；所述第二负载电路的输入端与所述控制点相连；所述保护电路与所述控制点相连；所述控制电路控制所述第二负载电路在所述第一负载电路处于第一状态时不导通，在所述第一负载电路处于第二状态时导通；所述第一状态为cpu运行信号无效和/或调试信号无效，所述第二状态为所述调试信号有效且所述cpu运行信号有效；所述保护电路为所述多核soc复位的负载均衡电路提供保护；利用
所述控制电路、所述第一负载电路、所述第二负载电路、所述控制点和所述保护电路控制多核soc调试时负载的均衡。通过设置第二负载电路，并利用控制电路控制所述第二负载电路在cpu同时由运行状态切换为复位状态时接通，可以在多个cpu同时复位时利用第二负载电路发挥备用负载的作用，以避免多个cpu同时复位造成的负载突变，进而避免输出电压出现上冲的现象。
34.本技术可选的实施例，第二负载电路中的第一n沟道功率mos管，也就是实施例里面的q1的导通电流需要设置在预设范围内，例如，可以设计q1的饱和导通电流约等于cpu满载电流的70%-90%之间，具体取值的设定取决于具体电路设计，即r1的阻值大小。
35.本技术可选的实施例，复位信号cpu_reset一般是下降沿有效，而复位信号的宽度就是多核cpu复位过程所需的时间，本实施例中在多核cpu复位过程中相当于第一负载电路停止工作，这个时候需要接通第二负载电路，而在多核cpu复位完成后，相当于第一负载电路正常工作了，就不需要第二负载电路工作了，由此需要将第二负载电路的导通时间与复位信号cpu_reset的宽度相匹配，即控制第二负载电路只在多核cpu复位过程中导通，这就可以通过调节r2来实现。r2越大，电容c1充电周期越长，q1饱和导通的延迟时间越长，由此可以实现第二负载电路的导通时间与复位信号cpu_reset的宽度的匹配。
36.在上述实施例的基础上，本技术实施例还提供了一种多核soc复位的负载均衡系统，包括如上述的多核soc复位的负载均衡电路。
37.需要说明的是，本实施例中所提供的多核soc复位的负载均衡系统具有与上述实施例中所提供的多核soc复位的负载均衡电路相同的有益效果，并且对于本实施例中所涉及到的多核soc复位的负载均衡电路的具体介绍请参照上述实施例，本技术在此不再赘述。
38.本技术实施例中提到的“第一负载电路”、“第二负载电路”等名称中的“第一”、“第二”只是用来做名字标识，并不代表顺序上的第一、第二。
39.本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于电路实施例，所以描述得比较简单，相关之处参见电路实施例的部分说明即可。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
40.以上所述仅是本技术示例性的实施方式，并非用于限定本技术的保护范围。