硅探测器的制造方法与流程

1.本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种硅探测器的制造方法。


背景技术：

2.国内x射线硅探测器产品主要分两类：即非晶平板式x射线探测器，和高端硅基x射线探测器即x射线硅探测器。非晶平板式x射线探测器目前国内技术相对成熟，具备一定的国际市场竞争力，且工艺制造不兼容半导体集成电路制造(fab)工艺。硅基x射线探测器目前已经发展两代，第一代产品是前照式(fsi)工艺，工艺兼容fab工艺，且不需要硅片背面工艺，工艺复杂性相对较低。第二代产品是背照式(bsi)工艺，基于第一代工艺的基础上增加了硅片背面工艺，比第一代产品精度更高，应用也更灵活。
3.如图1所示，是现有fsi型x射线硅探测器的结构示意图；x光经闪烁体105转换为光后从正面入射到硅探测器。硅探测器包括二极管区102，光会进入到二极管区102的有源区103中，有源区103中的二极管吸收光后进行光电转换形成光生电子即光电子，光电子通过设置在硅探测器上的电极104a和键合线106连接pcb板101上的电极104b。图1所示结构中，二极管通常采用pin结构，硅pin或pin阵列需通过侧面压焊到pcb板101上。这样，这样的硅探测器模块只能做成一维的。
4.如图2所示，是现有bsi型x射线硅探测器的结构示意图；x光经闪烁体205转换为光后从背面入射到硅探测器并在二极管区202的二极管中产生光电子；产生的光电子需先扩散到正面的有源区203后才能被收集为电信号。图2中，硅二极管或二极管阵列通过凸点工艺技术(flip-chip)直接倒装焊到pcb板201上，由图2所示可知，正面的电极204直接焊接到pcb板201上。这样，就可以实现二维的探测系统。
5.如图1所示，是本发明实施例硅探测器的制造方法形成的器件结构示意图；本发明实施例硅探测器的制造方法包括如下步骤：
6.步骤一、提供硅衬底301，在光敏区中，所述硅衬底301上形成有n型掺杂区302；在所述硅衬底301上形成场氧303并由场氧303隔离出有源区，所述n型掺杂区302的结深大于所述场氧303的深度。
7.通常，所述n型掺杂区302由形成于所述硅衬底301表面的具有n型掺杂的硅外延层组成。
8.所述半导体衬底具有n型重掺杂。
9.步骤二、在所述硅衬底301的表面形成第一屏蔽氧化层(screen oxide)(未显示)。
10.通常，所述第一屏蔽氧化层的厚度为所述第一屏蔽氧化层采用热氧化工艺形成。
11.步骤三、进行穿过所述第一屏蔽氧化层第一次离子注入在选定区域中形成n 电极区305，所述第一次离子注入为n型重掺杂离子注入。
12.通常，在步骤三之后，还包括进行第一次快速热退火。所述第一次快速热退火用于
对所述n 电极区305进行激活。
13.步骤四、采用湿法工艺去除所述第一屏蔽氧化层。
14.步骤五、在所述硅衬底301的表面形成第二屏蔽氧化层306。
15.通常，所述第二屏蔽氧化层306的厚度为所述第二屏蔽氧化层306采用热氧化工艺形成。
16.步骤六、进行穿过所述第二屏蔽氧化层306的第二次离子注入在选定区域中形成p 电极区304，所述第二次离子注入为p型重掺杂离子注入；所述p 电极区304位于所述光敏区的所述n型掺杂区302的选定区中，由所述n 电极区305、位于所述n 电极区305和所述p 电极区304之间的所述n型掺杂区302和所述p 电极区304组成感光二极管。
17.通常，所述p 电极区304和所述n 电极区305之间间隔有所述场氧303。在俯视面上，所述n 电极区305环绕在所述p 电极区304的周侧。
18.之后，所述第二屏蔽氧化层306保留，所述光敏区中采用所述第二屏蔽氧化层306作为保护膜。
19.步骤五之后，还包括进行第二次热退火。所述第二次热退火用于对所述n 电极区305和所述p 电极区304进行进一步的退火激活。所述第二次热退火的工艺条件包括：温度为900℃，时间为30分钟。
20.后续工艺还包括进行金属互连工艺，包括形成层间膜307、接触孔308和金属连线309的步骤。
21.由于所述第二屏蔽氧化层306经历过所述第二次离子注入，故所述第二屏蔽氧化层306会陷住(trap)少量不移动的正离子即具有固定正电荷310，通过静电感应在p型si表面形成感生电子层311，导电类型与n型si相同，导致p型si与n型si连通，从形成漏电流，该漏电流为暗电流。在外加偏压下，暗电流包含pn结的反向电流和这个感生电子层产生的漏电流。因此，怎么样使光敏区的二氧化硅保护膜具备更好的质量是一个关键因素。


技术实现要素：

22.本发明所要解决的技术问题是提供一种硅探测器的制造方法，能减少暗电流。
23.为解决上述技术问题，本发明提供的硅探测器的制造方法包括如下步骤：
24.步骤一、提供硅衬底，在光敏区中，所述硅衬底上形成有第一导电类型掺杂区；在所述硅衬底上形成场氧并由场氧隔离出有源区，所述第一导电类型掺杂区的结深大于所述场氧的深度。
25.步骤二、在所述硅衬底的表面形成第一氧化层。
26.步骤三、进行第一次离子注入在选定区域中形成第一电极区，所述第一次离子注入为第一导电类型重掺杂离子注入，所述第一次离子注入的屏蔽氧化层采用所述第一氧化层；所述第一电极区位于所述光敏区的所述第一导电类型掺杂区的选定区中。
27.步骤四、进行第二次离子注入在选定区域中形成第二电极区，所述第二次离子注入为第二导电类型重掺杂离子注入，所述第二次离子注入的屏蔽氧化层依然采用所述第一氧化层；所述第二电极区位于所述光敏区的所述第一导电类型掺杂区的选定区中，由所述第一电极区、位于所述第一电极区和所述第二电极区之间的所述第一导电类型掺杂区和所述第二电极区组成感光二极管。
28.步骤五、去除所述第一氧化层，之后再在所述硅衬底的表面形成第二氧化层，所述光敏区中采用所述第二氧化层作为保护膜，利用所述第二氧化层未经过离子注入的特点，减少所述第二氧化层中的固定电荷并从而减少暗电流。
29.进一步的改进是，所述第一导电类型掺杂区由形成于所述硅衬底表面的具有第一导电类型掺杂的硅外延层组成。
30.进一步的改进是，所述半导体衬底具有第一导电类型重掺杂。
31.进一步的改进是，所述第二电极区和所述第一电极区之间间隔有所述场氧。
32.进一步的改进是，在俯视面上，所述第一电极区环绕在所述第二电极区的周侧。
33.进一步的改进是，第一导电类型为n型；第二导电类型为p型。
34.进一步的改进是，在步骤三之后，还包括进行第一次快速热退火。
35.进一步的改进是，所述第一次快速热退火的工艺条件包括：温度为950℃，时间为30秒。
36.进一步的改进是，步骤五之后，还包括进行第二次热退火。
37.进一步的改进是，所述第二次热退火的工艺条件包括：温度为900℃，时间为30分钟。
38.进一步的改进是，步骤三中，所述第一次离子注入的工艺条件包括：
39.注入杂质为p；
40.注入电压为50kev～100kev；
41.注入剂量为3e15cm-2
～5e15cm-2
。
42.进一步的改进是，步骤四中，所述第二次离子注入的工艺条件包括：
43.注入杂质为b；
44.注入电压为10kev～30kev；
45.注入剂量为2e14cm-2
～5e14cm-2
。
46.进一步的改进是，步骤二中，所述第一氧化层的厚度为所述第一氧化层采用热氧化工艺形成。
47.进一步的改进是，步骤五中，所述第二氧化层的厚度为所述第二氧化层采用lpcvd工艺沉积形成且沉积温度小于700℃。
48.进一步的改进是，第一导电类型为p型；第二导电类型为n型。
49.本发明通过将光敏区的感光二极管的两个电极区即第一电极区和第二电极区的离子注入所采用的屏蔽氧化层都设置为相同的第一氧化层，在第二电极区形成之后，去除第一氧化层并采用新形成的第二氧化层作为光敏区的保护膜，和现有技术中直接采用屏蔽氧化层作为光敏区的保护膜相比，由于第二氧化层未经过离子注入，故第二氧化层能保证良好的质量，第二氧化层中的固定电荷会减少，这会大大减少器件的暗电流。
50.本发明的第二氧化层能采用小于700℃的低温沉积工艺形成，故能消除第二氧化层的形成工艺对第一电极区和第二电极区的不利影响，使器件其他性能得到保持。
附图说明
51.下面结合附图和具体实施方式对本发明作进一步详细的说明：
52.图1是现有fsi型x射线硅探测器的结构示意图；
53.图2是现有bsi型x射线硅探测器的结构示意图；
54.图3是现有硅探测器的制造方法形成的器件结构示意图；
55.图4是本发明实施例硅探测器的制造方法的流程图；
56.图5是本发明实施例硅探测器的制造方法形成的器件结构示意图。
具体实施方式
57.如图4所示，是本发明实施例硅探测器的制造方法的流程图；如图5所示，是本发明实施例硅探测器的制造方法形成的器件结构示意图；本发明实施例硅探测器的制造方法包括如下步骤：
58.步骤一、提供硅衬底401，在光敏区中，所述硅衬底401上形成有第一导电类型掺杂区402；在所述硅衬底401上形成场氧403并由场氧403隔离出有源区，所述第一导电类型掺杂区402的结深大于所述场氧403的深度。
59.本发明实施例中，所述第一导电类型掺杂区402由形成于所述硅衬底401表面的具有第一导电类型掺杂的硅外延层组成。
60.所述半导体衬底具有第一导电类型重掺杂。
61.本发明实施例中，第一导电类型为n型；第二导电类型为p型。在其他实施例中也能为：第一导电类型为p型；第二导电类型为n型。下面仅对第一导电类型为n型；第二导电类型为p型的结构件详细描述。
62.步骤二、在所述硅衬底401的表面形成第一氧化层(未显示)。
63.本发明实施例中，所述第一氧化层的厚度为所述第一氧化层采用热氧化工艺形成。
64.步骤三、进行第一次离子注入在选定区域中形成第一电极区405，所述第一次离子注入为第一导电类型重掺杂离子注入，所述第一次离子注入的屏蔽氧化层采用所述第一氧化层；所述第一电极区405位于所述光敏区的所述第一导电类型掺杂区402的选定区中。
65.本发明实施例中，由于第一导电类型为n型，故所述第一电极区405为n型区。在一些较佳实施例中，所述第一次离子注入的工艺条件包括：
66.注入杂质为p；
67.注入电压为50kev～100kev；
68.注入剂量为3e15cm-2
～5e15cm-2
。
69.本发明实施例中，在步骤三之后，还包括进行第一次快速热退火。所述第一次快速热退火用于对所述第一电极区405进行激活。在一些较佳实施例中，所述第一次快速热退火的工艺条件包括：温度为950℃，时间为30秒。
70.步骤四、进行第二次离子注入在选定区域中形成第二电极区404，所述第二次离子注入为第二导电类型重掺杂离子注入，所述第二次离子注入的屏蔽氧化层依然采用所述第一氧化层；所述第二电极区404位于所述光敏区的所述第一导电类型掺杂区402的选定区中，由所述第一电极区405、位于所述第一电极区405和所述第二电极区404之间的所述第一导电类型掺杂区402和所述第二电极区404组成感光二极管。
71.本发明实施例中，所述第二电极区404和所述第一电极区405之间间隔有所述场氧403。在一些较佳实施例中，在俯视面上，所述第一电极区405环绕在所述第二电极区404的
周侧。
72.本发明实施例中，由于第二导电类型为p型，故所述第二电极区404为p型区。在一些较佳实施例中，所述第二次离子注入的工艺条件包括：
73.注入杂质为b；
74.注入电压为10kev～30kev；
75.注入剂量为2e14cm-2
～5e14cm-2
。
76.步骤五、去除所述第一氧化层，之后再在所述硅衬底401的表面形成第二氧化层406，所述光敏区中采用所述第二氧化层406作为保护膜，利用所述第二氧化层406未经过离子注入的特点，减少所述第二氧化层406中的固定电荷并从而减少暗电流。
77.本发明实施例中，所述第二氧化层406的厚度为所述第二氧化层406采用lpcvd工艺沉积形成且沉积温度小于700℃。
78.本发明实施例中，采用湿法工艺去除所述第一氧化层。
79.步骤五之后，还包括进行第二次热退火。所述第二次热退火用于对所述第一电极区405和所述第二电极区404进行进一步的退火激活。在一些较佳实施例中，所述第二次热退火的工艺条件包括：温度为900℃，时间为30分钟。
80.后续工艺还包括进行金属互连工艺，包括形成层间膜407、接触孔408和金属连线409的步骤。
81.后续还需要将硅探测器键合到pcb板上。当需要实现x射线硅探测器时，还需要设置闪烁体。当x射线硅探测器为fsi结构时，闪烁体设置在硅探测器的正面即硅衬底401的正面上方，其中所述第一导电类型掺杂区402形成于硅衬底401的正面。当x射线硅探测器为bsi结构时，闪烁体设置在硅探测器的背面即硅衬底401的背面。
82.本发明实施例通过将光敏区的感光二极管的两个电极区即第一电极区405和第二电极区404的离子注入所采用的屏蔽氧化层都设置为相同的第一氧化层，在第二电极区404形成之后，去除第一氧化层并采用新形成的第二氧化层406作为光敏区的保护膜，和现有技术中直接采用屏蔽氧化层作为光敏区的保护膜相比，由于第二氧化层406未经过离子注入，故第二氧化层406能保证良好的质量，第二氧化层406中的固定电荷会减少，这会大大减少器件的暗电流。
83.本发明实施例的第二氧化层406能采用小于700℃的低温沉积工艺形成，故能消除第二氧化层406的形成工艺对第一电极区405和第二电极区404的不利影响，使器件其他性能得到保持。
84.以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。