一种片上外部总线通信的方法以及装置与流程

1.本技术涉及片上外部总线领域，具体而言本技术实施例涉及一种片上外部总线通信的方法以及装置。


背景技术：

2.如图1所示，该图为相关技术提供的片上内部总线、外部总线接口以及外部存储设备的结构图。
3.图1的soc总线(作为内部总线的一种示例)主要是芯片内部使用的总线，通常使用的标准总线有ahb、axi、apb等总线。soc总线对外设进行读写访问，这些读写访问请求(或称为数据传输指令)主要来自于内核、dma以及其他主设备发出的访问外设的相关指令，这些指令至少包括：数据(由其他片上设备要写入外部存储设备的数据，或者由其它片上设备从外部存储设备读取的数据)，访问地址(即图1由soc总线向外部总线接口发送的地址信息)，访问数据位宽以及是写操作或者是读操作(即图1由soc总线向外部总线接口发送的读写指令)。
4.图1的外部总线接口主要是接收来自soc总线的读写操作命令，以及写操作数据等相关信息，并根据外设的实际情况，配置外部总线接口的访问协议，对外部存储设备进行读写操作。在图1中，该外部总线接口包括：读写指令缓存单元、数据缓存单元以及读写协议模块，且该外部总线接口会向外部存储设备发送读写指令、地址信号或者数据。
5.图1的外部存储设备根据读写命令将写数据存储到对应的存储单元，或者是将读数据根据访问的地址返回到外部总线接口，进而返回到soc总线。
6.上述现有技术至少存在如下技术问题：大多外部总线接口仅支持单一的协议(例如图1外部总线接口模块上仅包括一个读写协议模块)，导致不能满足数据传输所需要的不同速率，且固定的数据传输协议无法满足某些应用场景的需要。


技术实现要素：

7.本技术实施例的目的在于提供一种片上外部总线通信的方法以及装置，一方面，本技术的一些实施例中的外部总线通信协议支持多种数据通信协议，通过支持多种协议，满足不同场景下数据通信的需要，另一方面，本技术的一些实施例通过使用动态可配的外部总线读写时序可优化和解决在芯片的实际应用中由于不同电路板的差异导致数据传输需要的建立和保持时间不同的技术问题。
8.第一方面，本技术实施例提供一种片上外部总线通信的方法，所述方法包括：接收来自于芯片上目标设备的数据传输指令，其中，所述数据传输指令用于访问外部存储设备；为外部总线配置目标读写时序，并通过所述外部总线向所述外部存储设备发送所述数据传输指令，其中，所述外部总线支持多种外部总线协议。
9.一方面，在芯片的实际应用中，由于不同电路板的差异，导致数据传输需要的建立和保持时间不同，固定的数据传输协议可能无法满足某些应用场景的需要，而采用本技术
的实施例可配置时序能够解决该问题。另一方面，本技术的一些实施例通过支持多种协议，满足不同场景下数据通信的需要。
10.在一些实施例中，在接收来自于芯片上目标设备的数据传输指令之前，所述方法还包括：接收所述芯片上多个设备的数据传输指令，其中，一个设备对应一个数据传输指令；根据仲裁策略将所述外部总线的使用权限分配给所述多个设备中的所述目标设备。
11.本技术的一些实施例通过仲裁策略以保证多个设备可以分时使用同一外部总线，提升外部总线的使用效率。
12.在一些实施例中，在所述根据仲裁策略将所述外部总线的使用权限分配给所述多个设备中的所述目标设备之前，所述方法包括：对每个设备的数据传输指令进行缓存，得到缓存信息；其中，所述接收来自于芯片上目标设备的数据传输指令，包括：从所述缓存信息中读取与所述目标设备对应的数据传输指令。
13.本技术的一些实施例需要先缓存来自于多个片上设备的数据传输指令，这种操作，先缓存了数据和指令，不会阻塞后续内核和dma设备的其他指令的执行，使得程序执行更高效。
14.在一些实施例中，所述设备的类型至少包括：外部主机、内核、dma以及其他设备，其中，所述仲裁策略包括：来自于所述外部主机的数据传输指令属于第一优先级，来自于所述内核的数据传输指令属于第二优先级，来自于所述dma的数据传输指令属于第三优先级，来自于所述其他设备的数据传输指令属于第四优先级。
15.本技术的一些实施例通过为不同种类的设备设置不同的优先级可以保证重要设备能够优先使用外部总线。
16.在一些实施例中，所述仲裁策略还包括：对于相同优先级下的多个数据传输指令采用轮询机制进行数据传输；若存在多个相同优先级的设备申请总线时，通过最大数据传输量的值控制获得总线使用权的设备最多可传输的数据数量。
17.本技术的一些实施例通过设置的最大数据传输量的值bmax以及轮询功能的设置保证了同一优先级的设备都有使用外部总线的机会。
18.在一些实施例中，所述目标设备为内核或者dma时，其中，所述通过外部总线向所述外部存储设备发送所述数据传输指令，包括：通过锁定所述外部总线的方式使用所述外部总线。
19.本技术的一些实施例使得当内核和dma采用外部总线进行数据传输时，通过总线锁定的方式将外部总线使用权长期占用，这种设计主要用于解决原子操作问题，保证了所需数据的一致性。
20.在一些实施例中，所述多种外部总线协议包括第一外部总线协议，与所述第一外部总线协议对应的控制信号包括：有效片选信息，所述有效片选信息包括setup、active和hold，其中，所述的setup、active和hold中任意一个参量所持续的周期时间可动态配置。
21.本技术的一些实施例的外部总线中第一外部总线协议(即慢速协议)支持的setup、active和hold动态可配，能够通过设置不同的建立和保持时间，满足不同场景下芯片建立和保持时间的需要。
22.在一些实施例中，与所述第一外部总线协议对应的控制信号还包括：准备信息，其中，所述准备信息是来自于所述外部存储设备的信号，所述准备信息用于延长与所述
active对应的周期时间。
23.本技术的一些实施例将可配置的准备信息ready信号作为外部存储设备向外部总线接口的输入信号，可以延长active的数据传输周期，解决在数据传输时，数据不能及时处理的问题。
24.在一些实施例中，所述多种外部总线协议包括第二外部总线协议，与所述第二外部总线协议对应的控制信号还包括延时信号，其中，通过配置所述延时信号delay的值以控制输出的控制地址信号和数据信号之间的延时。
25.本技术的一些实施例第二外部总线协议(即快速协议)支持控制和数据期延时delay可配，通过配置delay的值，可以控制输出的控制地址信号和数据信号之间的延时，本功能可以解决快速数据传输中，建立事件和保持时间不足的问题。
26.第二方面，本技术的一些实施例提供一种片上外部总线通信的装置，所述装置包括：外部总线接口，包括第一外部总线协议模块以及第二外部总线协议模块，其中，所述第一外部总线协议模块可完成对有效片选信息包括的setup、active和hold的动态配置，所述第二外部总线协议可完成控制地址信号与数据信号之间延时的动态配置。
27.在一些实施例中，所述装置还包括：仲裁器，与所述外部总线接口的输入端连接，所述仲裁器被配置为从多个片上设备中确定可使用外部总线的目标设备。
28.在一些实施例中，所述仲裁器设置有：用于接收各种设备的外部总线使用请求的输入接口，内核访问锁定信号输入接口、dma访问锁定信号输入接口以及最多可传输的数据数量输入接口，用于输出针对各种设备的外部总线使用请求应答信号。
29.第三方面，本技术的一些实施例提供一种芯片，所述芯片包括：多个外部主机、多个内核以及多个dma；如第一方面任一实施例的装置，其中，所述多个外部主机、所述多个内核以及所述多个dma与所述装置包括的仲裁器的输入端连接。
30.第四方面，本技术的一些实施例提供一种系统，所述系统包括：多个外部主机、多个内核以及多个dma；如第一方面任意实施例所述的装置，其中，所述多个外部主机、所述多个内核以及所述多个dma与所述装置的仲裁器的输入端连接；外部存储设备，与所述装置包括的外部总线接口的输出端连接。
附图说明
31.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
32.图1为相关技术提供的外部总线接口与外部存储单元通信过程的示意图；
33.图2为本技术实施例提供的片上外部总线通信的装置组成框图；
34.图3为本技术实施例提供的仲裁器的输入输出信号示意图；
35.图4为本技术实施例提供的外部总线没有锁定时，外部主机申请总线打断内核数据传输的时序图；
36.图5为本技术实施例提供的轮询优先级示意图；
37.图6为本技术实施例提供的不同优先级申请总线仲裁示意图；
38.图7为本技术实施例提供的慢速协议示意图；
39.图8为本技术实施例提供的快速协议示意图；
40.图9为本技术实施例提供的上外部总线通信的方法的流程图。
具体实施方式
41.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行描述。
42.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
43.正如背景技术部分所描述的现有技术外部总线接口大多仅支持单一的协议与外部存储设备进行通信，而本技术的一些实施例的外部总线通信协议支持多种数据通信协议(例如，这些数据通信协议包括慢速协议和快速协议)，通过支持多种协议，本技术的技术方案可以满足不同场景下数据通信的需要。相关技术在芯片的实际应用中，由于不同电路板的差异，导致数据传输需要的建立和保持时间不同，固定的数据传输协议可能无法满足某些应用场景的需要，而在本技术的一些实施例中通过使用动态可配的外部总线读写时序可优化和解决该问题。
44.请参看图2，图2为系统的组成框图，该系统至少包括本技术实施例提供的片上外部总线通信的装置10以及外部存设备300和外部主机400。
45.如图2所示，本技术的一些实施例提供的片上外部总线通信的装置10包括：外部总线接口200。
46.外部总线接口200包括第一外部总线协议模块(对应于图2的慢速协议模块)以及第二外部总线协议模块(对应于图2的快速协议模块)，其中，第一外部总线协议模块可完成对有效片选信息包括的setup、active和hold的动态配置，第二外部总线协议可完成控制地址信号与数据信号之间延时的动态配置。
47.下面示例性阐述慢速协议模块和快速协议模块。
48.与现有技术相比，本技术的一些实施例在外部总线接口模块上增加了多功能外部总线协议(即慢速协议和快速协议)，支持不同速率的设备访问，同时为了解决不同应用中芯片需要的建立和保持时间不同的需要，对外部总线协议进行了相应的改进。
49.下面结合图3的时序图示例性阐述慢速协议。
50.本技术实施例的慢速协议支持setup、active和hold周期时间动态可配。通过配置这三个参数的设置，可以解决在不同应用场景下，需要的数据传输的建立和保持时间不同的需求。
51.如图3所示，当进行数据传输时，首先设置有效片选信号ms_n并发出地址和数据信号。根据setup的配置参数，如图3中setup＝1，则读写控制信号在1个周期后有效。图3中active＝3，当active周期持续3个时钟周期时，通过判断准备信号ready，如果为1时，数据能够正常写入和读回。图3中，ready信号为低电平，表示当前active需要继续，否则数据不能正常写出或者读回；当数据能够正常写出或者读回时ready变为高电平，此时数据avtive周期结束，读写控制信号拉高为无效状态。进入hold周期，如根据hold值，图3中hold＝1,数据数据和地址再持续一个周期才能结束一次整个的数据传输。
52.需要说明的是，图3涉及的各个信号的含义如下：
53.clk表征数据传输时钟。
54.ms_n表征存储单元片选信号，例如，低电平有效。
55.wr_n表征写操作信号，例如，低电平有效。
56.rd_n表征读操作信号，例如，低电平有效
57.addr表征访问地址。
58.data表征数据信号。
59.ready表征数据传输握手信号。
60.图3的协议与现有协议的差异性是图3中在慢速协议中，增加了ready信号，通过ready信号实现主从设备的握手，保证数据传输的可靠性。
61.可以理解的是，本技术一些实施例的准备信号ready为输入信号(由外部存储设备向外部总线接口发送的输入信号)，可以延长active的数据传输周期，解决在数据传输时，数据不能及时处理的问题。如：在读数据时，读取地址读数据不能及时返回时，通过ready信号来延长数据访问的周期，当数据准备好之后ready拉高有效，主设备通过判断ready信号有效时，将数据读回。
62.下面结合图4的时序图示例性阐述快速协议。需要说明的是图4中各信号的具体含义与图3相同信号的具体含义相同，为避免重复在此不做过多赘述。与现有协议的差异性是图4中在快速协议中，增加了ready信号，通过ready信号实现主从设备的握手，保证数据传输的可靠性。
63.本技术一些实施例的快速协议支持控制和数据期延时delay可配。通过配置delay的值，可以控制输出的控制地址信号和数据信号之间的延时。本功能可以解决快速数据传输中，建立事件和保持时间不足的问题。同时还支持数据ready的功能，满足不同设备的使用，快速协议可以连续的发出地址，数据连续返回功能。
64.图4中，设置快速协议中的delay＝2,即控制信号(ms_n,wr_n/rd_n)以及地址信号(addr),与数据信号(data)之间的延时为2个周期。快速数据进行了多笔数据的传输，当传输过程中ready信号拉低(即在地址为addr3/data1)时，需要将地址和数据保持，当拉高之后才能进行下一个地址和数据操作。
65.可以理解的是，在本技术的一些实施例中如果有多个设备来共享同一外部总线时就需要设置仲裁器。下面示例性阐述本技术一些实施例提供的仲裁器。
66.如图2所示，在本技术的一些实施例中，片上外部总线通信的装置10还包括：仲裁器100，该仲裁器100与外部总线接口输200的输入端连接，仲裁器100被配置为从多个片上设备中确定可使用外部总线的目标设备。
67.例如，在本技术的一些实施例中，仲裁器设置有：用于接收各种设备的外部总线使用请求的输入接口，内核访问锁定信号输入接口、dma访问锁定信号输入接口以及最多可传输的数据数量输入接口，用于输出针对各种设备的外部总线使用请求应答信号，其中，通过所述请求应答信号可以筛选出来自于所述目标设备的数据传输指令。
68.也就是说，与现有技术相比，本技术的一些实施例为片上的外部总线设置了仲裁器。
69.如图5所示，该仲裁器100的输入和输出信号如下所述。
70.core_lock:内核访问锁定信号，每个内核都可以锁定外部总线，获得外部总线的core可以使能锁定功能，未获得外部总线权不能锁定。
71.cbr:内核申请外部总线信号，申请外部总线的使用请求。
72.cbg:内核获得外部总线使用权的应答信号。
73.dma_lock:dma访问锁定信号，每个dma通道都可以锁定外部总线，获得外部总线的dma可以使能锁定功能，未获得外部总线权不能锁定。
74.dbr:dma申请外部总线信号，申请外部总线的使用请求。
75.dbg:dma获得外部总线使用权的应答信号。
76.br：普通设备申请外部总线权限信号。
77.bg:普通设备获得外部总线使用权应答信号。
78.hbr:外部主机申请外部总线使用权信号。
79.hbg:外部主机获得外部总线使用权信号。
80.bmax:多个相同优先级设备申请外部总线时，获得外部总线使用权设备最多可传输的数据数量。
81.下面示例性阐述仲裁器的仲裁过程。
82.仲裁器的具体实现过程为：当系统中有多个处理器核、多个dma主机通道以及可发起对外部设备访问的多个主设备时。使用如下的仲裁机制对外部总线的使用权进行分配。
83.外部主机作为第一优先级，如图6所示，当主机进行申请外部总线时，如果外部总线没有锁定(core_lock或dma_lock)时，当前数据传输完成时trans_finish，将外部总线权限给到外部主机，当外部总线lock时不会释放总线。
84.内核访问作为第二优先级，当没有外部总线申请时，多个内核访问外部总线时，按照轮询的方式对总线访问的权限进行分配，依次从内核1轮询到内核n。内核访问能够打断正常的dma访问，无法打断dma锁定外部总线dma_lock的数据访问。
85.dma访问作为第三优先级，相同dma使用轮询机制(如图7所示)进行数据传输，dma能够打断普通的数据传输。
86.其他访问作为第四优先级，在相同优先级下，同样使用轮询机制进行数据传输。
87.外部总线最大数据传输量bmax限定了在同一优先级的情况下，每个主设备获得总线能够传输数据的最大数量。当达到最大传输数量时，需要将总线权限给到下一个具有相同优先级的主设备。
88.当内核和dma进行数据传输时，可以通过外部总线锁定的方式将外部总线使用权长期占用。这种设计主要用于解决原子操作问题，保证了所需数据的一致性。例如内核计算时，将数据存储到外部设备，在下一次计算时需要使用该数据，所以在下次计算之前不希望存储的数据被更改时，就需要启用core_lock，将外部总线锁定，不允许其他的设备和外部主机使用外部总线。当下次计算时将数据从外部存储单元读回之后，才会将core_lock释放，进行正常的总线仲裁。dma锁定总线也具有相同的功能。而通常的外部总线不具备该功能。
89.对外部总线增加了主机申请总线机制，可满足外部主机使用共同的存储设备的目的。外部主机通过申请使用外部总线的方式，获得外部总线的使用权，可以对外部的存储设备进行访问。
90.图7相同优先级仲裁的顺序判定。
91.相同优先级的仲裁是通过轮询仲裁的方式进行仲裁。图7的br1为处理器的总线申请，br2为处理器2的总线申请，br3为处理器3的总线申请，处理器id＝x表征总线申请信号为brx信号。
92.在系统上电启动时，默认处理器id＝0的具有最高优先级。优先级顺序依次从低到高进行轮询。
93.如图7中所示，在同一时刻id＝1/2/3的三个处理器设备通过br1,br2,br3申请总线。br1具有最高优先级，当br1放弃总线时，br2才可以获得总线，br2放弃总线时，br3才会获得总线使用权。
94.图8中为内核，dma以及普通访问申请总线的仲裁机制。
95.当普通访问时br申请总线，普通访问获得总线使用权bg为高。
96.当dma以及内核访问时，会产生dbr和cbr总线申请信号。cbr比dbr比普通访问具有更高优先级，因此会打断普通数据传输。当普通传输传输完当前的数据后会放弃总线使用全给内核，即cbg拉高，bg变低。
97.当内核访问结束放弃总线cbr＝0,时，由于dma还在申请总线比普通传输优先级高，总线使用权给到dma即dbg拉高。当dma数据传输总线放弃总线之后，总线使用权再次给到普通传输bg变高。
98.下面示例性阐述基于上述片上外部总线通信的装置实施的片上外部总线通信的方法。
99.如图9所示，本技术实施例提供一种片上外部总线通信的方法，该方法包括：s101，接收来自于芯片上目标设备的数据传输指令，其中，所述数据传输指令用于访问外部存储设备；s102，为外部总线配置目标读写时序，并通过所述外部总线向所述外部存储设备发送所述数据传输指令。
100.可以理解的是，一方面，在芯片的实际应用中，由于不同电路板的差异，导致数据传输需要的建立和保持时间不同，固定的数据传输协议可能无法满足某些应用场景的需要，而采用本技术的实施例可配置时序能够解决该问题。另一方面，本技术的一些实施例通过支持多种协议，满足不同场景下数据通信的需要。
101.在本技术的一些实施例中，在执行s101之前，片上外部总线通信的方法还包括：接收所述芯片上多个设备的数据传输指令，其中，一个设备对应一个数据传输指令；根据仲裁策略将所述外部总线的使用权限分配给所述多个设备中的所述目标设备。本技术的一些实施例通过仲裁策略以保证多个设备可以分时使用同一外部总线，提升外部总线的使用效率。
102.在本技术的一些实施例中，在所述根据仲裁策略将所述外部总线的使用权限分配给所述多个设备中的所述目标设备之前，所述片上外部总线通信的方法还包括：对每个设备的数据传输指令进行缓存，得到缓存信息；其中，所述接收来自于芯片上目标设备的数据传输指令，包括：从所述缓存信息中读取与所述目标设备对应的数据传输指令。
103.本技术的一些实施例需要先缓存来自于多个片上设备的数据传输指令，这种操作，先缓存了数据和指令，不会阻塞后续内核和dma设备的其他指令的执行，使得程序执行更高效。
104.在本技术的一些实施例中，所述设备的类型至少包括：外部主机、内核、dma以及其他设备，其中，所述仲裁策略包括：来自于所述外部主机的数据传输指令属于第一优先级，来自于所述内核的数据传输指令属于第二优先级，来自于所述dma的数据传输指令属于第三优先级，来自于所述其他设备的数据传输指令属于第四优先级。本技术的一些实施例通过为不同种类的设备设置不同的优先级可以保证重要设备能够优先使用外部总线。
105.在本技术的一些实施例中，所述仲裁策略还包括：对于相同优先级下的多个数据传输指令采用轮询机制进行数据传输；若存在多个相同优先级的设备申请总线时，通过最大数据传输量的值控制获得总线使用权的设备最多可传输的数据数量。本技术的一些实施例通过设置的最大数据传输量的值bmax以及轮询功能的设置保证了同一优先级的设备都有使用外部总线的机会。
106.在本技术的一些实施例中，所述目标设备为内核或者dma时，其中，所述通过外部总线向所述外部存储设备发送所述数据传输指令，包括：通过锁定所述外部总线的方式使用所述外部总线。本技术的一些实施例使得当内核和dma采用外部总线进行数据传输时，通过总线锁定的方式将外部总线使用权长期占用，这种设计主要用于解决原子操作问题，保证了所需数据的一致性。
107.在本技术的一些实施例中，所述多种外部总线协议包括第一外部总线协议，与所述第一外部总线协议对应的控制信号包括：有效片选信息，所述有效片选信息包括setup、active和hold，其中，所述的setup、active和hold中任意一个参量所持续的周期时间可动态配置。本技术的一些实施例的外部总线中第一外部总线协议(即慢速协议)支持的setup、active和hold动态可配，能够通过设置不同的建立和保持时间，满足不同场景下芯片建立和保持时间的需要。
108.在本技术的一些实施例中，与所述第一外部总线协议对应的控制信号还包括：准备信息，其中，所述准备信息是来自于所述外部存储设备的信号，所述准备信息用于延长与所述active对应的周期时间。本技术的一些实施例将可配置的准备信息ready信号作为外部存储设备向外部总线接口的输入信号，可以延长active的数据传输周期，解决在数据传输时，数据不能及时处理的问题。
109.在本技术的一些实施例中，所述多种外部总线协议包括第二外部总线协议，与所述第二外部总线协议对应的控制信号还包括延时信号，其中，通过配置所述延时信号delay的值以控制输出的控制地址信号和数据信号之间的延时。本技术的一些实施例第二外部总线协议(即快速协议)支持控制和数据期延时delay可配，通过配置delay的值，可以控制输出的控制地址信号和数据信号之间的延时，本功能可以解决快速数据传输中，建立事件和保持时间不足的问题。
110.本技术的一些实施例提供一种芯片，所述芯片包括：多个外部主机、多个内核以及多个dma；如片上外部总线通信的装置，其中，所述多个外部主机、所述多个内核以及所述多个dma与所述装置包括的仲裁器的输入端连接。
111.本技术的一些实施例提供一种系统，所述系统包括：多个外部主机、多个内核以及多个dma；如片上外部总线通信的装置，其中，所述多个外部主机、所述多个内核以及所述多个dma与所述装置的仲裁器的输入端连接；外部存储设备，与所述装置包括的外部总线接口的输出端连接。
112.在本技术所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本技术的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
113.另外，在本技术各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
114.所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本技术各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
115.以上所述仅为本技术的实施例而已，并不用于限制本技术的保护范围，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
116.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应所述以权利要求的保护范围为准。
117.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。