显示装置的制作方法

1.本发明涉及显示装置。


背景技术：

2.显示装置是以视觉方式显示数据的装置。显示装置不仅被用作如移动电话等这样的小型产品的显示器，还被用作如电视机等这样的大型产品的显示器。
3.这种显示装置包括被划分为显示区域和非显示区域的基板，并且在显示区域彼此绝缘地形成有栅极线和数据线。在显示区域定义多个像素区域，并且分别配置在多个像素区域中的像素为了向外部显示图像而从彼此交叉的栅极线和数据线接收电信号，从而发光。在各像素区域(each pixel region or each of pixel regions(各个像素区域))具备薄膜晶体管以及与所述薄膜晶体管电连接的像素电极，并且在所述像素区域共同地具备对置电极。在非显示区域可以具备向显示区域内的像素传递电信号的各种布线、栅极驱动部以及可连接数据驱动部及控制部的焊盘等。
4.近几年，显示装置其用途变得多样化。此外，由于显示装置的厚度变薄并且重量轻，因此趋势是其使用范围变得更广。近几年，随着显示装置其用途变得多样化，正在尝试各种提高显示装置的品质的设计。


技术实现要素：

5.本发明想要解决的课题在于，提供一种减小向像素传递电信号的布线的电阻的显示装置。
6.本发明想要解决的技术课题并不限于以上所提及的技术课题，通过本发明的记载，本领域技术人员应当能够理解未提及的其他技术课题。
7.根据本发明的一观点，提供一种显示装置，包括：多个像素，配置在基板上；第一扫描线，配置在所述基板上，并且在平面上包括沿着第一方向延伸而与所述多个像素中的配置在同一行的像素连接的第一延伸部分以及分别从所述第一延伸部分在第二方向上延伸的多个第一分支；第二扫描线，配置在所述基板上，在平面上沿着所述第一方向延伸，并且在所述第二方向上与所述第一延伸部分间隔开；以及多个第一接触插塞，连接所述多个第一分支和所述第二扫描线。
8.根据一例，可以是，配置在所述多个第一接触插塞中的沿着所述第一方向彼此相邻的第一接触插塞之间的所述多个像素中的配置在同一行的像素的个数是k，在此，k是自然数。
9.根据一例，可以是，所述显示装置还包括：第一初始化栅极线，配置在所述基板上，并且在平面上沿着所述第一方向延伸，从而与所述多个像素中的配置在同一行的像素连接；第二初始化栅极线，配置在所述基板上，并且在平面上具有沿着所述第一方向延伸且与所述第一初始化栅极线在所述第二方向上间隔开的多个第一部分以及至少一部分与所述第一初始化栅极线重叠的多个第二部分；以及多个第二接触插塞，连接所述第一初始化栅
极线和所述第二初始化栅极线。
10.根据一例，可以是，沿着所述第一方向彼此交替地配置所述第二初始化栅极线的所述多个第一部分和所述多个第二部分。
11.根据一例，可以是，所述第二初始化栅极线包括分别从所述多个第一部分在所述第二方向上延伸的多个第二分支，所述多个第二接触插塞分别连接所述第一初始化栅极线和所述多个第二分支。
12.根据一例，可以是，配置在所述多个第二接触插塞中的沿着所述第一方向彼此相邻的第二接触插塞之间的所述多个像素中的配置在同一行的像素的个数是k个。
13.根据一例，可以是，所述第一初始化栅极线包括在平面上沿着所述第一方向延伸的第二延伸部分以及多个第三分支，所述多个第三分支分别包括：第一部分，从所述第二延伸部分在所述第二方向上延伸；第二部分，从所述第一部分在所述第一方向延伸；以及第三部分，从所述第二部分在所述第二方向上延伸。
14.根据一例，可以是，所述多个像素分别包括：发光元件；驱动薄膜晶体管，根据栅极-源极电压控制流向所述发光元件的电流；补偿薄膜晶体管，响应于扫描信号，彼此连接所述驱动薄膜晶体管的漏极和栅极；以及节点连接图案，连接所述驱动薄膜晶体管的栅极和所述补偿薄膜晶体管的漏极，所述显示装置还包括：数据线，配置在所述基板上，并且在平面上沿着所述第二方向延伸，从而与所述多个像素中的配置在同一列的像素连接，所述第一初始化栅极线的所述第三部分在平面上位于所述数据线与所述节点连接图案之间。
15.根据一例，可以是，所述显示装置还包括：多个栅极图案，在所述第一方向上彼此被间隔开，并且至少一部分与所述第二初始化栅极线的所述多个第一部分中的一个重叠。
16.根据一例，可以是，至少一部分与所述第二初始化栅极线的所述多个第一部分中的所述一个重叠的所述多个栅极图案的个数是三个。
17.根据一例，可以是，所述显示装置还包括：第一导电层，配置在所述基板上，并且包括所述第一扫描线、所述第一初始化栅极线以及所述多个栅极图案；以及第二导电层，配置在所述第一导电层上，并且包括所述第二扫描线以及所述第二初始化栅极线。
18.根据一例，可以是，所述第二扫描线配置在所述第一扫描线上，并且至少一部分与所述多个第一分支重叠。
19.根据一例，可以是，所述第二扫描线和所述多个第一接触插塞是一体的。
20.根据一例，可以是，所述显示装置还包括：半导体层，包括介于所述基板与所述第一扫描线之间且分别包括于所述多个像素的多个有源区域以及与所述多个有源区域连接的电压线。
21.根据本发明的其他观点，提供一种显示装置，包括：多个像素，配置在基板上；第一栅极线，配置在所述基板上，并且在平面上沿着第一方向延伸，从而与所述多个像素中的配置在同一行的像素连接；第二栅极线，配置在所述基板上，并且在平面上具有沿着所述第一方向延伸且在第二方向与所述第一栅极线间隔开的多个第一部分以及至少一部分与所述第一栅极线重叠的多个第二部分；以及多个接触插塞，连接所述第一栅极线和所述第二栅极线。
22.根据一例，可以是，沿着所述第一方向彼此交替地配置所述第二栅极线的所述多个第一部分和所述多个第二部分。
23.根据一例，可以是，所述第二栅极线包括分别从所述多个第一部分在所述第二方向上延伸的多个第一分支，所述多个接触插塞分别连接所述第一栅极线和所述多个第一分支。
24.根据一例，可以是，配置在所述多个接触插塞中的沿着所述第一方向彼此相邻的接触插塞之间的所述多个像素中的配置在同一行的像素的个数是k个。
25.根据一例，可以是，所述第一栅极线在平面上包括沿着所述第一方向延伸的延伸部分以及多个第二分支，所述多个第二分支分别包括：第一部分，从所述延伸部分在所述第二方向上延伸；第二部分，从所述第一部分在所述第一方向上延伸；以及第三部分，从所述第二部分在所述第二方向上延伸。
26.根据一例，可以是，所述显示装置还包括：多个栅极图案，在所述第一方向彼此被间隔开，并且至少一部分与所述第二栅极线的所述多个第一部分中的一个重叠。
27.通过以下的用于实施发明的具体的内容、权利要求书以及附图，前述以外的其他侧面、特征和优点会变得明确。
28.这种普通而具体的侧面可以使用系统、方法、计算机程序或者任一系统、方法、计算机程序的组合来实施。
29.(发明效果)
30.根据如上所述构成的本发明的一实施例，可以实现减小了向像素传递电信号的布线的电阻的显示装置。当然，并不是通过这种效果限定本发明的范围。
附图说明
31.图1是一实施例涉及的显示装置示意性框图。
32.图2示意性表示一实施例涉及的扫描线。
33.图3示意性表示一实施例涉及的初始化栅极线。
34.图4表示一实施例涉及的像素的等效电路图。
35.图5是一实施例涉及的像素电路的示意性平面图。
36.图6是示意性表示图5的半导体层的平面图。
37.图7是示意性表示图5的导电层的平面图。
38.图8是将图5的像素电路沿着i-i
′
线和ii-ii
′
线截取的例示性的剖视图。
39.图9是将图5的像素电路沿着i-i
′
线和iii-iii
′
线截取的例示性的剖视图。
40.符号说明：
41.100：显示装置；gwl1：第一扫描线；gwl2：第二扫描线；ep1：第一延伸部分；br1：第一分支；cp1：第一接触插塞；cp2：第二接触插塞；gil1：第一初始化栅极线；gil2：第二初始化栅极线；p1：第二初始化栅极线的第一部分；p2：第二初始化栅极线的第二部分。
具体实施方式
42.本发明可以具有各种变换以及各种实施例，在附图中例示特定实施例，并在此进行详细说明。参照与附图一起详细后述的各实施例，本发明的效果、特征以及达成这些效果和特征的方法会变得明确。但是，本发明并不限于以下公开的各实施例，可以以各种形态实现本发明。
43.以下，参照附图详细说明本发明的各实施例，在参照附图进行说明时，对于相同或对应的构成要素赋予相同的符号，并省略对其的重复说明。
44.在以下的实施例中，第一、第二等用语并不是限定性用语，是为了将一个构成要素区别于其他构成要素而使用。
45.在以下的实施例中，单数的表述在文中没有明确相反意思时包括多个的表述。
46.在以下的实施例中，包括或者具有等用语应理解为是指代说明书上记载的特征或构成要素的存在，并不是事先排除一个以上的其他特征或构成要素的附加可能性。
47.在以下的实施例中，膜、区域、构成要素等部分位于其他部分上或者上方时，不仅包括直接位于其他部分上的情况，还包括其间存在其他膜、区域、构成要素等的情况。
48.在附图中，为了便于说明，各构成要素其大小可能会有所放大或缩小。例如，图示的各构成的大小以及厚度是为了便于说明而任意示出的，本发明并不一定限于图示的情况。
49.在某一实施例可以以不同方式实现的情况下，特定的工序顺序也可以与所说明的顺序不同地被执行。例如，连续说明的两个工序实质上可以同时被执行，也可以以与所说明的顺序相反的顺序被执行。
50.在本说明书中，“a和/或b”表示是a、或者是b、或者是a和b的情况。此外，在本说明书中，“a和b中的至少一个”表示是a、或者是b、或者是a和b的情况。
51.在以下的实施例中，当记载为膜、区域、构成要素等被连接时，不仅包括膜、区域、构成要素直接被连接的情况，和/或，还包括在膜、区域、构成要素之间夹设其他膜、区域、构成要素而间接被连接的情况。例如，在本说明书中，当记载为膜、区域、构成要素等被电连接时，表示膜、区域、构成要素等直接被电连接的情况和/或在其间夹设其他膜、区域、构成要素等而间接被电连接的情况。
52.x轴、y轴和z轴并不限于直角坐标系上的三轴，可以解释为包括其的更宽泛的意义。例如，x轴、y轴和z轴可以彼此正交，也可以指代彼此不正交的彼此不同的方向。
53.图1是一实施例涉及的显示装置的示意性框图。显示装置可以是包括根据电流而明亮度变得不同的发光元件(例如，有机发光二极管(organic light emitting diode))的有机发光显示装置(organic light emitting display)。以下，以显示装置为有机发光显示装置的情况为中心进行说明。
54.参照图1，有机发光显示装置100包括显示部110、栅极驱动部120、数据驱动部130、时序控制部140以及电压生成部150。
55.显示部110包括如位于第i行且第j列的像素pxij这样的像素px(参照图2等)。为了便于理解，在图1中仅示出了一个像素pxij，但是m
×
n个像素px例如可以被排列成矩阵形态。在此，i是1以上且m以下的自然数，并且j是1以上且n以下的自然数。
56.在图1中仅作为例示性的目的，以包括七个晶体管和一个电容器的像素px为中心进行说明。但是，本发明并不仅适用于采用了这种特定像素电路的像素px，同样也适用于采用了其他像素电路(例如，包括两个晶体管和一个电容器的像素电路)的像素px等。
57.各像素px与扫描线gwl_1至gwl_m、初始化栅极线gil_1至gil_m 1、发光控制线eml_1至eml_m及数据线dl_1至dl_n连接。各像素px与电源线pl及电压线vl连接。例如，如图1所示，位于第i行且第j列的像素pxij可以与扫描线gwl_i、初始化栅极线gil_i、发光控制
线eml_i、数据线dl_j、电源线pl、电压线vl及初始化栅极线gil_i 1连接。针对像素pxij，可以将初始化栅极线gil_i 1称为下一初始化栅极线。
58.根据其他例，像素pxij可以与扫描线gwl_i、初始化栅极线gil_i、发光控制线eml_i、数据线dl_j、电源线pl、电压线vl及初始化栅极线gil_i 1中的一部分线连接。例如，像素pxij可以与扫描线gwl_i、数据线dl_j及电源线pl_j连接。
59.扫描线gwl_1至gwl_m、初始化栅极线gil_1至gil_m 1及发光控制线eml_1至eml_m可以在第一方向(或者行方向)dr1上延伸而与位于同一行的像素px连接。数据线dl_1至dl_n可以在第二方向(或者列方向)dr2上延伸而与位于同一列的像素px连接。
60.另一方面，在图1中将扫描线gwl_1至gwl_m分别用一个布线进行了图示，但是如后述的图2所示，扫描线gwl_1至gwl_m分别可以是双重布线。即，扫描线gwl_1至gwl_m分别可以包括第一扫描线以及第二扫描线。或者，在图1中，将初始化栅极线gil_1至gil_m 1分别用一个布线进行了图示，但是如后述的图3所示，初始化栅极线gil_1至gil_m 1分别可以是双重布线。即，初始化栅极线gil_1至gil_m 1分别可以包括第一初始化栅极线以及第二初始化栅极线。
61.电源线pl可以在第二方向dr2上延伸而与位于同一列的像素px连接。在图1中示出了电源线pl在第二方向dr2上延伸的情况，但是作为其他实施例，电源线pl可以在第一方向dr1上延伸。作为又一实施例，电源线pl可以如后述的图5所示那样包括在第一方向dr1上延伸的多个横向电源线以及在第二方向dr2上延伸的多个纵向电压线。
62.电压线vl可以在第一方向dr1上延伸而与位于同一行的像素px连接。在图1中示出了电压线vl在第一方向dr1上延伸的情况，但是作为其他实施例，电压线vl可以在第二方向dr2上延伸。作为又一实施例，电压线vl可以如后述的图5所示那样包括在第一方向dr1上延伸的多个横向电压线以及在第二方向dr2上延伸的多个纵向电压线。
63.扫描线gwl_1至gwl_m分别将从栅极驱动部120输出的扫描信号gw_1至gw_m(以下，无需特别区分时仅称为扫描信号gw)传递至同一行的像素px，初始化栅极线gil_1至gil_m分别将从栅极驱动部120输出的第一初始化信号gi_1至gi_m(以下，无需特别区分时仅称为第一初始化信号gi)传递至同一行的像素px，并且初始化栅极线gil_2至gil_m 1分别将从栅极驱动部120输出的第二初始化信号gb_1至gb_m(以下，无需特别区分时仅称为第二初始化信号gb)传递至同一行的像素px。第一初始化信号gi_i和第二初始化信号gb_i-1可以是通过初始化栅极线gil_i传递的同一信号。
64.发光控制线eml_1至eml_m分别将从栅极驱动部120输出的发光控制信号em_1至em_m传递至同一行的像素px。数据线dl_1至dl_n分别将从数据驱动部130输出的数据电压dm_1至dm_n(以下，无需特别区分时仅称为数据电压dm)传递至同一列的像素px。位于第i行且第j列的像素pxij接收扫描信号gw_i、第一初始化信号gi_i、第二初始化信号gb_i、数据电压dm_j以及发光控制信号em_i。
65.电源线pl将从电压生成部150输出的第一驱动电压elvdd传递至同一列的像素px。根据其他例，第一驱动电压elvdd可以通过在第一方向dr1上延伸的电源线而被传递至同一行的像素px。
66.电压线vl将从电压生成部150输出的初始化电压vint传递至同一行的像素px。根据其他例，初始化电压vint可以通过在第二方向dr2上延伸的电压线而被传递至同一列的
像素px。
67.像素pxij包括发光元件以及基于数据电压dm_j控制流向发光元件的电流的大小的驱动薄膜晶体管(thin film transistor，tft)。从数据驱动部130输出数据电压dm_j，并且通过数据线dl_j而在像素pxij中接收数据电压dm_j。发光元件例如可以是有机发光二极管。发光元件可以以与从驱动薄膜晶体管接收到的电流的大小对应的明亮度发光，从而像素pxij可以表现出与数据电压dm_j对应的灰度。像素px可以与能够显示所有颜色的单位像素的一部分(例如，子像素)对应。像素pxij还可以包括至少一个开关薄膜晶体管以及至少一个电容器。以下，更详细说明像素pxij。
68.电压生成部150可以生成像素pxij的驱动所需的电压。例如，电压生成部150可以生成第一驱动电压elvdd、第二驱动电压elvss以及初始化电压vint。第一驱动电压elvdd的电平可以高于第二驱动电压elvss的电平。初始化电压vint的电平可以高于第二驱动电压elvss的电平。初始化电压vint与第二驱动电压elvss的差异可以小于像素px的发光元件发光所需的阈值电压。
69.虽然未在图1中示出，但是电压生成部150可以生成用于控制像素pxij的开关薄膜晶体管的第一栅极电压vgh和第二栅极电压vgl来提供至栅极驱动部120。若将第一栅极电压vgh施加至开关薄膜晶体管的栅极，则开关薄膜晶体管可以被截止，并且若将第二栅极电压vgl施加至开关薄膜晶体管的栅极，则开关薄膜晶体管可以被导通。第一栅极电压vgh可以被称为截止电压，并且第二栅极电压vgl可以被称为导通电压。像素pxij的开关薄膜晶体管可以是p型mosfet，并且第一栅极电压vgh的电平可以高于第二栅极电压vgl的电平。虽然未在图1中图示，但是电压生成部150也可以生成伽马基准电压来提供至数据驱动部130。
70.时序控制部140可以控制栅极驱动部120和数据驱动部130的工作时序，从而控制显示部110。显示部110的各像素px可以每隔帧期间接收新的数据电压dm，并且以与数据电压dm对应的亮度发光，从而显示与一帧的图像源数据rgb对应的图像。
71.根据一实施例，一帧期间可以包括栅极初始化期间、数据写入和阳极初始化期间以及发光期间。在栅极初始化期间，可以与第一初始化信号gi同步地将初始化电压vint施加至像素px。在数据写入和阳极初始化期间，可以与扫描信号gw同步地将数据电压dm提供至像素px，并且与第二初始化信号gb同步地将初始化电压vint施加至像素px。在发光期间，显示部110的像素px发光。
72.时序控制部140从外部接收图像源数据rgb和控制信号cont。时序控制部140可以基于显示部110和像素px的特性等，将图像源数据rgb变换成图像数据data。时序控制部140可以将图像数据data提供至数据驱动部130。
73.控制信号cont可以包括垂直同步信号(vsync)、水平同步信号(hsync)、数据选通信号(data enable，de)、时钟信号(clk)等。时序控制部140可以利用控制信号cont，控制栅极驱动部120和数据驱动部130的工作时序。时序控制部140可以对水平扫描期间(horizontal scanning period)的数据选通信号(de)进行计数来判断帧期间。在该情况下，可以省略从外部供给的垂直同步信号(vsync)和水平同步信号(hsync)。图像源数据rgb包括像素px的亮度(luminance)信息。亮度可以具有确定的数量的灰度(gray)，例如可以具有1024(＝2
10
)、256(＝28)或64(＝26)个灰度。
74.时序控制部140可以生成控制信号，所述控制信号包括用于控制栅极驱动部120的
工作时序的栅极时序控制信号gdc以及用于控制数据驱动部130的工作时序的数据时序控制信号ddc。
75.栅极时序控制信号gdc可以包括栅极起始脉冲(gate start pulse，gsp)、栅极移位时钟(gate shift clock，gsc)、栅极输出选通(gate output enable，goe)信号等。栅极起始脉冲(gsp)在扫描期间的起始时刻被供给至生成第一个扫描信号的栅极驱动部120。栅极移位时钟(gsc)是共同向栅极驱动部120输入的时钟信号，是用于使栅极起始脉冲(gsp)移位的时钟信号。栅极输出选通(goe)信号控制栅极驱动部120的输出。
76.数据时序控制信号ddc可以包括源起始脉冲(source、start pulse，ssp)、源采样时钟(source sampling clock，ssc)、源输出选通(source output enable，soe)信号等。源起始脉冲(ssp)控制数据驱动部130的数据采样起始时刻，并且在扫描期间的起始时刻被提供至数据驱动部130。源采样时钟(ssc)是以上升沿或者下降沿为基准在数据驱动部130内控制数据的采样工作的时钟信号。源输出选通(soe)信号控制数据驱动部130的输出。另一方面，供给至数据驱动部130的源起始脉冲(ssp)也可以根据数据传送方式而省略。
77.栅极驱动部120利用从电压生成部150提供的第一栅极电压vgh和第二栅极电压vgl来响应于从时序控制部140供给的栅极时序控制信号gdc，从而依次生成扫描信号gw_1至gw_m、第一初始化信号gi_1至gi_m以及第二初始化信号gb_1至gb_m。
78.数据驱动部130响应于从时序控制部140供给的数据时序控制信号ddc而对从时序控制部140供给的图像数据data进行采用并进行锁存，从而变换成并联数据体系的数据。数据驱动部130在变换成并联数据体系的数据时，将图像数据data变换成伽马基准电压，从而变换成模拟形态的数据电压。数据驱动部130通过数据线dl_1至dl_n，将数据电压dm_1至dm_n提供至各像素px。各像素px响应于扫描信号gw_1至gw_m而接收数据电压dm_1至dm_n。
79.图2示意性表示一实施例涉及的扫描线。
80.参照图2，有机发光显示装置包括如位于第i行且第j列的像素pxij这样的多个像素px。此外，有机发光显示装置包括与多个像素px中的位于第i行的像素连接的扫描线gwl_i。
81.扫描线gwl_i可以包括第一扫描线gwl1_i以及第二扫描线gwl2_i。
82.第一扫描线gwl1_i可以包括在第一方向dr1上延伸的第一延伸部分ep1以及多个第一分支br1。各个第一分支br1可以从第一延伸部分ep1在第二方向dr2上延伸。
83.第二扫描线gwl2_i可以在第一方向dr1上延伸。第二扫描线gwl2_i可以在平面上沿着第二方向dr2与第一扫描线gwl1_i的第一延伸部分ep1间隔开。
84.第一扫描线gwl1_i和第二扫描线gwl2_i可以通过多个第一接触插塞cp1而彼此被连接。例如，如图2所示，第一扫描线gwl1_i的第一分支br1和第二扫描线gwl2_i分别可以通过第一接触插塞cp1而彼此被连接。第二扫描线gwl2_i可以至少一部分与分别在第二方向dr2上延伸的第一扫描线gwl1_i的第一分支br1重叠，并且可以通过第一接触插塞cp1而与第一扫描线gwl1_i的第一分支br1分别连接。
85.在图2中示出了第一扫描线gwl1_i包括第一分支br1的情况，但是作为其他实施例，第二扫描线gwl2_i可以包括分支。在该情况下，第一扫描线gwl1_i可以至少一部分与第二扫描线gwl2_i的分支重叠，并且通过接触插塞而与第二扫描线gwl2_i的分支分别连接。
86.各个第一接触插塞cp1可以如后述的图8所示那样对应于导电层的一部分。各个第
一接触插塞cp1可以对应于被埋入形成在绝缘层的接触孔内的导电层的一部分。
87.在一实施例中，配置在多个第一接触插塞cp1中的在第一方向dr1上彼此相邻的第一接触插塞cp1之间的多个像素px中的配置在第i行的像素px的个数可以是k个。在此，k是自然数。可以调节配置在第i行的第一接触插塞cp1的个数，并且可以通过调节第一接触插塞cp1的个数来调节能够配置像素px的区域。
88.如在图1中前述的那样，栅极驱动部120可以将扫描信号gw_i输出至扫描线gwl_i。扫描线gwl_i可以包括第一扫描线gwl1_i以及第二扫描线gwl2_i，因此栅极驱动部120可以将扫描信号gw_i输出至第一扫描线gwl1_i和第二扫描线gwl2_i中的至少一个。
89.在一实施例中，第一扫描线gwl1_i的线电阻和第二扫描线gwl2_i的线电阻可以不同。例如，第二扫描线gwl2_i的线电阻可以小于第一扫描线gwl1_i的线电阻。第一扫描线gwl1_i与线电阻小的第二扫描线gwl2_i并联连接，因此可以减小第一扫描线gwl1_i和第二扫描线gwl2_i的整体线电阻。
90.栅极驱动部120可以将扫描信号gw_i输出至第二扫描线gwl2_i或者输出至第一扫描线gwl1_i和第二扫描线gwl2_i这两者。
91.配置在同一行的各像素px可以通过线电阻小的第二扫描线gwl2_i而分别接收扫描信号gw_i的传递。配置在同一行的各像素px可以通过线电阻小的第二扫描线gwl2_i而分别接收扫描信号gw_i的传递，因此配置在同一行的各像素px可以在减小了信号延迟差异的情况下分别接收扫描信号gw_i的传递。
92.此外，第一扫描线gwl1_i和第二扫描线gwl2_i分别沿着第一方向dr1连续地延伸，因此即使多个第一接触插塞cp1中的任一个变得不良，配置在第i行的各像素px也可以分别接收扫描信号gw_i的传递。因此，可以减小显示装置的不良率。
93.图3示意性表示一实施例涉及的初始化栅极线。
94.参照图3，有机发光显示装置包括如位于第i行且第j列的像素pxij这样的像素px。此外，有机发光显示装置作为与多个像素px中的位于第i行的像素px连接的栅极线而包括初始化栅极线gil_i。
95.初始化栅极线gil_i可以包括第一初始化栅极线gil1_i以及第二初始化栅极线gil2_i。第一初始化栅极线gil1_i和第二初始化栅极线gil2_i分别可以在第一方向dr1上延伸。
96.第二初始化栅极线gil2_i可以包括多个第一部分p1和多个第二部分p2。
97.第二初始化栅极线gil2_i的各个第一部分p1可以在平面上沿着第一方向dr1延伸，并且在第二方向dr2上与第一初始化栅极线gil1_i间隔开。第二初始化栅极线gil2_i的各个第二部分p2可以在平面上沿着第一方向dr1延伸，并且至少一部分与第一初始化栅极线gil1_i重叠。
98.在一实施例中，如图3所示，可以沿着第一方向dr1彼此交替地配置第一部分p1和第二部分p2。
99.第一初始化栅极线gil1_i和第二初始化栅极线gil2_i可以通过多个第二接触插塞cp2而彼此被连接。例如，如图3所示，各个第二接触插塞cp2的位置可以对应于第一初始化栅极线gil1_i和第二初始化栅极线gil2_i彼此重叠的部分。各个第二接触插塞cp2的位置可以对应于第二初始化栅极线gil2_i的第二部分p2。第一初始化栅极线gil1_i和第二初
始化栅极线gil2_i的第二部分p2可以通过第二接触插塞cp2而彼此被连接。
100.在图3中示出了各个第二接触插塞cp2的位置对应于第二初始化栅极线gil2_i的第二部分p2的情况，但是作为其他实施例，如后述的图5和图7所示，第二初始化栅极线gil2_i可以在第二初始化栅极线gil2_i的第一部分p1分别包括在第二方向dr2上延伸的多个分支，并且各个第二接触插塞cp2可以与多个所述分支重叠。第一初始化栅极线gil1_i可以至少一部分与分别在第二方向dr2上延伸的多个所述分支重叠，并且可以通过多个第二接触插塞cp2而分别与第二初始化栅极线gil2_i连接。
101.作为又一实施例，第一初始化栅极线gil1_i可以包括从第一初始化栅极线gil1_i分别在第二方向dr2上延伸的多个分支，并且各个第二接触插塞cp2可以与多个所述分支重叠。第二初始化栅极线gil2_i可以至少一部分与在第二方向dr2上分别延伸的多个所述分支重叠，并且可以通过多个第二接触插塞cp2而与第一初始化栅极线gil1_i分别连接。
102.如后述的图8所示，各个第二接触插塞cp2可以对应于导电层的一部分。各个第二接触插塞cp2可以对应于被埋入形成在绝缘层的接触孔内的导电层的一部分。
103.在一实施例中，配置在多个第二接触插塞cp2中的在第一方向dr1上彼此相邻的第二接触插塞cp2之间的多个像素px中的配置在第i行的像素px的个数可以是k个。在此，k是自然数。可以调节配置在第i行的第二接触插塞cp2的个数，并且通过调节第二接触插塞cp2的个数，可以调节能够配置像素px的区域。
104.在图1中前述的那样，栅极驱动部120可以将第一初始化信号gi_i输出至初始化栅极线gil_i。初始化栅极线gil_i可以包括第一初始化栅极线gil1_i以及第二初始化栅极线gil2_i，因此栅极驱动部120可以将第一初始化信号gi_i输出至第一初始化栅极线gil1_i和第二初始化栅极线gil2_i中的至少一个。
105.在一实施例中，第一初始化栅极线gil1_i的线电阻和第二初始化栅极线gil2_i的线电阻可以不同。例如，第二初始化栅极线gil2_i的线电阻可以小于第一初始化栅极线gil1_i的线电阻。第一初始化栅极线gil1_i与线电阻小的第二初始化栅极线gil2_i并联连接，因此可以减小第一初始化栅极线gil1_i和第二初始化栅极线gil2_i的整体的线电阻。
106.栅极驱动部120可以将第一初始化信号gi_i输出至第二初始化栅极线gil2_i，或者输出至第一初始化栅极线gil1_i和第二初始化栅极线gil2_i这两者。
107.配置在同一行的各像素px可以通过线电阻小的第二初始化栅极线gil2_i而分别接收第一初始化信号gi_i的传递。配置在同一行的各像素px可以通过线电阻小的第二初始化栅极线gil2_i分别接收第一初始化信号gi_i的传递，因此配置在同一行的各像素px可以在信号延迟被减少的情况下分别接收第一初始化信号gi_i的传递。
108.此外，第一初始化栅极线gil1_i和第二初始化栅极线gil2_i分别沿着第一方向dr1连续地延伸，因此即使多个第二接触插塞cp2中的任一个变得不良，配置在第i行的各像素px也可以分别接收第一初始化信号gi_i的传递。因此，可以减小显示装置的不良率。
109.到此为止，如图3所示，初始化栅极线gil_i可以包括彼此部分重叠的第一初始化栅极线gil1_i以及第二初始化栅极线gil2_i。这只是一实施例，作为其他实施例，初始化栅极线gil_i可以如前述的图2所示的扫描线gwl_i那样包括在平面上沿着第二方向dr2彼此被间隔开的第一初始化栅极线以及第二初始化栅极线。此时，第一初始化栅极线或第二初始化栅极线中的一个可以包括在第二方向dr2上延伸的多个分支。
110.图4表示一实施例涉及的像素的等效电路图。
111.参照图4，像素pxij包括像素电路pcij以及与像素电路pcij连接的发光元件oled。
112.像素电路pcij与传递扫描信号gw_i的扫描线gwl_i、分别传递第一初始化信号gi_i和第二初始化信号gb_i的初始化栅极线gil_i、gbl_i、传递数据电压dj的数据线dl_j以及传递发光控制信号em_i的发光控制线eml_i连接。像素电路pcij与传递第一驱动电压elvdd的电源线pl以及传递初始化电压vint的电压线vl连接。像素电路pcij与施加第二驱动电压elvss的公共电极连接。包括像素电路pcij的像素pxij可以对应于图1的像素pxij。
113.像素pxij包括发光元件oled、第一薄膜晶体管t1至第七薄膜晶体管t7以及储能电容器cst。发光元件oled可以是具有阳极和阴极的有机发光二极管。阴极可以是被施加第二驱动电压elvss的公共电极。
114.第一薄膜晶体管t1可以是根据栅极-源极电压决定漏极电流的大小的驱动晶体管，第二薄膜晶体管t2至第七薄膜晶体管t7可以是根据栅极-源极电压(实质上根据栅极电压)被导通/截止的开关晶体管。
115.第一薄膜晶体管t1可以被称为驱动薄膜晶体管，第二薄膜晶体管t2可以被称为扫描薄膜晶体管，第三薄膜晶体管t3可以被称为补偿薄膜晶体管，第四薄膜晶体管t4可以被称为栅极初始化薄膜晶体管，第五薄膜晶体管t5可以被称为第一发光控制薄膜晶体管，第六薄膜晶体管t6可以被称为第二发光控制薄膜晶体管，并且第七薄膜晶体管t7可以被称为阳极初始化薄膜晶体管。
116.储能电容器cst连接在电源线pl与驱动薄膜晶体管t1的栅极之间。储能电容器cst可以具有与电源线pl连接的上部电极ce2(参照图8)以及与驱动薄膜晶体管t1的栅极连接的下部电极ce1(参照图8)。
117.驱动薄膜晶体管t1可以根据栅极-源极电压控制从电源线pl流向发光元件oled的电流id的大小。驱动薄膜晶体管t1可以具有与储能电容器cst的下部电极ce1连接的栅极、通过第一发光控制薄膜晶体管t5而与电源线pl连接的源极s以及通过第二发光控制薄膜晶体管t6而与发光元件oled连接的漏极d。
118.驱动薄膜晶体管t1可以根据栅极-源极电压而将驱动电流id输出至发光元件oled。驱动电流id的大小基于驱动薄膜晶体管t1的栅极-源极电压与阈值电压之差来决定。发光元件oled可以从驱动薄膜晶体管t1接收驱动电流id，并且可以以与驱动电流id的大小相应的明亮度发光。
119.扫描薄膜晶体管t2响应于扫描信号gw_i而将数据电压dm_j传递至驱动薄膜晶体管t1的源极s。扫描薄膜晶体管t2可以具有与扫描线gwl_i连接的栅极、与数据线dl_j连接的源极s以及与驱动薄膜晶体管t1的源极连接的漏极d。
120.补偿薄膜晶体管t3串联连接在驱动薄膜晶体管t1的漏极d与栅极之间，并且响应于扫描信号gw_i而将驱动薄膜晶体管t1的漏极d与栅极彼此连接。补偿薄膜晶体管t3可以具有与扫描线gwl_i连接的栅极、与驱动薄膜晶体管的漏极d连接的源极s以及与驱动薄膜晶体管t1的栅极连接的漏极d。
121.在图3中示出了补偿薄膜晶体管t3由一个薄膜晶体管构成的情况，但是作为其他实施例，补偿薄膜晶体管t3可以包括彼此串联连接的两个薄膜晶体管。例如，如后述的图5所示，补偿薄膜晶体管t3可以包括彼此串联连接的第一补偿薄膜晶体管t3a和第二补偿薄
膜晶体管t3b。
122.栅极初始化薄膜晶体管t4响应于第一初始化信号gi_i而将初始化电压vint施加至驱动薄膜晶体管t1的栅极。栅极初始化薄膜晶体管t4可以具有与初始化栅极线gil_i连接的栅极、与驱动薄膜晶体管t1的栅极连接的源极s以及与电压线vl连接的漏极d。
123.在图3中示出了栅极初始化薄膜晶体管t4由一个薄膜晶体管构成的情况，但是作为其他实施例，栅极初始化薄膜晶体管t4可以包括彼此串联连接的两个薄膜晶体管。例如，如后述的图5所示，栅极初始化薄膜晶体管t4可以包括彼此串联连接的第一栅极初始化薄膜晶体管t4a和第二栅极初始化薄膜晶体管t4b。
124.阳极初始化薄膜晶体管t7响应于第二初始化信号gb_i而将初始化电压vint施加至发光元件oled的阳极。阳极初始化薄膜晶体管t7可以具有与下一初始化栅极线gbl_i连接的栅极、与发光元件oled的阳极连接的源极s以及与电压线vl连接的漏极d。
125.第一发光控制薄膜晶体管t5可以响应于发光控制信号em_i而将电源线pl和驱动薄膜晶体管t1的源极s彼此连接。第一发光控制薄膜晶体管t5可以具有与发光控制线eml_i连接的栅极、与电源线pl连接的源极s以及与驱动薄膜晶体管t1的源极连接的漏极d。
126.第二发光控制薄膜晶体管t6可以响应于发光控制信号em_i而将驱动薄膜晶体管t1的漏极d和发光元件oled的阳极彼此连接。第二发光控制薄膜晶体管t6可以具有与发光控制线eml_i连接的栅极、与驱动薄膜晶体管t1的漏极d连接的源极s以及与发光元件oled的阳极连接的漏极d。
127.第一初始化信号gi_i可以与前一行的扫描信号gw_i-1实质上同步。第二初始化信号gb_i可以与扫描信号gw_i实质上同步。根据其他例，第二初始化信号gb_i可以与下一行的扫描信号gw_i 1实质上同步。
128.以下，详细说明一实施例涉及的有机发光显示装置的一个像素的具体的工作过程。
129.首先，若接收高电平的发光控制信号em_i，则第一发光控制薄膜晶体管t5和第二发光控制薄膜晶体管t6被截止，驱动薄膜晶体管t1停止驱动电流id的输出，发光元件oled停止发光。
130.然后，在接收低电平的第一初始化信号gi_i的栅极初始化期间内，栅极初始化薄膜晶体管t4被导通，初始化电压vint被施加至驱动薄膜晶体管t1的栅极(即，储能电容器cst的下部电极ce1)。在储能电容器cst中存储第一驱动电压elvdd与初始化电压vint之差elvdd-vint。
131.然后，在接收低电平的扫描信号gw_i的数据写入期间内，扫描薄膜晶体管t2和补偿薄膜晶体管t3被导通，驱动薄膜晶体管t1的源极s接收数据电压dm_j。因补偿薄膜晶体管t3，驱动薄膜晶体管t1被进行二极管连接，在正向上被偏置。驱动薄膜晶体管t1的栅极电压从初始化电压vint开始上升。若驱动薄膜晶体管t1的栅极电压变得与从数据电压dm_j减去驱动薄膜晶体管t1的阈值电压(threshold voltage)vth的数据补偿电压dm_j-|vth|相同，则驱动薄膜晶体管t1被截止，同时驱动薄膜晶体管t1的栅极电压的上升停止。由此，在储能电容器cst中存储第一驱动电压elvdd与数据补偿电压dm_j-|vth|之差elvdd-dm_j |vth|。
132.此外，在接收低电平的第二初始化信号gb_i的阳极初始化期间内，阳极初始化薄膜晶体管t7被导通，初始化电压vint被施加至发光元件oled的阳极。将初始化电压vint施
加至发光元件oled的阳极而使发光元件oled完全不发光，从而可以消除发光元件oled在下一帧与黑色灰度对应地微弱地发光的现象。
133.扫描信号gw_i和第二初始化信号gb_i实质上可以同步，在该情况下，数据写入期间和阳极初始化期间可以是相同的期间。
134.首先，若接收低电平的发光控制信号em_i，则第一发光控制薄膜晶体管t5和第二发光控制薄膜晶体管t6被导通，驱动薄膜晶体管t1可以输出与存储在储能电容器cst中的电压(即，从驱动薄膜晶体管t1的源极-栅极电压elvdd-dm_j |vth|减去了驱动薄膜晶体管t1的阈值电压|vth|的电压elvdd-dm_j)对应的驱动电流id，发光元件oled可以以与驱动电流id的大小对应的亮度发光。
135.图5是一实施例涉及的像素电路的示意性平面图。图6是示意性表示图5的半导体层的平面图，图7是示意性表示图5的导电层的平面图。
136.图5表示配置在第i行的像素电路pcij、pci(j 1)、pci(j 2)、pci(j 3)、pci(j 4)、pci(j 5)。像素电路pcij、pci(j 1)、pci(j 2)、pci(j 3)、pci(j 4)、pci(j 5)位于同一行，因此像素电路pcij、pci(j 1)、pci(j 2)、pci(j 3)、pci(j 4)、pci(j 5)可以与同一扫描线gwl_i、初始化栅极线gil_i、gil_i 1及发光控制线eml_i连接。
137.在一实施例中，如图5所示，扫描线gwl_i可以包括第一扫描线gwl1_i以及第二扫描线gwl2_i。第一扫描线gwl1_i和第二扫描线gwl2_i可以通过多个第一接触插塞cp1(图7)而彼此被连接。
138.在一实施例中，如图5所示，初始化栅极线gil_i可以包括第一初始化栅极线gil1_i以及第二初始化栅极线gil2_i。第一初始化栅极线gil1_i和第二初始化栅极线gil2_i可以通过多个第二接触插塞cp2(图7)而彼此被连接。初始化栅极线gil_i 1可以包括第一初始化栅极线gil1_i 1以及第二初始化栅极线gil2_i 1。第一初始化栅极线gil1_i 1和第二初始化栅极线gil2_i 1可以通过多个第二接触插塞cp2而彼此被连接。
139.配置在第i行的像素电路pcij、pci(j 1)、pci(j 2)、pci(j 3)、pci(j 4)、pci(j 5)分别可以与彼此不同的数据线dl_j、dl_j 1、dl_j 2、dl_j 3、dl_j 4、dl_j 5连接。数据线dl_j、dl_j 1、dl_j 2、dl_j 3、dl_j 4、dl_j 5分别可以在第二方向dr2上延伸而与配置在同一列的像素电路连接。
140.像素电路pcij、pci(j 1)、pci(j 2)、pci(j 3)、pci(j 4)、pci(j 5)可以与传递第一驱动电压elvdd(图4)的电源线pl及传递初始化电压vint(图4)的电压线vl连接。
141.在一实施例中，电源线pl可以包括横向电源线plh(图7)及纵向电压线plv。横向电源线plh和纵向电压线plv可以通过第十二接触插塞cp12而彼此被连接。横向电源线plh和纵向电压线plv可以在彼此交叉的部分彼此被连接。横向电源线plh和纵向电压线plv可以是多个，并且包括多个横向电源线plh和多个纵向电压线plv的电源线pl的平面形状可以是网格(mesh)结构。
142.在一实施例中，如图5所示，电压线vl可以包括横向电压线vlh和纵向电压线vlv。横向电压线vlh和纵向电压线vlv可以通过初始化连接图案vcp(图7)、第九接触插塞cp9(图7)及第十五接触插塞cp15而彼此被连接。横向电压线vlh和纵向电压线vlv可以在彼此交叉的部分彼此被连接。横向电压线vlh和纵向电压线vlv可以是多个，并且包括多个横向电压线vlh和多个纵向电压线vlv的电压线vl的平面形状可以是网格结构。
143.第十二接触插塞cp12、第九接触插塞cp9和第十五接触插塞cp15可以分别与导电层的一部分对应。第十二接触插塞cp12、第九接触插塞cp9和第十五接触插塞cp15可以对应于被埋入形成在绝缘层的接触孔内的导电层的一部分。
144.以下，说明分别包括于像素电路pcij、pci(j 1)、pci(j 2)、pci(j 3)、pci(j 4)、pci(j 5)的元件。分别包括于像素电路pcij、pci(j 1)、pci(j 2)、pci(j 3)、pci(j 4)、pci(j 5)的元件可以与作为像素电路pcij、pci(j 1)、pci(j 2)、pci(j 3)、pci(j 4)、pci(j 5)中的一个的像素电路pcij所包括的元件同样地适用，因此以像素电路pcij为基准进行说明。
145.像素电路pcij可以包括驱动薄膜晶体管t1、扫描薄膜晶体管t2、补偿薄膜晶体管t3、栅极初始化薄膜晶体管t4、第一发光控制薄膜晶体管t5、第二发光控制薄膜晶体管t6、阳极初始化薄膜晶体管t7以及储能电容器cst。
146.驱动薄膜晶体管t1包括驱动沟道区域c1、驱动沟道区域c1的两侧的驱动源极区域s1和驱动漏极区域d1以及驱动栅电极g1。驱动源极区域s1、驱动漏极区域d1和驱动栅电极g1分别对应于图4的驱动薄膜晶体管t1的源极s、漏极d和栅极。
147.驱动沟道区域c1可以形成为比其他沟道区域c2至c7长。例如，驱动沟道区域c1可以具有如ω或者英文字母“s”这样弯折多次的形状，从而在窄的空间内可以形成长的沟道长度。由于驱动沟道区域c1形成得长，因此施加至驱动栅电极g1的栅极电压的驱动范围(driving range)变宽，从而可以更加精准地控制从发光元件oled(图4)射出的光的灰度，可以提高显示品质。
148.储能电容器cst可以被配置成与驱动薄膜晶体管t1重叠。储能电容器cst包括下部电极ce1以及上部电极ce2。驱动栅电极g1除了作为驱动薄膜晶体管t1的栅极的功能以外，还可以执行作为储能电容器cst的下部电极ce1的功能。即，可以理解为驱动栅电极g1和下部电极ce1是一体的。
149.上部电极ce2可以具有开口部sop。开口部sop是将上部电极ce2的一部分去除而形成的，可以具有闭合形状(closed shape)的形态。节点连接图案ncp(图7)可以通过位于开口部sop内的第五接触插塞cp5(图7)而与下部电极ce1连接。上部电极ce2可以通过第八接触插塞cp8(图7)而与电源线pl连接。上部电极ce2可以在第一方向dr1上延伸，从而起到在第一方向dr1上传递第一驱动电压elvdd的作用。
150.开关薄膜晶体管t2包括开关沟道区域c2、开关沟道区域c2的两侧的开关源极区域s2和开关漏极区域d2以及开关栅电极g2。开关源极区域s2、开关漏极区域d2和开关栅电极g2分别对应于图4的开关薄膜晶体管t2的源极s、漏极d和栅极。开关源极区域s2和数据线dl_j可以通过数据连接图案dcp(图7)、第四接触插塞cp4(图7)和第十一接触插塞cp11而彼此被连接。
151.补偿薄膜晶体管t3可以包括彼此被串联连接的第一补偿薄膜晶体管t3a以及第二补偿薄膜晶体管t3b。第一补偿薄膜晶体管t3a包括第一补偿沟道区域c3a、第一补偿沟道区域c3a的两侧的第一补偿源极区域s3a和第一补偿漏极区域d3a以及第一补偿栅电极g3a。第二补偿薄膜晶体管t3b包括第二补偿沟道区域c3b、第二补偿沟道区域c3b的两侧的第二补偿源极区域s3b和第二补偿漏极区域d3b以及第二补偿栅电极g3b。驱动栅电极g1和第一补偿漏极区域d3a可以通过节点连接图案ncp、第五接触插塞cp5和第六接触插塞cp6(图7)而
彼此被连接。
152.栅极初始化薄膜晶体管t4可以包括彼此被串联连接的第一栅极初始化薄膜晶体管t4a以及第二栅极初始化薄膜晶体管t4b。第一栅极初始化薄膜晶体管t4a包括第一栅极初始化沟道区域c4a、第一栅极初始化沟道区域c4a的两侧的第一栅极初始化源极区域s4a和第一栅极初始化漏极区域d4a以及第一栅极初始化栅电极g4a。第二栅极初始化薄膜晶体管t4b包括第二栅极初始化沟道区域c4b、第二栅极初始化沟道区域c4b的两侧的第二栅极初始化源极区域s4b和第二栅极初始化漏极区域d4b以及第二栅极初始化栅电极g4b。第二栅极初始化漏极区域d4b和电压线vl可以彼此被连接。
153.第一发光控制薄膜晶体管t5包括第一发光控制沟道区域c5、第一发光控制沟道区域c5的两侧的第一发光控制源极区域s5和第一发光控制漏极区域d5以及第一发光控制栅电极g5。第一发光控制源极区域s5、第一发光控制漏极区域d5和第一发光控制栅电极g5分别对应于图4的第一发光控制薄膜晶体管t5的源极s、漏极d和栅极。第一发光控制源极区域s5和电源线pl可以通过第七接触插塞cp7(图7)而彼此被连接。
154.第二发光控制薄膜晶体管t6包括第二发光控制沟道区域c6、第二发光控制沟道区域c6的两侧的第二发光控制源极区域s6和第二发光控制漏极区域d6以及第二发光控制栅电极g6。第二发光控制源极区域s6、第二发光控制漏极区域d6和第二发光控制栅电极g6分别对应于图4的第二发光控制薄膜晶体管t6的源极s、漏极d和栅极。第二发光控制漏极区域d6和发光元件oled的阳极可以通过第一阳极连接图案acp1(图7)、第十接触插塞cp10(图7)、第二阳极连接图案acp2、第十三接触插塞cp13和第十四接触插塞cp14而彼此被连接。
155.阳极初始化薄膜晶体管t7包括阳极初始化沟道区域c7、阳极初始化沟道区域c7的两侧的阳极初始化源极区域s7和阳极初始化漏极区域d7以及阳极初始化栅电极g7。阳极初始化源极区域s7、阳极初始化漏极区域d7和阳极初始化栅电极g7分别对应于图4的阳极初始化薄膜晶体管t7的源极s、漏极d和栅极。阳极初始化源极区域s7和发光元件oled的阳极可以通过第一阳极连接图案acp1、第十接触插塞cp10、第二阳极连接图案acp2、第十三接触插塞cp13和第十四接触插塞cp14而彼此被连接。阳极初始化漏极区域d7和电压线vl可以彼此被连接。
156.参照图6，作为图5的多个层中的一个层的半导体层act可以包括分别包括于像素电路pcij、pci(j 1)、pci(j 2)、pci(j 3)、pci(j 4)、pci(j 5)的多个有源区域aij、ai(j 1)、ai(j 2)、ai(j 3)、ai(j 4)、ai(j 5)以及电压线vl。包括于半导体层act的电压线vl可以是在第一方向dr1上延伸的横向电压线vlh。横向电压线vlh可以与有源区域aij、ai(j 1)、ai(j 2)、ai(j 3)、ai(j 4)、ai(j 5)连接。
157.在半导体层act上可以配置第一导电层cl1(图7)。此时，半导体层act中的与第一导电层cl1重叠的部分可以分别对应于沟道区域c1至c7。
158.参照图7，配置在半导体层act上的第一导电层cl1可以包括第一扫描线gwl1_i、第一初始化栅极线gil1_i、gil1_i 1、发光控制线eml_i、栅极图案gp以及下部电极ce1。配置在第一导电层cl1上的第二导电层cl2可以包括第二扫描线gwl2_i、第二初始化栅极线gil2_i、gil2_i 1、电源线pl以及连接图案ncp、vcp、dcp、acp1。
159.第一导电层cl1中的与半导体层act重叠的部分可以分别对应于栅电极g1至g7。例如，下部电极ce1可以包括驱动栅电极g1，第一扫描线gwl1_i可以包括开关栅电极g2、第一
补偿栅电极g3a以及第二补偿栅电极g3b，第一初始化栅极线gil1_i、gil1_i 1分别可以包括第一栅极初始化栅电极g4a以及第二栅极初始化栅电极g4b，发光控制线eml_i可以包括第一发光控制栅电极g5以及第二发光控制栅电极g6，并且栅极图案gp可以包括阳极初始化栅电极g7。
160.扫描线gwl_i可以包括第一扫描线gwl1_i以及第二扫描线gwl2_i。第一扫描线gwl1_i可以包括在第一方向dr1上延伸的第一延伸部分ep1以及多个第一分支br1。各个第一分支br1可以从第一延伸部分ep1在第二方向dr2上延伸。第二扫描线gwl2_i可以在第一方向dr1上延伸。第二扫描线gwl2_i可以在平面上沿着第二方向dr2而与第一扫描线gwl1_i的第一延伸部分ep1间隔开。
161.第一扫描线gwl1_i和第二扫描线gwl2_i可以通过多个第一接触插塞cp1而彼此被连接。例如，如图7所示，第一扫描线gwl1_i的第一分支br1和第二扫描线gwl2_i可以分别通过第一接触插塞cp1而彼此被连接。第二扫描线gwl2_i其至少一部分可以与分别在第二方向dr2上延伸的第一扫描线gwl1_i的第一分支br1重叠，并且可以通过第一接触插塞cp1而与第一扫描线gwl1_i的第一分支br1分别连接。
162.在图7中示出了第一扫描线gwl1_i包括第一分支br1的情况，但是作为其他实施例，第二扫描线gwl2_i可以包括分支。在该情况下，第二扫描线gwl2_i的分支和第一扫描线gwl1_i可以分别通过接触插塞而彼此被连接。第一扫描线gwl1_i其至少一部分可以与第二扫描线gwl2_i的分支重叠，并且可以通过接触插塞而分别与第二扫描线gwl2_i的分支连接。
163.在一实施例中，配置在多个第一接触插塞cp1中的沿着第一方向dr1彼此相邻的第一接触插塞cp1之间的多个像素px中的配置在第i行的像素px的个数可以是k个。换言之，配置在多个第一接触插塞cp1中的沿着第一方向dr1彼此相邻的第一接触插塞cp1之间的数据线dl_j、dl_j 1、dl_j 2、dl_j 3、dl_j 4、dl_j 5的个数可以是k个。在此，k是自然数。图5和图7例示了k为3的情况。
164.初始化栅极线gil_i可以包括第一初始化栅极线gil1_i以及第二初始化栅极线gil2_i。第一初始化栅极线gil1_i和第二初始化栅极线gil2_i可以分别在第一方向dr1上延伸。
165.第一初始化栅极线gil1_i可以在平面上包括沿着第一方向dr1延伸的第二延伸部分ep2以及多个第二分支br2。
166.各个第二分支br2分别可以包括第一部分br2a、第二部分br2b、第三部分br2c以及第四部分br2d。第二分支br2的第一部分br2a可以从第二延伸部分ep2在第二方向dr2上延伸，第二分支br2的第二部分br2b可以从第一部分br2a在第一方向dr1上延伸，并且第二分支br2的第三部分br2c和第四部分br2d可以分别从第二部分br2b在第二方向dr2上延伸。
167.第二分支br2的第一部分br2a、第二部分br2b、第三部分br2c和第四部分br2d中的至少一个可以被省略。例如，图7所示的部分第二分支b r2的第四部分br2d可以被省略。
168.第二初始化栅极线gil2_i可以包括多个第一部分p1和多个第二部分p2。第二初始化栅极线gil2_i的各个第一部分p1可以在平面上沿着第一方向dr1延伸，并且在第二方向dr2上与第一初始化栅极线gil1_i间隔开。第二初始化栅极线gil2_i的各个第二部分p2可以在平面上沿着第一方向dr1延伸，并且至少一部分与第一初始化栅极线gil1_i重叠。在一
实施例中，可以沿着第一方向dr1彼此交替地配置第二初始化栅极线gil2_i的第一部分p1和第二部分p2。
169.第一初始化栅极线gil1_i和第二初始化栅极线gil2_i可以通过多个第二接触插塞cp2而彼此被连接。第二初始化栅极线gil2_i可以包括从第二初始化栅极线gil2_i的第一部分p1开始分别在第二方向dr2上延伸的多个第三分支br3。第一初始化栅极线gil1_i其至少一部分可以与分别在第二方向dr2上延伸的第三分支br3重叠，并且可以通过第二接触插塞cp2而与第二初始化栅极线gil2_i分别连接。
170.在图7中示出了第二初始化栅极线gil2_i包括多个第三分支br3的情况，但是作为其他实施例，第一初始化栅极线gil1_i可以包括从第一初始化栅极线gil1_i开始分别在第二方向dr2上延伸的分支。第二初始化栅极线gil2_i其至少一部分可以与在第二方向dr2上分别延伸的所述分支重叠，并且可以通过第二接触插塞cp2而与第一初始化栅极线gil1_i分别连接。
171.在一实施例中，配置在多个第二接触插塞cp2中的沿着第一方向dr1彼此相邻的第二接触插塞cp2之间的多个像素px中的配置在第i行的像素px的个数可以是k个。换言之，配置在多个第二接触插塞cp2中的沿着第一方向dr1彼此相邻的第二接触插塞cp2之间的数据线dl_j、dl_j 1、dl_j 2、dl_j 3、dl_j 4、dl_j 5的个数可以是k个。图5和图7例示了k为3的情况。
172.多个栅极图案gp可以被配置成在第一方向dr1上彼此间隔开。换言之，各个栅极图案gp可以是岛形状。
173.栅极图案gp与第二初始化栅极线gil2_i可以通过多个第三接触插塞cp3而彼此被连接。栅极图案gp其至少一部分可以与第二初始化栅极线gil2_i重叠。栅极图案gp其至少一部分可以与第二初始化栅极线gil2_i的多个第一部分p1中的一个重叠。栅极图案gp其至少一部分可以与第二初始化栅极线gil2_i的多个第一部分p1中的一个重叠，并且可以通过第三接触插塞cp3而与第二初始化栅极线gil2_i分别连接。
174.其结果，各个栅极图案gp可以通过第二初始化栅极线gil2_i而接收初始化信号的传递，并且包括于各个栅极图案gp的阳极初始化栅电极g7可以接收初始化信号的传递。
175.在一实施例中，至少一部分与第二初始化栅极线gil2_i的多个第一部分p1中的一个重叠的栅极图案gp的个数可以是k个。图5和图7例示了k为3的情况。
176.在一实施例中，如图7所示，第一初始化栅极线gil1_i、gil1_i 1和第二扫描线gwl2_i、gwl2_i 1可以重叠。
177.另一方面，再次参照图5，第一扫描线gwl1_i的第一分支br1和第一初始化栅极线gil1_i的第二分支br2可以在平面上包围有源区域aij、ai(j 1)、ai(j 2)、ai(j 3)、ai(j 4)、ai(j 5)各自的一侧和另一侧。
178.例如，如图5所示，各个第二分支br2的第三部分br2c可以被配置在有源区域aij、ai(j 1)、ai(j 2)、ai(j 3)、ai(j 4)、ai(j 5)各自的一侧，并且各个第一分支br1和第二分支br2的第四部分br2d可以被配置在有源区域aij、ai(j 1)、ai(j 2)、ai(j 3)、ai(j 4)、ai(j 5)各自的另一侧。
179.在该情况下，第一扫描线gwl1_i的第一分支br1和第一初始化栅极线gil1_i的第二分支br2可以屏蔽有源区域aij、ai(j 1)、ai(j 2)、ai(j 3)、ai(j 4)、ai(j 5)与周边金
属层，从而减少因有源区域aij、ai(j 1)、ai(j 2)、ai(j 3)、ai(j 4)、ai(j 5)与周边金属层之间的寄生电容引起的信号耦合。
180.在一实施例中，第一初始化栅极线gil1_i的第二分支br2在平面上可以位于数据线dl_j与节点连接图案ncp之间。第二分支br2的第三部分br2c可以在平面上位于数据线dl_j与节点连接图案ncp之间。在该情况下，第二分支br2的第三部分br2c可以屏蔽数据线dl_j与节点连接图案ncp，从而起到防止在数据线dl_j与节点连接图案ncp之间形成不必要的电容的作用。尤其是，在第i行的像素px中存储数据电压并且第i行的像素px根据所述数据电压发光的期间，第一初始化栅极线gil1_i被恒定地维持为截止电压，因此可以减少施加至数据线dl_j的数据电压影响有源区域aij、ai(j 1)、ai(j 2)、ai(j 3)、ai(j 4)、ai(j 5)的情况。
181.图8是将图5的像素电路沿着i-i
′
线和ii-ii
′
线截取的例示性的剖视图。
182.图8表示图5的驱动薄膜晶体管t1、第二发光控制薄膜晶体管t6、第一扫描线gwl1_i和第二扫描线gwl2_i，有可能省略了一部分部件。
183.以下，参照图8，详细说明层叠在显示装置的多层膜等。
184.基板200可以包括玻璃材料、陶瓷材料、金属材料或者具有柔性或可弯曲的特性的物质。在基板200具有柔性或可弯曲的特性的情况下，基板200可以包括如聚醚砜(polyethersulfone)、聚丙烯酸酯(polyacrylate)、聚醚酰亚胺(polyetherimide)、聚萘二甲酸乙二醇酯(polyethylene naphthalate)、聚对苯二甲酸乙二醇酯(polyethylene terephthalate)、聚苯硫醚(polyphenylene sulfide)、聚芳酯(polyarylate)、聚酰亚胺(polyimide)、聚碳酸酯(polycarbonate)或乙酸丙酸纤维素(cellulose acetate propionate)这样的高分子树脂。
185.基板200可以具有所述的物质的单层或者多层的结构，在多层结构的情况下还可以包括无机层。在一些实施例中，基板200可以具有有机物/无机物/有机物的结构。
186.在基板200与缓冲层211之间还可以包括阻挡层(未图示)。阻挡层可以起到防止或者最小化来自基板200等的杂质渗透至包括有源区域aij的半导体层act(图6)的作用。阻挡层可以包括如氧化物或者氮化物这样的无机物、有机物、或者有机无机复合物，可以由无机物与有机物的单层或者多层的结构形成。
187.在缓冲层211上可以配置半导体层act。半导体层act可以包括非晶硅或者包括多晶硅。
188.作为其他实施例，半导体层act可以包括氧化物半导体物质。半导体层act例如可以包括选自含有铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)、铝(al)、铯(cs)、铈(ce)和锌(zn)的组中的至少一种物质的氧化物。
189.作为一例，半导体层act可以是itzo(insnzno)半导体层、igzo(ingazno)半导体层等。氧化物半导体具有宽的带隙(band gap，约3.1ev)、高的载流子移动度(high carrier mobility)以及低的漏电流，因此即使驱动时间长，压降也不会大，从而具有因压降引起的亮度变化即使在低频驱动时也不大的优点。
190.有源区域aij可以包括沟道区域c1、c6以及配置在沟道区域c1、c6各自的两边的源极区域s1、s6及漏极区域d1、d6。有源区域aij可以由单层或者多层构成。
191.在基板200上可以层叠地配置第一栅极绝缘层213和第二栅极绝缘层215，以便覆
盖半导体层act。第一栅极绝缘层213和第二栅极绝缘层215可以包括硅氧化物(sio2)、硅氮化物(sin
x
)、硅氮氧化物(sion)、铝氧化物(al2o3)、钛氧化物(tio2)、钽氧化物(ta2o5)、铪氧化物(hfo2)或者锌氧化物(zno2)等。
192.在第一栅极绝缘层213上可以配置包括栅电极g1、g6和第一扫描线gwl1_i的第一导电层cl1(图7)。第一导电层cl1可以包括含有钼(mo)、铝(al)、铜(cu)、钛(ti)等的导电物质，并且可以由包括上述的材料的多层或者单层形成。作为一例，第一导电层cl1可以由ti/al/ti的多层结构形成。
193.在一实施例中，储能电容器cst可以具备下部电极ce1以及上部电极ce2，并且如图8所示，可以与驱动薄膜晶体管t1重叠。例如，驱动薄膜晶体管t1的驱动栅电极g1可以执行作为储能电容器cst的下部电极ce1的功能。不同于此，储能电容器cst也可以不与驱动薄膜晶体管t1重叠，而是另行存在。
194.储能电容器cst的上部电极ce2与下部电极ce1重叠并且在其间夹着第二栅极绝缘层215而形成电容器。在该情况下，第二栅极绝缘层215可以执行储能电容器cst的电介质层的功能。储能电容器cst的上部电极ce2可以包括含有钼(mo)、铝(al)、铜(cu)、钛(ti)等的导电物质，并且可以由包括上述的材料的多层或者单层形成。作为一例，储能电容器cst的上部电极ce2可以由ti/al/ti的多层结构形成。
195.在第二栅极绝缘层215上可以具备层间绝缘层217，以便覆盖储能电容器cst的上部电极ce2。层间绝缘层217可以包括硅氧化物(sio2)、硅氮化物(sin
x
)、硅氮氧化物(sion)、铝氧化物(al2o3)、钛氧化物(tio2)、钽氧化物(ta2o5)、铪氧化物(hfo2)或者锌氧化物(zno2)等。
196.在层间绝缘层217上可以配置包括第一阳极连接图案acp1以及第二扫描线gwl2_i的第二导电层cl2(图7)。第二导电层cl2可以包括含有钼(mo)、铝(al)、铜(cu)、钛(ti)等的导电物质，并且可以由包括上述的材料的多层或者单层形成。作为一例，第二导电层cl2可以由ti/al/ti的多层结构形成。
197.第一阳极连接图案acp1和第二扫描线gwl2_i可以通过形成在绝缘层的接触孔而与有源区域aij及第一扫描线gwl1_i分别连接。
198.例如，第一阳极连接图案acp1可以通过形成在第一栅极绝缘层213、第二栅极绝缘层215和层间绝缘层217的接触孔cnt而与第二发光控制薄膜晶体管t6连接。第一阳极连接图案acp1的一部分可以被埋入接触孔cnt中，被埋入接触孔cnt中的第一阳极连接图案acp1的一部分可以被称为第十接触插塞cp10。换言之，第一阳极连接图案acp1和第十接触插塞cp10可以是一体的。
199.第二扫描线gwl2_i可以通过形成在第二栅极绝缘层215和层间绝缘层217的第一接触孔cnt1而与第一扫描线gwl1_i连接。第二扫描线gwl2_i的一部分可以被埋入第一接触孔cnt1中，被埋入第一接触孔cnt1中的第二扫描线gwl2_i的一部分可以被称为第一接触插塞cp1。换言之，第二扫描线gwl2_i和第一接触插塞cp1可以是一体的。
200.在一实施例中，前述的图1所示的栅极驱动部120可以向第二扫描线gwl2_i输出扫描信号gw_i。此时，第二扫描线gwl2_i的线电阻可以小于第一扫描线gwl1_i的线电阻。在该情况下，由于通过线电阻小的第二扫描线gwl2_i向第一扫描线gwl1_i传递扫描信号gw_i，因此配置在同一行的像素px可以在减小了信号延迟差异的情况下分别接收扫描信号gw_i
的传递。
201.第二导电层cl2可以被无机保护层(未图示)覆盖。无机保护层可以是氮化硅(sin
x
)和氧化硅(sio
x
)的单一膜或者多层膜。无机保护层可以是为了覆盖配置在层间绝缘层217上的部分布线来进行保护而引入的。
202.在层间绝缘层217上可以配置平坦化层219，并且在平坦化层219上可以配置发光元件300。
203.平坦化层219是由有机物质形成的膜以单层或者多层形成的，并且提供平坦的上表面。这种平坦化层219可以包括如苯并环丁烯(benzocyclobutene)、聚酰亚胺(polyimide)、六甲基二硅氧烷(hexamethyldisiloxane)、聚甲基丙烯酸甲酯(polymethylmethacrylate)或聚苯乙烯(polystyrene)这样的通用高分子、具有酚基的高分子衍生物、丙烯酸系高分子、酰亚胺系高分子、芳醚系高分子、酰胺系高分子、氟系高分子、对二甲苯系高分子、乙烯醇系高分子和它们的混合物等。
204.在一实施例中，平坦化层219可以包括第一平坦化层219a以及第二平坦化层219b。
205.在第一平坦化层219a上可以配置第二阳极连接图案acp2。第二阳极连接图案acp2可以通过形成在第一平坦化层219a的接触孔cnt
′
而与第一阳极连接图案acp1连接。第二阳极连接图案acp2的一部分可以被埋入接触孔cnt
′
中，被埋入接触孔cnt
′
中的第二阳极连接图案acp2的一部分可以被称为第十三接触插塞cp13。换言之，第二阳极连接图案acp2和第十三接触插塞cp13可以是一体的。
206.在第二平坦化层219b上可以配置像素电极310。像素电极310可以通过形成在第二平坦化层219b的接触孔cnt
″
而与第二阳极连接图案acp2连接。像素电极310的一部分可以被埋入接触孔cnt
″
中，被埋入接触孔cnt
″
中的像素电极310的一部分可以被称为第十四接触插塞cp14。换言之，像素电极310和第十四接触插塞cp14可以是一体的。
207.如上所述，像素电极310和第二发光控制薄膜晶体管t6可以通过第一阳极连接图案acp1、第十接触插塞cp10、第二阳极连接图案acp2、第十三接触插塞cp13和第十四接触插塞cp14而彼此被连接。
208.在平坦化层219上可以配置发光元件300。发光元件300可以包括像素电极310、包括有机发光层的中间层320以及对置电极330。
209.像素电极310可以是(半)透光性电极或者反射电极。在一些实施例中，像素电极310可以具备由ag、mg、al、pt、pd、au、ni、nd、ir、cr和它们的化合物等形成的反射层以及形成在反射层上的透明或者半透明的电极层。透明或者半透明的电极层可以具备选自包括铟锡氧化物(ito；indium tin oxide)、铟锌氧化物(izo；indium zinc oxide)、锌氧化物(zno；zinc oxide)、铟氧化物(in2o3；indium oxide)、铟镓氧化物(igo；indium gallium oxide)和铝锌氧化物(azo；aluminum zinc oxide)的组中的至少一种以上。在一些实施例中，像素电极310可以具备ito/ag/ito。
210.在平坦化层219上可以配置像素定义膜221。此外，像素定义膜221可以增加像素电极310的边缘位置与像素电极310的上部的对置电极330之间的距离，从而起到防止在像素电极310的边缘位置处产生电弧等的作用。
211.像素定义膜221可以利用选自由聚酰亚胺、聚酰胺(polyamide)、丙烯酸树脂、苯并环丁烯和酚醛树脂形成的组中的一种以上的有机绝缘物质通过旋涂等方法形成。
212.中间层320可以被配置在通过像素定义膜221形成的开口内。中间层320可以包括有机发光层。有机发光层可以包括含有发出红色、绿色、蓝色或者白色的光的荧光或者磷光物质的有机物。有机发光层可以是低分子有机物或者高分子有机物，并且在有机发光层的下和上还可以选择性地配置如空穴传输层(htl；hole transport layer)、空穴注入层(hil；hole injection layer)、电子传输层(etl；electron transport layer)或电子注入层(eil；electron injection layer)等这样的功能层。
213.可以与多个像素电极310分别对应地配置中间层320。但是，并不限于此。中间层320可以实现各种变形，例如可以经由多个像素电极310而包括一体的层等。
214.对置电极330可以是透光性电极或者反射电极。在一些实施例中，对置电极330可以是透明或者半透明的电极，可以由包括li、ca、lif/ca、lif/al、al、ag、mg以及它们的化合物的功函数小的金属薄膜形成。此外，在金属薄膜上还可以配置ito、izo、zno或者in2o3等tco(transparent conductive oxide，透明导电氧化物)膜。可以经由显示部配置对置电极330，并且在中间层320和像素定义膜221的上部配置对置电极330。对置电极330可以在多个发光元件300中形成为一体，从而对应于多个像素电极310。
215.发光元件300可以被封装层(未图示)覆盖。封装层可以包括至少一个有机封装层以及至少一个无机封装层。
216.无机封装层可以包括铝氧化物、钛氧化物、钽氧化物、铪氧化物、锌氧化物、硅氧化物、硅氮化物和硅氮氧化物中的一种以上的无机物。无机封装层可以包括第一无机封装层和第二无机封装层，第一无机封装层和第二无机封装层可以是包括前述的物质的单层或者多层。有机封装层可以包括聚合物(polymer)系的物质。作为聚合物系的材料可以包括如聚甲基丙烯酸甲酯、聚丙烯酸这样的丙烯酸系树脂、环氧系树脂、聚酰亚胺和聚乙烯等。作为一实施例，有机封装层可以包括丙烯酸酯聚合物(acrylate polymer)。
217.图9是将图5的像素电路沿着i-i
′
线和iii-iii
′
线截取的例示性的剖视图。在图9中，与图8相同的符号表示同一部件，因此省略对其的重复说明。
218.图9示出了图5的驱动薄膜晶体管t1、第二发光控制薄膜晶体管t6、第一初始化栅极线gil1_i、第二初始化栅极线gil2_i、栅极图案gp以及横向电压线vlh，有可能省略了部分部件。
219.在缓冲层211上可以配置横向电压线vlh。如前述的图5和图6所示，横向电压线vlh可以包括于半导体层act。
220.在第一栅极绝缘层213上可以配置第一初始化栅极线gil1_i和栅极图案gp。第一初始化栅极线gil1_i和栅极图案gp可以与栅电极g1、g6一起包括于第一导电层cl1。
221.在层间绝缘层217上可以配置第二初始化栅极线gil2_i。第二初始化栅极线gil2_i可以与第一阳极连接图案acp1一起包括于第二导电层cl2。
222.第二初始化栅极线gil2_i可以通过形成在第二栅极绝缘层215和层间绝缘层217的第二接触孔cnt2而与第一初始化栅极线gil1_i连接。第二初始化栅极线gil2_i的一部分可以被埋入第二接触孔cnt2中，被埋入第二接触孔cnt2中的第二初始化栅极线gil2_i的一部分可以被称为第二接触插塞cp2。换言之，第二初始化栅极线gil2_i和第二接触插塞cp2可以是一体的。
223.第二初始化栅极线gil2_i可以通过形成于第二栅极绝缘层215和层间绝缘层217
的第三接触孔cnt3而与栅极图案gp连接。第二初始化栅极线gil2_i的一部分可以被埋入第三接触孔cnt3中，被埋入第三接触孔cnt3中的第二初始化栅极线gil2_i的一部分可以被称为第三接触插塞cp3。换言之，第二初始化栅极线gil2_i和第三接触插塞cp3可以是一体的。
224.在一实施例中，前述的图1所示的栅极驱动部120可以向第二初始化栅极线gil2_i输出第一初始化信号gi_i。此时，第二初始化栅极线gil2_i的线电阻可以小于第一初始化栅极线gil1_i的线电阻。在该情况下，通过线电阻小的第二初始化栅极线gil2_i而向第一初始化栅极线gil1_i和栅极图案gp分别传递第一初始化信号gi_i，因此配置在同一行的像素px可以在信号延迟差异被减小的情况下分别接收第一初始化信号gi_i的传递。
225.到此为止主要说明了显示装置，但是本发明并不限于此。例如，用于制造这种显示装置的显示装置的制造方法也应属于本发明的范围。
226.本发明参照图示的实施例进行了说明，但是这仅仅是例示，本领域技术人员应当能够理解由此可以实现各种变形以及等同的其他实施例。因此，本发明的真正的技术保护范围应仅由权利要求书的技术思想来确定。