一种避免IGZO与像素电极相互蚀刻的TFT基板及其制备方法与流程

一种避免igzo与像素电极相互蚀刻的tft基板及其制备方法
技术领域
1.本发明涉及显示面板技术领域，尤其涉及一种避免igzo与像素电极相互蚀刻的tft基板及其制备方法。


背景技术：

2.igzo是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20～30倍，可以大大提高tft对像素电极的充放电速率，提高像素的响应速度，具备更快的面板刷新频率，可实现超高分辨率tft-lcd。同时，现有的非晶硅生产线只需稍加改动即可兼容igzo制程，因此在成本方面较低温多晶硅(ltps)更有竞争力。
3.目前已应用于tft基板的array制造工艺主要集中在8 mask的外挂机种、9 mask top-com tic机种以及10 mask的mid-com tic机种。为了节省成本，现有的a-si机种也同步开发了7 mask的top-com外挂机种，不仅缩短了cycle time，并且简化了工艺流程，有效的提高效益。由于igzo制程与现有的a-si生产线有很好的兼容性，在不增加现有mask的情况下，可以实现a-si机种与igzo机种之间的直接转换。为此，基于7 mask机种的设计低成本优势，期望直接实现a-si转igzo，然而结合基板设计与制程工艺发现，如图1所示，由于7 mask设计省略了传统的tft器件上的pv绝缘膜层及有机平坦层oc，像素电极pe-ito设计与a-si共平面，传统的a-si pattern工艺采用的是干蚀刻方式，而像素电极pe-ito为草酸湿蚀刻。若a-si转igzo后，igzo蚀刻方式也为草酸湿蚀刻，不免造成无论先后pattern igzo还是ito，都会对另一道膜层pattern造成damage，从而影响画素无法正常显示。


技术实现要素：

4.本发明的目的在于提供一种避免igzo与像素电极相互蚀刻的tft基板及其制备方法。
5.本发明采用的技术方案是：一种避免igzo与像素电极相互蚀刻的tft基板，其包括玻璃基板，在玻璃基板上设有栅极金属层ge和像素电极层pe，栅极金属层ge和像素电极层pe间隔设置在玻璃基板上表面；栅极绝缘层gi完全覆盖栅极金属层ge和像素电极层pe，并直接覆盖玻璃基板的非栅极金属层ge和像素电极层pe覆盖的区域，栅极绝缘层gi上设有连通像素电极层pe的dc孔；有源层se设置在栅极金属层ge的上方对应的栅极绝缘层gi的部分区域，源漏极金属层sd覆盖在有源层se上，源漏极金属层sd部分覆盖在栅极绝缘层gi上并通过dc孔与像素电极层pe搭接；绝缘层ch完全覆盖源漏极金属层sd并直接覆盖栅极绝缘层gi的部分区域；公共电极层uc设置在绝缘层ch上并覆盖绝缘层ch部分区域，公共电极层uc为top com设计。
6.进一步地，栅极金属层ge采用ti/al/ti材料成型，金属层sd采用ti/al/ti或mo/al/mo材料成型。
7.进一步地，有源层se即tft器件半导体层，mox，可选用igzo材料成型。
8.进一步地，栅极绝缘层gi和绝缘层ch具有较大介电常数的绝缘层，可选均为siox材料成型的绝缘层。
9.进一步地，公共电极uc为ito层，像素电极pe为ito层。
10.一种避免igzo与像素电极相互蚀刻的tft基板的制备方法，其包括以下步骤：步骤1，在玻璃基板上图形化形成栅极金属层ge；步骤2，在玻璃基板上图形化形成像素电极层pe，栅极金属层ge和像素电极层pe间隔设置；步骤3，沉积一层栅极绝缘层gi完全覆盖栅极金属层ge和像素电极层pe，并直接覆盖玻璃基板的非栅极金属层ge和像素电极层pe覆盖的区域；步骤4，在栅极绝缘层gi的表面对栅极金属层ge的上方区域图形化形成有源层se；步骤5，在栅极绝缘层gi对应像素电极层pe位置制作连通像素电极层pe的dc孔；步骤6，在有源层se上图形化形成源漏极金属层sd，源漏极金属层sd部分覆盖在栅极绝缘层gi上并通过dc孔与像素电极层pe搭接；步骤7，在有源层se上沉积一层绝缘层ch完全覆盖源漏极金属层sd并直接覆盖栅极绝缘层gi的部分区域；步骤8，绝缘层ch上图形化形成公共电极层uc。
11.进一步地，步骤1中采用干蚀刻方式制作栅极金属层ge。
12.进一步地，步骤5中采用dc光罩干蚀刻出dc孔，便于源漏极sd与pe搭接。
13.本发明采用以上技术方案，在不改变7 mask的光罩数量基础上，变更了像素电极的成膜顺序，将像素电极设计在与栅极共平面，并变更了现有dc光罩的开孔位置，可实现源漏极sd与像素电极之间的正常搭接，有效避免了igzo与像素电极之间的相互蚀刻damage问题。
附图说明
14.以下结合附图和具体实施方式对本发明做进一步详细说明；图1为现有的7 mask的tft基板结构示意图；图2为本发明一种避免igzo与像素电极相互蚀刻的tft基板的结构示意图；图3为本发明一种避免igzo与像素电极相互蚀刻的tft基板的制备方法的步骤1制作有源层se并图形化处理后的状态示意图；图4为本发明一种避免igzo与像素电极相互蚀刻的tft基板的制备方法的步骤2的过程状态示意图；图5为本发明一种避免igzo与像素电极相互蚀刻的tft基板的制备方法的步骤3的过程状态示意图；图6为本发明一种避免igzo与像素电极相互蚀刻的tft基板的制备方法的步骤4的过程状态示意图；图7为本发明一种避免igzo与像素电极相互蚀刻的tft基板的制备方法的步骤5的过程状态示意图；图8为本发明一种避免igzo与像素电极相互蚀刻的tft基板的制备方法的步骤6的过程状态示意图；
图9为本发明一种避免igzo与像素电极相互蚀刻的tft基板的制备方法的步骤7的过程状态示意图；图10为本发明一种避免igzo与像素电极相互蚀刻的tft基板的制备方法的步骤8的过程状态示意图。
15.附图标记：1. 栅极金属层ge；2. 像素电极层pe；3. 栅极绝缘层gi；4. 有源层se；5. 源漏极金属层sd；6. 绝缘层ch；7. 公共电极层uc；8.玻璃基板；9，dc孔。
具体实施方式
16.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图对本技术实施例中的技术方案进行清楚、完整地描述。
17.如图2至10之一所示，本发明公开了一种避免igzo与像素电极相互蚀刻的tft基板，其包括玻璃基板，在玻璃基板上设有栅极金属层ge和像素电极层pe，栅极金属层ge和像素电极层pe间隔设置在玻璃基板上表面；栅极绝缘层gi完全覆盖栅极金属层ge和像素电极层pe，并直接覆盖玻璃基板的非栅极金属层ge和像素电极层pe覆盖的区域，栅极绝缘层gi上设有连通像素电极层pe的dc孔；有源层se设置在栅极金属层ge的上方对应的栅极绝缘层gi的部分区域，源漏极金属层sd覆盖在有源层se上，源漏极金属层sd部分覆盖在栅极绝缘层gi上并通过dc孔与像素电极层pe搭接；绝缘层ch完全覆盖源漏极金属层sd并直接覆盖栅极绝缘层gi的部分区域；公共电极层uc设置在绝缘层ch上并覆盖绝缘层ch部分区域，公共电极层uc为top com设计。
18.进一步地，栅极金属层ge采用ti/al/ti材料成型，金属层sd采用ti/al/ti或mo/al/mo材料成型。
19.进一步地，有源层se即tft器件半导体层，mox，可选用igzo材料成型。
20.进一步地，栅极绝缘层gi和绝缘层ch具有较大介电常数的绝缘层，可选均为siox材料成型的绝缘层。
21.进一步地，公共电极uc为ito层，像素电极pe为ito层。
22.一种避免igzo与像素电极相互蚀刻的tft基板的制备方法，其包括以下步骤：步骤1，在玻璃基板上图形化形成栅极金属层ge；步骤2，在玻璃基板上图形化形成像素电极层pe，栅极金属层ge和像素电极层pe间隔设置；步骤3，沉积一层栅极绝缘层gi完全覆盖栅极金属层ge和像素电极层pe，并直接覆盖玻璃基板的非栅极金属层ge和像素电极层pe覆盖的区域；步骤4，在栅极绝缘层gi的表面对栅极金属层ge的上方区域图形化形成有源层se；步骤5，在栅极绝缘层gi对应像素电极层pe位置制作连通像素电极层pe的dc孔；步骤6，在有源层se上图形化形成源漏极金属层sd，源漏极金属层sd部分覆盖在栅极绝缘层gi上并通过dc孔与像素电极层pe搭接；步骤7，在有源层se上沉积一层绝缘层ch完全覆盖源漏极金属层sd并直接覆盖栅极绝缘层gi的部分区域；步骤8，绝缘层ch上图形化形成公共电极层uc。
23.进一步地，步骤1中采用干蚀刻方式制作栅极金属层ge。
24.进一步地，步骤5中采用dc光罩干蚀刻出dc孔，便于源漏极sd与pe搭接。
25.本发明采用以上技术方案，在不改变7 mask的光罩数量基础上，变更了像素电极的成膜顺序，将像素电极设计在与栅极共平面，并变更了现有dc光罩的开孔位置，可实现源漏极sd与像素电极之间的正常搭接，有效避免了igzo与像素电极之间的相互蚀刻damage问题。
26.显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。因此，本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。