晶圆级扇出结构的制作方法

1.本实用新型属于半导体封装技术领域，特别关于一种晶圆级扇出结构。


背景技术：

2.fowlp(fan-out water level package)技术是对晶圆级封装(wlp，water level package)的改进，可以为单个芯片提供更多外部连接。它将芯片嵌入塑封料中，然后在晶圆表面构建高密度重分布层(rdl)并施加焊锡球，形成重构晶圆。
3.制作重构晶圆的过程中，对芯片使用包覆材料包覆封装，扇出比(封装尺寸/芯片尺寸的比例)会显著影响到重构晶圆或大板的翘曲；其中，扇出比太大或太小都会引起重构晶圆的翘曲过大，导致生产无法进行。
4.目前，使用杨氏模量比较小的包覆材料，可以降低在芯片包覆封装生产过程及成品的翘曲，降低扇出比对翘曲的影响；但是，包覆材料杨氏模量小，会导致封装体强度不够。
5.有鉴于此，需要提出一种新的晶圆级扇出结构以克服上述因杨氏模量较小的包覆材料导致的封装体强度不够的问题。


技术实现要素：

6.本实用新型的目的在于提供一种晶圆级扇出结构，通过在塑封层中嵌入片状结构，提升晶圆级扇出结构强度，同时克服fowlp技术中重构晶圆的翘曲。
7.为解决上述问题，本实用新型技术方案提供了一种晶圆级扇出结构，所述晶圆级扇出结构包括：多个芯片、片状结构和塑封层，所述塑封层包覆所述多个芯片和所述片状结构，所述片状结构包括第一区域和第二区域，所述第一区域为间隔设置的多个开孔，每一开孔均和所述第二区域相邻，所述多个芯片和所述多个开孔一一对应，且每一芯片位于对应的一个开孔中；其中，所述塑封层的杨氏模量小于所述片状结构的杨氏模量，且所述第一区域的面积和所述第二区域的面积的比值为0.5～2：1。
8.作为可选的技术方案，每一芯片包括有源面和连接端子，所述连接端子位于所述有源面上；所述晶圆级扇出结构还包括：再布线层设置于所述有源面一侧，并与所述连接端子电性连接；以及互连结构，所述互连结构设置于所述再布线层远离所述连接端子的一侧表面上，并与所述再布线层电性连接。
9.作为可选的技术方案，所述塑封层于所述有源面一侧包覆所述芯片和所述片状结构，所述连接端子自所述塑封层远离所述有源面的一表面露出，且所述再布线层设置于所述塑封层一表面上。
10.作为可选的技术方案，所述芯片包括与所述有源面相背的背面，所述塑封层于所述背面一侧包覆所述芯片和所述片状结构；其中，所述有源面未被所述塑封层覆盖，所述再布线层设置于所述有源面和所述片状结构未被所述塑封层覆盖的表面。
11.作为可选的技术方案，所述片状结构还包括金属柱，所述金属柱嵌设于所述第二区域中，所述金属柱包括连接端面，所述连接端面和所述连接端子位于同一侧，且所述连接
端面和所述再布线层电性连接。
12.作为可选的技术方案，所述片状结构的厚度、所述塑封层的膜层厚度以及所述芯片的厚度的比值为0.5～2:1～2:1。
13.作为可选的技术方案，所述片状结构的材料选自纯金属、合金、有机树脂或者上述材料的组合。
14.作为可选的技术方案，所述合金选自硬质合金或者不锈钢。
15.作为可选的技术方案，所述有机树脂选自环氧树脂、酚醛树脂、氨基树脂或者不饱和聚酯树脂。
16.作为可选的技术方案，所述片状结构还包括多个切割道，所述多个切割道位于所述第二区域中，所述多个切割道围绕所述多个开孔，其中，沿着所述多个切割道切割所述晶圆级扇出结构得到多个封装单体。
17.作为可选的技术方案，每一封装单体中所述芯片的面积和围绕所述芯片的所述塑封层的面积的比值为1：1～15；且所述芯片的面积和围绕所述芯片的所述片状结构的面积的比值为1:1～15；其中，围绕所述芯片的所述片状结构的面积小于或者等于所述塑封层的面积。
18.与现有技术相比，本实用新型提供一种晶圆级扇出结构，控制塑封层的杨氏模量小，可降低重构晶圆过程中，塑封层带来的翘曲；而利用杨氏模量大的片状结构嵌入塑封层中，一方面可提升封装强度，另一方面，利用其刚性也可降低重构晶圆过程中，塑封层带来的翘曲，进一步降低扇出结构中每个封装单体的翘曲。而选择片状结构中开孔在片状结构中面积占比，一方面有效降低晶圆级扇出结构的翘曲，另一方面，提供足够的支撑提升晶圆级扇出结构的封装强度。
19.以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。
附图说明
20.为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
21.图1为本实用新型一实施例中提供的晶圆级扇出结构的剖面示意图。
22.图2为本实用新型一实施例中提供的片状结构的俯视图。
23.图3为本实用新型另一实施例中提供的片状结构的俯视图。
24.图4为图1中晶圆级扇出结构的制作过程的剖面示意图。
25.图5为本实用新型另一实施例中提供晶圆级扇出结构的制作过程的剖面示意图。
26.图6为本实用新型又一实施例中提供晶圆级扇出结构的制作过程的剖面示意图。
27.图7为本实用新型再一实施例中提供晶圆级扇出结构的制作过程的剖面示意图。
28.图8为本实用新型一实施例中提供的晶圆级扇出结构对应的制备方法的流程图。
具体实施方式
29.为了使本实用新型的目的、技术方案及优点更加清楚明白，下面结合实施例及附图，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
30.在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
31.本实用新型的目的之一在于提供一种晶圆级扇出结构，塑封层中埋入片状结构和芯片，芯片被片状结构的开孔限位，利用较低杨氏模量的塑封料降低扇出结构的翘曲，同时较高杨氏模量的片状结构可用于提升晶圆级扇出结构的封装强度。另外，晶圆级扇出结构制备过程属于fowlp技术，将载板上的若干芯片和晶圆级片状结构塑封制作重构晶圆的过程中，片状结构的存在有助降低重构晶圆的翘曲和晶圆级扇出结构的翘曲。
32.如图1所示，本实用新型一实施例中提供一种晶圆级扇出结构，其包括多个芯片1、片状结构2和塑封层3，塑封层3包覆多个芯片1和片状结构2，片状结构2包括第一区域和第二区域2b，第一区域为间隔设置的多个开孔2a，每一开孔2a均和第二区域2b相邻，多个芯片1和多个开孔2a一一对应，其每一芯片1位于对应的一个开孔2a中；其中，塑封层3的杨氏模量小于片状结构2的杨氏模量，且第一区域的面积和第二区域的面积的比值为0.5～2:1。
33.本实施例中，晶圆级扇出结构中，控制塑封层的杨氏模量小，可降低重构晶圆过程中，塑封层带来的翘曲；而利用杨氏模量大的片状结构嵌入塑封层中，一方面可提升封装强度，另一方面，利用其刚性也可降低重构晶圆过程中，塑封层带来的翘曲，进一步降低扇出结构中每个封装单体的翘曲。进一步，选择片状结构中开孔在片状结构中面积占比，一方面有效降低晶圆级扇出结构的翘曲，另一方面，提供足够的支撑提升晶圆级扇出结构的封装强度。
34.继续参照图1，芯片1的有源面上设有连接端子1a，再布线层4设置于有源面一侧，再布线层4和连接端子1a电性连接，具体的，再布线层4包括交替层叠的导电层4a和介电层4b，其中，连接端子1a电性连接于再布线层4中的导电层4a。
35.再布线层4远离有源面一侧设有互连结构5，互连结构5与导电层4a电性连接，其中，互连结构5可以是金属凸点、金属柱、焊球或者带锡帽的金属柱。
36.如图1和图2所示，片状结构2在俯视视角时其外边缘为圆形，多个开孔2a沿着行方向和列方向呈矩阵排列。其中，每一开孔2a例如是贯穿片状结构2相对两个表面的贯穿孔。
37.图2中绘示的开孔2a的形状分别为矩形，但不以此为限。在本实用新型其他实施例中，开孔也可以是四边形(棱形、平行四边形、梯形等)、五边形、六边形、圆形、椭圆形等任意规则或者不规则的图形。
38.本实施例中，多个开孔2a构成上述第一区域，多个开孔2a的面积和为上述第一区域的面积，而，第二区域2b的面积是指片状结构2中移除多个开孔2a后剩余其他区域的面积。
39.另外，片状结构2还包括多个设置在第二区域2b内的切割道2c，切割道2c可以是形成在片状结构2相对两个表面其中任一上的凹槽结构，也可以是贯穿片状结构2相对两个表
面的贯穿槽。其中，多个切割道2c是围绕多个开孔2a设置的，沿切割道2c切割后获得多个各自独立的封装单体(如图4所示)。
40.另外，多个切割道2c可用于释放塑封层3的塑封料固化时的应力释放。
41.每一封装单体中，芯片1的面积和围绕芯片1的塑封层3的面积的比值为1:1～15；芯片1的面积和围绕芯片1的片状结构2的面积的比值为1:1～15；其中，围绕芯片1的片状结构2的面积小于或者等于塑封层3的面积。
42.如图3所示，本实用新型另一实施例中还提供一种片状结构2’，其与图2中绘示的片状结构2的区别仅在于，片状结构2’的外边缘例如为矩形。需要说明的是，本实用新型并不特别限定片状结构的外边缘的形状，其只需要满足，晶圆级fowlp封装过程中，片状结构2、2’的每一开孔2a内可以放置芯片1即可。
43.如图1所示，在本实用新型一些实施方式中，片状结构2的厚度、塑封层3的膜层厚度以及芯片1的厚度之间的比值为0.5～2:1～2:1。即，以芯片1的厚度作为1，片状结构2的厚度为芯片1的厚度的0.5～2倍；塑封层3的膜层厚度为芯片1的厚度的1～2倍。
44.在本实用新型一些实施方式中，片状结构2的材料例如选自纯金属、合金、有机树脂或者上述材料的组合。其中，纯金属是指材料中某种金属单质的含量大于95％，纯金属优选为cu。
45.在一些实施方式中，上述合金例如选自硬质合金或者不锈钢。
46.在一些实施方式中，上述有机树脂选自环氧树脂、酚醛树脂、氨基树脂或者不饱和聚酯树脂等热固性树脂。
47.在一些实施方式中，片状结构2的材料还可以选自无机材料，无机材料例如是硅及其氧化物、氮化物薄片、陶瓷薄片等。其中，若片状结构2是氧化硅、碳化硅、氮化硅等无机绝缘材料，其可以是通过物理气相沉积、化学气相沉积等薄膜制备工艺直接在扇出结构的制作过程中形成，并经过图案工艺(光刻工艺)形成开孔。
48.需要说明的是，依据所选材料的不同，片状结构2、塑封层3和芯片1之间的厚度比、面积比可不同。
[0049][0050]
基于片状结构2采用的不同材料，在厚度、面积相同的情况下，不同材料例如环氧树脂、铜片、不锈钢、合金及其分别对应的封装单体与仅包含相同塑封料的封装单体相比，
三点抗弯强度均有提升。
[0051]
具体来讲，添加环氧树脂片状结构的封装单体与仅包含相同塑封料的单体相比，三点抗弯强度提高1.2～1.5倍；添加铜片结构的封装单体与仅包含相同塑封料的单体相比，三点抗弯强度提高2～2.8倍；添加不锈钢片状结构的封装单体与仅包含相同塑封料的单体相比，三点抗弯强度提高4～5倍；添加合金片状结构的封装单体与仅包含相同塑封料的单体相比，三点抗弯强度提高5～6倍。其中，片状结构2的材料选自杨氏模量大的材料时，其在封装单体的封装强度提升上存在明显的有益效果。
[0052]
以下将结合图4，详细说明图1中晶圆级扇出结构的制作过程，其中，晶圆级扇出结构例如是在采用fowlp技术制作。
[0053]
如图4所示，首先，提供晶圆级的载板10，载板10的一表面上设有临时结合层20，其中，临时结合层20例如是黏胶层。
[0054]
将片状结构2贴合至临时结合层20一表面上，并在每一开孔2a中贴装芯片1，芯片1的背面1b与结合层20临时键合，芯片1的有源面上的连接端子1a朝向远离临时结合层20突出。优选的，连接端子1a突出于片状结构2远离载板10的表面。
[0055]
由于片状结构2的杨氏模量是大于形成塑封层3的塑封料的杨氏模量，其具有一定的刚性能够在上述重构晶圆的制作中提供稳定支撑而避免翘曲；而，塑封层3选自低模量的塑封料，例如压膜材料，低模量的塑封料固化过程中产生的收缩应力较小，重构晶圆的翘曲趋势更小，更易改善翘曲。其中，片状结构2和低模量的塑封料搭配，降低翘曲且不影响晶圆级扇出结构的封装强度和稳定性。
[0056]
如图4所示，在有源面一侧涂布塑封料，形成包覆芯片1和片状结构2的塑封层3。其中，塑封料固定形成塑封层3的过程中，从液态、半固态转变为固态会出现收缩并释放应力，此应力可从开孔2a以及切槽2c处释放，降低重构晶圆的整体翘曲。其中，重构晶圆是指包括多个芯片1、片状结构2和塑封层3的整体结构。
[0057]
塑封层3包覆片状结构2和芯片1后，将载板10和临时结合层20自芯片1的背面1b一侧剥离。
[0058]
通过减薄制程，减薄塑封层3的顶面直至芯片1的有源面上的连接端子1a从塑封层3远离有源面的表面露出。
[0059]
进行再布线制程，在减薄后的塑封层3的表面上形成再布线层4，再布线层4包括导电层4a和介电层4b，每一导电层4a和每一介电层4b交替布置，多层导电层4a之间通过形成在介电层4b上的介电通孔电性连接。介电通孔是指：在封装工艺中形成的穿过介电层4b的通孔，该通孔内填充导电材料。
[0060]
于再布线层4的表面上形成互连结构5，互连结构5与导电层4a电性连接，其中，互连结构5可以是金属凸点、金属柱、焊球或者带锡帽的金属柱。
[0061]
最后，通过划片工艺切割，获得相互独立的多个封装单体。
[0062]
如图1和图4所示，由于塑封层3形成在有源面一侧，因此，芯片1的背面1b露出，其中，露出的背面1b有助于封装单体散热。
[0063]
如图5所示，本实用新型还提供另一晶圆级扇出结构的制作过程的剖面示意图；其中，图5中制作的另一晶圆级扇出结构和图4中制得的晶圆级扇出结构的区别在于，图5所示的另一晶圆级扇出结构还包括嵌设于片状结构2中导体柱6和形成片状结构2一表面上的焊
盘凸起7，导体柱6和焊盘凸起7电性连接。
[0064]
具体的，在有源面一侧涂布塑封料形成塑封片状结构2和芯片1的塑封层3，其中，焊盘凸起7位于塑封层3中。
[0065]
进一步，减薄塑封层3，直至焊盘凸起7和芯片1的有源面上的连接端子1a共同在塑封层3远离有源面一侧露出。
[0066]
后续在减薄后的塑封层3上制作的再布线层4中的导电层4a与焊盘凸起7电性连接，进而使得片状结构2中的导体柱6通过焊盘凸起7和再布线层4中的导电层4a与芯片1之间建立电性连接，为芯片1的信号输出提供更多信号输出端。
[0067]
其中，片状结构2为介电树脂材料时，导体柱6例如是金属材料形成的金属柱，例如铜柱(cooper pillar)、铝柱、银柱、钯柱等，也可以是其他导电材料形成的柱状体，本实用新型实施例不做限定。
[0068]
如图6所示，本实用新型提供的另一晶圆级扇出结构和图5中的晶圆级扇出结构相比，区别在于，图6中的另一晶圆级扇出结构中，
[0069]
1)芯片1贴装至片状结构2的开孔2a中，芯片1的连接端子1a与临时结合层20临时键合；
[0070]
2)在芯片1的背面1b上涂布塑封料，形成塑封层3，塑封层3自芯片1的背面1b包覆芯片1和片状结构2；
[0071]
3)从芯片1的有源面一侧剥离临时结合层20和载板10，此时，芯片1的有源面上的连接端子1a和片状结构2的部分表面从远离塑封层3的一侧露出，即，连接端子1a和片状结构2的表面未被塑封层3覆盖，直接裸露；
[0072]
4)在芯片1的有源面和片状结构2远离塑封层3的一侧表面上制作再布线层4，再布线层4中的导电层4a和连接端子1a电性连接；
[0073]
5)在再布线层4一表面上制作互连结构5，互连结构5和再布线层4中的导电层4a电性连接。
[0074]
图6中提供的晶圆级扇出结构，由于在芯片1的背面1b上涂布塑封料制作塑封层3，因此，芯片1的有源面和连接端子1a裸露，后续可直接在其上制作再布线层，省去了图4、图5中的晶圆级扇出结构制作过程中的研磨减薄步骤；因此，制程步骤上得以缩减，提升工艺效率。
[0075]
如图7所示，本实用新型提供的再一晶圆级扇出结构，其与图6中所示的晶圆级扇出结构的区别在于，图7中的晶圆级扇出结构中，还包括嵌设于片状结构2中导体柱6，导体柱6的连接端面6a自片状结构2未覆盖塑封层3的一侧露出，即，连接端面6a和连接端子1a位于塑封单元的同一侧，其连接端面6a与再布线层4中的导电层4a电性连接。
[0076]
可选地，导体柱6例如是贯穿片状结构2的结构，其中，减薄芯片1的背面1b一侧的塑封层3后，与连接端面6a相对的另一连接端面6b可从减薄后的塑封层3远离背面1b的表面露出。
[0077]
结合上述图4至图7中的晶圆级扇出结构的制备过程，本实用新型还提出一种晶圆级扇出结构对应的制备方法。
[0078]
如图8所示，本实用新型提供的晶圆级扇出结构的制备方法包括：
[0079]
提供载板，载板的一表面上设置临时结合层；
[0080]
提供包括开孔的片状结构，固定片状结构至临时结合层上；
[0081]
提供芯片，贴装芯片至所述开孔中，芯片的有源面上设有连接端子；
[0082]
提供片状结构，片状结构包括第一区域和第二区域，第一区域为间隔设置的多个开孔，每一开孔均和第二区域相邻，固定片状结构至临时结合层上；
[0083]
提供多个芯片，贴装多个芯片至对应的多个开孔中，芯片的有源面上设有连接端子；以及
[0084]
涂布塑封料，塑封料包覆片状结构和多个芯片；
[0085]
塑封层的杨氏模量小于片状结构的杨氏模量，且第一区域的面积和第二区域的面积的比值为0.5～2：1。
[0086]
可选的，制备方法还包括：于有源面上方形成再布线层，再布线层和连接端子电性连接；以及于再布线层远离有源面上方制作互连结构。
[0087]
可选的，制备方法还包括：沿着片状结构的切割道切割上述晶圆级扇出结构获得多个相互独立的封装单体。
[0088]
可选的，制备方法还包括：连接端子朝向远离所述载板的方向突出，芯片的背面临时键合连接临时结合层；于有源面一侧涂布塑封料，塑封料包覆片状结构和芯片；剥离临时结合层和载板；减薄塑封层直至连接端子自塑封层远离有源面的一表面露出；以及于减薄后的塑封层一表面上形成再布线层。
[0089]
可选的，制备方法还包括：连接端子临时键合连接临时结合层，芯片的背面远离载板；于背面一侧涂布塑封料，塑封料包覆片状结构和芯片，构成塑封单元；剥离临时结合层和所述载板；以及于片状结构未覆盖塑封层的表面和有源面上形成再布线层。
[0090]
上述制备方法均是通过晶圆级工艺实现，属于fowlp技术，其中，片状结构为晶圆级片状结构，包括多个开孔；载板和晶圆级片状结构相适配，提供多个芯片，贴装每一芯片至对应的开孔中，涂布塑封料，固化塑封芯片和片状结构形成包括多个封装单体的重构晶圆。
[0091]
综上，本实用新型提供一种晶圆级扇出结构，控制塑封层的杨氏模量小，可降低重构晶圆过程中，塑封层带来的翘曲；而利用杨氏模量大的片状结构嵌入塑封层中，一方面可提升封装强度，另一方面，利用其刚性也可降低重构晶圆过程中，塑封层带来的翘曲，进一步降低扇出结构中每个封装单体的翘曲。而选择片状结构中开孔在片状结构中面积占比，一方面有效降低晶圆级扇出结构的翘曲，另一方面，提供足够的支撑提升晶圆级扇出结构的封装强度。
[0092]
本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。此外，上面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。必需指出的是，本实用新型还可有其他多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。