基于串联方式的芯片组件的信息同步配置系统及方法与流程

1.本发明属于芯片控制技术领域，特别是一种基于串联方式的芯片组件的信息同步配置系统及方法。


背景技术：

2.对于一个复杂的芯片通信系统来说，其通常可以由一个控制芯片和众多的从芯片组成。在该系统中，控制芯片负责控制各个从芯片，即通过一个控制芯片直接控制各个从芯片，且各个从芯片相互独立。
3.现有技术中，通过主控芯片与每一个从芯片通过各自独立的端口连接并通信，使得从芯片之间的独立性强，与主控芯片通信互不干扰，但是当从芯片数量很多时，主控芯片与从芯片之间的互联信号线非常多，pcb走线复杂且控制难度大，由此导致芯片间的连线多、芯片管脚多，同时增加了设计复杂度，也会产生各从芯片的配置信息无法达到同步配置的问题，这是一个亟待解决的问题。


技术实现要素：

4.本发明的目的是提供一种基于串联方式的芯片组件的信息同步配置系统及方法，以解决现有技术中的不足，它能够通过串联方式达到所有从芯片同步信息配置，消除各个从芯片间的状态不同步问题，保证各个从芯片的同步工作。
5.本技术的一个实施例提供了一种基于串联方式的芯片组件的信息同步配置系统，所述系统包括：
6.一主控芯片和n个从芯片，且所述主控芯片与所述从芯片以及相邻所述从芯片通过串联方式通信连接，所述主控芯片至少包括发送数据端口、接收数据端口和同步发送端口，每个所述从芯片至少包括上行发送数据端口、上行接收数据端口、下行发送数据端口、下行接收数据端口、下行同步接收端口以及下行同步发送端口；
7.在直接连接于所述主控芯片的第一从芯片中，所述第一从芯片的下行数据接收端连接于所述主控芯片的发送数据端口，所述第一从芯片的上行发送数据端口连接于所述主控芯片的接收数据端口；
8.在其余所述从芯片中，当前从芯片的下行接收数据端口连接于前一个从芯片的下行发送数据端口，当前从芯片的下行发送数据端口连接于后一个从芯片的下行接收数据端口，当前从芯片的上行接收数据端口连接于后一个从芯片的上行发送数据端口，当前从芯片的上行发送数据端口连接于前一个从芯片的上行接收数据端口，当前从芯片的下行同步接收端口连接于前一个从芯片的下行同步发送端口，当前从芯片的下行同步发送端口连接于下一个从芯片的下行同步接收端口；
9.主控芯片以预设方式将信息数据帧依次发送到各个所述从芯片，各所述从芯片接收并解析所述信息数据帧，将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个所述从芯片信息同步配置。
10.可选的，所述主控芯片以预设方式将信息数据帧依次发送到各个所述从芯片，包括：
11.主控芯片接收信息数据帧，并通过广播方式将所述信息数据帧发送到所述第一从芯片；
12.第一从芯片在下行数据接收端接收所述主控芯片发送的信息数据帧，并将收到的信息数据帧转发到所述第一从芯片的下行发送数据端口；
13.通过所述第一从芯片的下行发送数据端口向第二从芯片发送信息数据帧，依次操作直到完成各个所述从芯片的信息数据帧的发送。
14.可选的，所述芯片地址信息包括主控芯片地址信息和各个所述从芯片的地址信息，其中，所述从芯片的地址信息包括串联系统中的唯一芯片地址信息以及共用广播地址信息。
15.可选的，所述从芯片的所述唯一芯片地址信息用于匹配并接收单播信息数据帧，所述从芯片的所述共用广播地址信息用于匹配并接收广播信息数据帧，所述第一从芯片在下行数据接收端接收所述主控芯片发送的信息数据帧，包括：
16.主控芯片发送的信息数据帧匹配一个芯片地址，并接收预设置对应寄存器地址的配置值；以及
17.主控芯片发送的信息数据帧匹配每个芯片地址，并接收预设置对应寄存器地址的配置值。
18.可选的，所述将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个所述从芯片信息同步配置，包括：
19.各个从芯片接收预设置对应寄存器地址的配置值，利用同步使能信号跳变触发使得配置值有效，且将所述同步使能信号跳变触发到各个所述从芯片，以实现各个所述从芯片同步使能配置有效，并使得各个所述从芯片信息同步配置。
20.可选的，所述同步使能信号在串联系统中的各个所述从芯片之间通过下行同步发送端口和下行同步接收端口通信连接。
21.本技术的又一实施例提供了一种基于串联方式的芯片组件的信息同步配置方法，所述方法包括：
22.向芯片组件发送信息数据帧，所述芯片组件包括一主控芯片和n个从芯片，且所述主控芯片与所述从芯片以及相邻所述从芯片通过串联方式通信连接；
23.主控芯片接收所述信息数据帧，并以预设方式将信息数据帧依次发送到各个所述从芯片，各所述从芯片接收并解析所述信息数据帧，将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个所述从芯片信息同步配置。
24.本技术的又一实施例提供了一种基于串联方式的芯片组件的信息同步配置装置，所述装置包括：
25.发送模块，用于向芯片组件发送信息数据帧，所述芯片组件包括一主控芯片和n个从芯片，且所述主控芯片与所述从芯片以及相邻所述从芯片通过串联方式通信连接；
26.接收模块，用于主控芯片接收所述信息数据帧，并以预设方式将信息数据帧依次发送到各个所述从芯片，各所述从芯片接收并解析所述信息数据帧，将芯片地址匹配的数
load0)。
38.2.在直接连接于所述主控芯片的第一从芯片中，所述第一从芯片的下行数据接收端连接于所述主控芯片的发送数据端口，所述第一从芯片的上行发送数据端口连接于所述主控芯片的接收数据端口。
39.示例性的，继续参见图1中的主控芯片和第一从芯片的连接关系，第一从芯片的下行数据接收端(图中rx1)连接于主控芯片的发送数据端口(图中tx)，第一从芯片的上行发送数据端口(图中tx0)连接于主控芯片的接收数据端口(图中rx)。
40.3.在其余所述从芯片中，当前从芯片的下行接收数据端口连接于前一个从芯片的下行发送数据端口，当前从芯片的下行发送数据端口连接于后一个从芯片的下行接收数据端口，当前从芯片的上行接收数据端口连接于后一个从芯片的上行发送数据端口，当前从芯片的上行发送数据端口连接于前一个从芯片的上行接收数据端口，当前从芯片的下行同步接收端口连接于前一个从芯片的下行同步发送端口，当前从芯片的下行同步发送端口连接于下一个从芯片的下行同步接收端口。
41.示例性的，继续参见图1中第二从芯片至第n从芯片的连接关系，若当前从芯片为图示第三从芯片(省略未示出)，则第三从芯片的下行接收数据端口(rx1，图中省略未示出)连接于第二从芯片的下行发送数据端口(图中rx0)，第三从芯片的下行发送数据端口(rx0，图中省略未示出)连接于第四从芯片的下行接收数据端口(rx1，图中省略未示出)，第三从芯片的上行接收数据端口(tx1，图中省略未示出)连接于第四从芯片的上行发送数据端口(tx0，图中省略未示出)，第三从芯片的上行发送数据端口(tx0，图中省略未示出)连接于第二从芯片的上行接收数据端口(图中tx1)，第三从芯片的下行同步接收端口(sync load 1，图中省略未示出)连接于第二从芯片的下行同步发送端口(图中sync load 0)，第三从芯片的下行同步发送端口(sync load 0，图中省略未示出)连接于第四从芯片的下行同步接收端口(sync load 1，图中省略未示出)。
42.需要说明的是，离所述主控芯片最远的第n从芯片的下行发送数据端口悬空，所述第n从芯片的上行接收数据端口连接1，所述第n从芯片的下行同步发送端口悬空。
43.具体的，参见图1中的第n从芯片，其下行发送数据端口(图中rx0)和下行同步发送端口(图中sync load 0)悬空，上行接收数据端口(图中tx1)连接1。
44.4.主控芯片以预设方式将信息数据帧依次发送到各个所述从芯片，各所述从芯片接收并解析所述信息数据帧，将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个所述从芯片信息同步配置。
45.具体的，主控芯片以预设方式将信息数据帧依次发送到各个所述从芯片，可以包括：
46.主控芯片接收信息数据帧，并通过广播方式将所述信息数据帧发送到所述第一从芯片，第一从芯片在下行数据接收端接收所述主控芯片发送的信息数据帧，并将收到的信息数据帧转发到所述第一从芯片的下行发送数据端口，通过所述第一从芯片的下行发送数据端口向第二从芯片发送信息数据帧，依次操作直到完成各个所述从芯片的信息数据帧的发送。
47.其中，所述芯片地址信息包括主控芯片地址信息和各个所述从芯片的地址信息，所述从芯片的地址信息包括串联系统中的唯一芯片地址信息以及共用广播地址信息。
48.具体的，所述从芯片的所述唯一芯片地址信息用于匹配并接收单播信息数据帧，所述从芯片的所述共用广播地址信息用于匹配并接收广播信息数据帧，所述第一从芯片在下行数据接收端接收所述主控芯片发送的信息数据帧，可以包括：
49.主控芯片发送的信息数据帧匹配一个芯片地址，并接收预设置对应寄存器地址的配置值；以及主控芯片发送的信息数据帧匹配每个芯片地址，并接收预设置对应寄存器地址的配置值。
50.具体的，所述将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个所述从芯片信息同步配置，可以包括：
51.各个从芯片接收预设置对应寄存器地址的配置值，利用同步使能信号跳变触发使得配置值有效，且将所述同步使能信号跳变触发到各个所述从芯片，以实现各个所述从芯片同步使能配置有效，并使得各个所述从芯片信息同步配置。
52.示例性的，各个从芯片接收到预设置对应寄存器地址的配置值，利用同步使能信号(图中sync load)跳变触发使得配置值有效，且将同步使能信号跳变触发到各个从芯片，以实现各个从芯片信息同步配置。
53.需要说明的是，所述同步使能信号(sync load)在串联系统中的各个所述从芯片之间通过下行同步发送端口(图中sync load 0)和下行同步接收端口(图中sync load 1)通信连接。
54.可见，本发明通过芯片组件的串联方式达到所有从芯片同步信息配置，消除各个从芯片间的状态不同步问题，保证各个从芯片的同步工作。
55.本发明实施例还提供了一种基于串联方式的芯片组件的信息同步配置方法，该方法可以应用于电子设备，如计算机终端，具体如普通电脑、平板等。
56.下面以运行在计算机终端上为例对其进行详细说明。图2为本发明实施例提供的一种基于串联方式的芯片组件的信息同步配置方法的计算机终端的硬件结构框图。如图2所示，计算机终端可以包括一个或多个(图2中仅示出一个)处理器202(处理器202可以包括但不限于微处理器mcu或可编程逻辑器件fpga等的处理装置)和用于存储数据的存储器204，可选地，上述计算机终端还可以包括用于通信功能的传输装置206以及输入输出设备208。本领域普通技术人员可以理解，图2所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图2中所示更多或者更少的组件，或者具有与图2所示不同的配置。
57.存储器204可用于存储应用软件的软件程序以及模块，如本技术实施例中的基于串联方式的芯片组件的信息同步配置方法对应的程序指令/模块，处理器202通过运行存储在存储器204内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器204可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器204可进一步包括相对于处理器202远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
58.传输装置206用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置206包括一个网络适配器(network interface controller，nic)，其可通过基站与其他网络设备相连从而可与互
联网进行通讯。在一个实例中，传输装置206可以为射频(radio frequency，rf)模块，其用于通过无线方式与互联网进行通讯。
59.一个串联芯片通信系统往往是由一个主控制芯片和众多的从芯片组成一个系统，其中从芯片的数量仅代表多个，不具有限定运算芯片个数的作用。串联芯片通信系统中通常用串行接口互连(如uart协议)，由于其连接电路简单、可靠性高被广泛应用板级或板内芯片之间互联。串行接口通信方式通常只支持点对点方式，如要一对多的主从通信方式，则需将各从芯片的串行接口数据先进行从上一个芯片接收输入再输出到下一个，但是此方法增加了芯片管脚，也增加了系统设计复杂度，对可靠性造成一定的影响。
60.参见图3，图3为本发明实施例提供的一种基于串联方式的芯片组件的信息同步配置方法的流程示意图，可以包括如下步骤：
61.s301：向芯片组件发送信息数据帧，所述芯片组件包括一主控芯片和n个从芯片，且所述主控芯片与所述从芯片以及相邻所述从芯片通过串联方式通信连接。
62.具体的，所述芯片组件包括一主控芯片和若干从芯片，其中，向芯片组件发送信息数据帧之前，所述方法可以包括：将所述芯片组件的身份标识信息及所述芯片组件的各个地址信息存储于预先设置的地址空间上。
63.s302：主控芯片接收所述信息数据帧，并以预设方式将信息数据帧依次发送到各个所述从芯片，各所述从芯片接收并解析所述信息数据帧，将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个所述从芯片信息同步配置。
64.具体的，主控芯片接收信息数据帧，并以广播方式或单播方式将信息数据帧依次发送到各个从芯片，各从芯片接收并解析所述信息数据帧，将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个从芯片信息同步配置。
65.可见，本发明首先向芯片组件发送信息数据帧，芯片组件包括一主控芯片和n个从芯片，且主控芯片与从芯片以及相邻从芯片通过串联方式通信连接，主控芯片接收信息数据帧，并以预设方式将信息数据帧依次发送到各个从芯片，各从芯片接收并解析信息数据帧，将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个从芯片信息同步配置，它能够通过串联方式达到所有从芯片同步信息配置，消除各个从芯片间的状态不同步问题，保证各个从芯片的同步工作。
66.本技术的又一实施例提供了一种基于串联方式的芯片组件的信息同步配置装置，应用于上述所述的一种基于串联方式的芯片组件的信息同步配置方法，如图4所示的一种基于串联方式的芯片组件的信息同步配置装置的结构示意图，所述装置包括：
67.发送模块401，用于向芯片组件发送信息数据帧，所述芯片组件包括一主控芯片和n个从芯片，且所述主控芯片与所述从芯片以及相邻所述从芯片通过串联方式通信连接；
68.接收模块402，用于主控芯片接收所述信息数据帧，并以预设方式将信息数据帧依次发送到各个所述从芯片，各所述从芯片接收并解析所述信息数据帧，将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个所述从芯片信息同步配置。
69.与现有技术相比，本发明首先向芯片组件发送信息数据帧，芯片组件包括一主控
芯片和n个从芯片，且主控芯片与从芯片以及相邻从芯片通过串联方式通信连接，主控芯片接收信息数据帧，并以预设方式将信息数据帧依次发送到各个从芯片，各从芯片接收并解析信息数据帧，将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个从芯片信息同步配置，它能够通过串联方式达到所有从芯片同步信息配置，消除各个从芯片间的状态不同步问题，保证各个从芯片的同步工作。
70.本发明实施例还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述方法实施例中的步骤。
71.具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：
72.s301：向芯片组件发送信息数据帧，所述芯片组件包括一主控芯片和n个从芯片，且所述主控芯片与所述从芯片以及相邻所述从芯片通过串联方式通信连接；
73.s302：主控芯片接收所述信息数据帧，并以预设方式将信息数据帧依次发送到各个所述从芯片，各所述从芯片接收并解析所述信息数据帧，将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个所述从芯片信息同步配置。
74.具体的，在本实施例中，上述存储介质可以包括但不限于：u盘、只读存储器(read-only memory，简称为rom)、随机存取存储器(random access memory，简称为ram)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
75.与现有技术相比，本发明首先向芯片组件发送信息数据帧，芯片组件包括一主控芯片和n个从芯片，且主控芯片与从芯片以及相邻从芯片通过串联方式通信连接，主控芯片接收信息数据帧，并以预设方式将信息数据帧依次发送到各个从芯片，各从芯片接收并解析信息数据帧，将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个从芯片信息同步配置，它能够通过串联方式达到所有从芯片同步信息配置，消除各个从芯片间的状态不同步问题，保证各个从芯片的同步工作。
76.本发明实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述方法实施例中的步骤。
77.具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
78.具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
79.s301：向芯片组件发送信息数据帧，所述芯片组件包括一主控芯片和n个从芯片，且所述主控芯片与所述从芯片以及相邻所述从芯片通过串联方式通信连接；
80.s302：主控芯片接收所述信息数据帧，并以预设方式将信息数据帧依次发送到各个所述从芯片，各所述从芯片接收并解析所述信息数据帧，将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个所述从芯片信息同步配置。
81.与现有技术相比，本发明首先向芯片组件发送信息数据帧，芯片组件包括一主控
芯片和n个从芯片，且主控芯片与从芯片以及相邻从芯片通过串联方式通信连接，主控芯片接收信息数据帧，并以预设方式将信息数据帧依次发送到各个从芯片，各从芯片接收并解析信息数据帧，将芯片地址匹配的数据接收预设置对应寄存器地址的配置值，并通过同步使能信号跳变使能配置值，以使得各个从芯片信息同步配置，它能够通过串联方式达到所有从芯片同步信息配置，消除各个从芯片间的状态不同步问题，保证各个从芯片的同步工作。
82.需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
83.在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
84.在本发明所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
85.上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
86.另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
87.上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例上述方法的全部或部分步骤。而前述的存储器包括：u盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
88.以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。