一种电压拉偏测试装置及方法与流程

1.本公开属于内存测试技术领域，具体涉及一种电压拉偏测试装置及方法。


背景技术：

2.现有内存供电电压拉偏测试方案为：
3.当需要进行内存供电电压拉偏测试时，需要获得被测平台供电模块中内存颗粒供电部分的原理图和器件点位图，依据原理图找到内存颗粒供电设计电路，确定内存颗粒供电电压的输出关系，通过供电电压输出关系计算出分压电阻的阻值，依照点位图在被测平台上找到分压电阻的位置更换成计算出的阻值的电阻，从而获得电压拉偏测试所需的电压值。
4.发明人发现现有内存供电电压拉偏测试方案具有如下缺陷：
5.1.由于不同平台的内存颗粒供电部分设计原理不同，电压输出关系也不一样，拉偏测试时需要更换不同阻值的分压电阻来获得不同的电压输出，测试时费时费力；
6.2.分压电阻的精度也会导致实际电压与计算输出电压有差异，影响电压拉偏测试的准确性；
7.3.某些情况下供电原理图的缺失导致电压拉偏测试无法进行。
8.因此，亟需一种便捷高效的电压拉偏测试方案。


技术实现要素：

9.为了克服现有技术的缺陷，根据一些实施例，本公开一方面提供电压拉偏测试装置，本公开另一方面提供电压拉偏测试方法。
10.本公开一些实施例通过如下技术方案实现：
11.一种电压拉偏测试装置，包括电压控制模块和转接模块；
12.所述电压控制模块与所述转接模块连接；
13.所述转接模块用于与待测试的测试模块连接；
14.所述电压控制模块用于通过转接模块向所述测试模块提供第一组供电电压；
15.所述转接模块还用于和匹配部件连接，从所述匹配部件获取第二组供电电压，并将第二组供电电压提供给测试模块，所述匹配部件与所述测试模块相匹配；
16.所述电压控制模块用于控制对所述测试模块的所述第一组供电电压进行拉偏测试。
17.进一步地，所述测试模块包括内存颗粒；
18.所述匹配部件包括匹配内存颗粒的主板或者dimm。
19.进一步地，所述电压控制模块包括电源管理单元和控制单元；
20.所述控制单元与所述电源管理单元电性连接；
21.所述控制单元用于控制所述电源管理单元输出第一组供电电压。
22.进一步地，装置还包括：接口单元，
23.所述接口单元与所述转接模块连接；
24.所述转接模块通过所述接口单元与所述测试模块连接。
25.进一步地，所述控制单元用于向所述电源管理单元发送电压输出控制命令；
26.所述电源管理单元用于接收所述电压输出控制命令后，向接口单元输出相应参数的第一组供电电压；
27.所述接口单元用于向所述内存颗粒输出第一组供电电压，对内存颗粒进行第一组供电电压的拉偏测试。
28.进一步地，所述转接模块包括至少一个第一输入接口；
29.所述转接模块能够通过所述第一输入接口与所述电压控制模块连接；
30.所述第一输入接口能够从所述电压控制模块获取所述第一组供电电压。
31.进一步地，所述转接模块包括多个第二输入接口；
32.所述转接模块能够通过多个第二输入接口与所述匹配部件连接，所述第二输入接口能够从所述匹配部件获取相应的多组供电电压，所述多组供电电压包括所述第一组供电电压和所述第二组供电电压。
33.进一步地，所述转接模块包括用于输出所述第一组供电电压的第一输出接口，以及用于输出所述第二组供电电压的第二输出接口；
34.所述第一输出接口和所述第二输出接口用于向测试模块供电。
35.进一步地，对第一组供电电压进行拉偏测试时，所述转接模块从所述第一输入接口获取第一组供电电压，从所述第二输入接口获取第二组供电电压。
36.进一步地，所述电源管理单元与输入电源电性连接，电源管理单元包括控制输入端、控制输出端、总线控制端、处理器、调压端和电压输出端；
37.所述控制输入端、控制输出端、总线控制端、调压端的一端与所述处理器电性连接；
38.所述控制输入端的另一端设置外部输入控制信号端口；
39.所述控制输出端的另一端设置外部输出控制信号端口；
40.所述总线控制端的另一端与所述控制单元电性连接；
41.所述调压端的另一端与所述电压输出端的一端电性连接，所述电压输出端的另一端与所述接口单元电性连接。
42.进一步地，所述控制单元包括控制芯片和控制总线；
43.所述控制芯片的一端与串口电性连接，所述控制芯片的另一端与所述控制总线的一端电性连接，所述控制总线的另一端与所述总线控制端的另一端电性连接。
44.一种电压拉偏测试方法，包括如下步骤：
45.将电压控制模块与转接模块电性连接；
46.将转接模块与待测试的测试模块电性连接；
47.将转接模块与匹配部件连接，所述匹配部件与所述测试模块相匹配；
48.控制所述电压控制模块通过所述转接模块向所述测试模块提供第一组供电电压；
49.通过转接模块从所述匹配部件获取第二组供电电压，并将第二组供电电压提供给测试模块；
50.通过电压控制模块控制对所述测试模块的所述第一组供电电压进行拉偏测试。
51.进一步地，将转接模块与待测试的测试模块电性连接包括：
52.将所述转接模块与接口单元电性连接；
53.将接口单元与所述测试模块可拆卸电性连接；
54.使得所述转接模块通过接口单元向所述测试模块提供第一组供电电压和第二组供电电压。
55.进一步地，电压控制模块包括电源管理单元和控制单元，控制所述电压控制模块通过所述转接模块向所述测试模块提供第一组供电电压包括：
56.将所述控制单元与所述电源管理单元电性连接；
57.将所述电源管理单元与接口单元电性连接；
58.通过所述控制单元向所述电源管理单元发送电压输出控制命令；
59.所述电源管理单元接收所述电压输出控制命令后，通过所述接口单元向所述测试模块输出相应参数的第一组供电电压。
60.进一步地，通过电压控制模块控制对所述测试模块的所述第一组供电电压进行拉偏测试包括：
61.通过所述电压控制模块对所述测试模块进行vdd信号电压的拉偏测试。
62.和现有技术比，本公开实施例可以/至少具有以下有益效果：
63.本公开提供一种电压拉偏测试装置，通过电压控制模块和转接模块，实现待测试的测试模块的电压拉偏测试，测试模块包括但不限于内存颗粒，相较现有的内存颗粒测试方案，使得内存颗粒的电压拉偏测试便捷简单，电压拉偏测试结果更加可靠，减少测试平台焊接损坏的风险及所需测试周期。
64.本公开提供电压拉偏测试装置，还包括匹配部件和接口单元，匹配部件可设置多个内存颗粒，通过接口单元和不同内存颗粒电性连接，可以实现同一系统平台上不同内存颗粒的电压拉偏性能测试，内存颗粒更换灵活且高效。
65.本公开提供的电压拉偏测试装置，电压控制模块包括电源管理单元和控制单元，其中，电源管理单元包括控制输入端、控制输出端、总线控制端、处理器、调压端、电压输出端，控制单元包括控制芯片和控制总线，并将控制输入端、控制输出端、调压端、电压输出端采用多路设置。控制芯片通过控制总线、总线控制端向处理器发送电压输出控制命令，处理器接收电压输出控制命令，并结合控制输入端、控制输出端的接收数据对调压端向电压输出端的输出电压值以及输出电压时序进行控制，使得电压输出端向接口单元输出可调节控制电压作为供电电压，接口单元向内存颗粒输出供电电压，内存颗粒通过供电电压实现内存颗粒的电压拉偏测试。可以同时满足内存颗粒电压供电的精确调整及时序要求，使内存颗粒供电电压调整更加方便准确，增强不同系统的使用兼容性。
附图说明
66.为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
67.图1为本公开示例的电压拉偏测试装置的一种装配结构配置示意图；
68.图2为本公开示例的电压拉偏测试装置的另一种装配结构配置示意图；
69.图3为本公开示例的电压拉偏测试装置的一种实施方式结构示意图；
70.图4为本公开示例的电压拉偏测试装置的转接模块的接口示意图；
71.图5为本公开示例的电压拉偏测试装置的内部连接关系结构示意图；
72.图6为本公开示例的电压拉偏测试装置的多路可配置pmic结构示意图。
具体实施方式
73.下面将结合本公开的实施例，对本公开的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
74.在本文中，术语“第一”、“第二”和其它类似词语并不意在暗示任何顺序、数量和重要性，而是仅仅用于对不同的元件进行区分。在本文中，术语“一”、“一个”和其它类似词语并不意在表示只存在一个所述事物，而是表示有关描述仅仅针对所述事物中的一个，所述事物可能具有一个或多个。在本文中，术语“包含”、“包括”和其它类似词语意在表示逻辑上的相互关系，而不能视作表示空间结构上的关系。例如，“a包括b”意在表示在逻辑上b属于a，而不表示在空间上b位于a的内部。另外，术语“包含”、“包括”和其它类似词语的含义应视为开放性的，而非封闭性的。例如，“a包括b”意在表示b属于a，但是b不一定构成a的全部，a还可能包括c、d、e等其它元素。
75.在本文中，术语“实施例”、“本实施例”、“优选实施例”、“一个实施例”并不表示有关描述仅仅适用于一个特定的实施例，而是表示这些描述还可能适用于另外一个或多个实施例中。本领域技术人员应理解，在本文中，任何针对某一个实施例所做的描述都可以与另外一个或多个实施例中的有关描述进行替代、组合、或者以其它方式结合，所述替代、组合、或者以其它方式结合所产生的新实施例是本领域技术人员能够容易想到的，属于本公开的保护范围。
76.在本文的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。如图1所示，本公开实施例提供一种电压拉偏测试装置，包括电压控制模块和转接模块。其中，电压控制模块与转接模块连接；转接模块用于与待测试的测试模块连接；电压控制模块用于通过转接模块向测试模块提供第一组供电电压；转接模块还用于和匹配部件连接，从匹配部件获取第二组供电电压，并将第二组供电电压提供给测试模块，匹配部件与所述测试模块相匹配；电压控制模块用于控制对测试模块的所述第一组供电电压进行拉偏测试。
77.其中，本公开实施例中的“连接”包括根据功能需要的直接或非直接电性连接，例如，通过管脚、引线等方式进行电性连接。其中，电性连接是指能够在指定的工作状态下实现电性导通的连接关系。
78.第一组供电电压和第二组供电电压共同组成测试模块工作所需的多组供电电压。示例性地，将第一组供电电压作为待进行拉偏测试的电压，在测试过程中，将第一组供电电压根据需要设置为相应参数，实现针对该组供电电压的测试模块的电压拉偏测试。第二组供电电压作为支撑测试模块运行和测试的其他供电电压。
79.需要说明的是，本公开实施例的测试模块以内存颗粒为例，即，以电压拉偏测试装置用于内存颗粒电压拉偏测试为例进行说明，但本公开的电压拉偏测试装置包括但不限于仅应用到内存颗粒电压拉偏测试中。本领域技术人员知晓，上述内存颗粒可以是内存芯片，即动态随机存取存储器(dram，即dynamic random access memory)。
80.测试模块为内存颗粒时，匹配部件为内存颗粒匹配部件，包括匹配内存颗粒的主板(mother board)或者dimm(双列直插式存储模块)。
81.示例性地，内存颗粒正常运行需要多组电压，如vdd信号电压(器件内部的工作电压/器件的电源电压)和其他供电电压(other signals)。当需要针对vdd信号电压进行拉偏测试时，将vdd信号电压作为第一组供电电压，并通过电压控制模块进行vdd信号电压的参数控制，并通过转接模块输出到内存颗粒，第二组供电电压从匹配部件获取，作为固定信号电压。当需要对另外的其他供电电压进行测试时，可以将待测试的电压作为第一组供电电压，而将vdd信号电压作为第二组供电电压。
82.相较现有的内存颗粒测试方案，本公开实施例的测试装置使得内存颗粒的电压拉偏测试便捷简单，电压拉偏测试结果更加可靠，减少测试平台焊接损坏的风险及所需测试周期。
83.在一个实施例中，转接模块与测试模块直接电性连接，为测试模块进行供电。在另一个实施例中，电压拉偏测试装置还包括接口单元，如图2所示。接口单元与转接模块连接，转接模块通过接口单元与测试模块连接。
84.通过接口单元，进一步提高了电压拉偏测试装置的易用性，为更换待测试的内存颗粒提供了便利条件，从而能够提高测试效率，降低装置损耗，并能够通过接口单元适配多种形态的内存颗粒。
85.下面对各个模块、单元的结构和连接关系进行详细说明。
86.如图3所示，电压控制模块包括电源管理单元和控制单元；控制单元与电源管理单元电性连接；控制单元用于控制电源管理单元输出第一组供电电压。具体地，测试时，控制单元向电源管理单元发送电压输出控制命令；电源管理单元接收电压输出控制命令后，向接口单元输出相应参数的第一组供电电压；接口单元向所述内存颗粒输出第一组供电电压，对内存颗粒进行第一组供电电压的拉偏测试。测试时，电源管理单元与外部的电源连接，控制单元通过串口接收外部的控制信息。
87.上述的接口单元可以采用socket(插座)的方式实现，但并不以socket作为唯一实现方式，本领域技术人员可以根据实际需要采用其他实现方式。
88.其中，接口单元和转接模块的连接关系可以采用焊接等方式实现。转接模块包括但不限于采用转接板。
89.将电压控制模块以及接口单元整合设置在转接模块上，可以大大缩减电压拉偏测试装置的占用空间，且使得电压拉偏测试装置的整体结构便携。
90.根据本公开实施例提供的一种电压拉偏测试装置，在转接模块上设置内存颗粒匹配部件，内存颗粒匹配部件可设置多个上述的内存颗粒。从而通过接口单元可以实现和不同内存颗粒电性连接，可以实现同一系统平台上不同内存颗粒的电压拉偏性能测试。
91.转接模块可以通过焊接等方式设置在内存颗粒匹配部件上，从而可以满足不同系统平台电压拉偏测试的需求。
92.转接模块包括多组对应的输入接口和输出接口，输入接口用于获取供电电压，相应的输出接口用于输出供电电压。示例性地，输入接口以管脚或插孔形式实现。输入接口和输出接口的对应关系由转接模块中的电路实现。
93.如图4所示，本公开实施例中，转接模块至少一个第一输入接口，转接模块能够通过第一输入接口与电压控制模块连接；第一输入接口能够从所述电压控制模块获取所述第一组供电电压，如vdd信号电压。
94.转接模块包括多个第二输入接口；转接模块能够通过多个第二输入接口与匹配部件连接，第二输入接口能够从所述匹配部件获取相应的多组供电电压。多组供电电压包括所述第一组供电电压和所述第二组供电电压。通过第二输入接口，转接模块能够从匹配部件获取测试模块测试过程中所有的供电电压，测试时，针对待测试的第一组供电电压，设置接口单元和测试模块不从第二输入接口相应的输出接口中获取该第一组供电电压，以便从电压控制模块获取第一组供电电压。当针对其他供电电压测试时，不需要重新焊接转接模块到匹配部件，直接选择输出到测试模块的供电电压即可。
95.转接模块包括用于输出第一组供电电压的第一输出接口，以及用于输出所述第二组供电电压的第二输出接口；第一输出接口和第二输出接口用于向测试模块供电。第一输出接口与第一输入接口相对应，用于转接输出第一输入接口的供电电压。第二输出接口与第二输入接口相对应，用于部分地输出第一输出接口的供电电压。示例性地，用于输出vdd信号电压的第二输出接口不与测试模块或接口单元连接，而是由电压控制模块提供vdd信号电压。
96.对第一组供电电压进行拉偏测试时，转接模块从第一输入接口获取由电压控制模块提供的第一组供电电压，从第二输入接口获取由匹配部件提供的第二组供电电压。
97.电源管理单元与输入电源电性连接，电源管理单元包括控制输入端、控制输出端、总线控制端、处理器、调压端和电压输出端。
98.控制输入端、控制输出端、总线控制端、调压端的一端与处理器电性连接。
99.控制输入端的另一端设置外部输入控制信号端口。
100.控制输出端的另一端设置外部输出控制信号端口。
101.总线控制端的另一端与控制单元电性连接。
102.调压端的另一端与电压输出端的一端电性连接，电压输出端的另一端用于与上述接口单元电性连接。
103.如图5所示，上述控制单元包括控制芯片和控制总线。控制芯片包括但不限于系统级芯片soc(简称芯片)，控制总线包括但不限于i2c总线。
104.控制芯片的一端与串口电性连接，控制芯片的另一端与控制总线的一端电性连接，控制总线的另一端与总线控制端的另一端电性连接。
105.上述的外部输入控制信号端口可以用于向控制输入端发送调压端输出电压或者休眠的控制命令，控制输入端将调压端输出电压或者休眠的控制命令转发给处理器，处理器接收调压端输出电压或者休眠的指令后，控制调压端对应输出电压或者进行休眠操作。
106.上述的外部输出控制信号端口可以用于向控制输出端发送控制命令，控制命令用于控制电源管理单元输出打开或输出关闭，控制输出端将电源管理单元输出打开或输出关闭的控制命令发送给处理器，处理器接收电源管理单元输出打开或输出关闭的控制命令
后，控制电源管理单元输出打开或输出关闭。
107.上述的调压端能够对电源管理单元的输入电压进行降压或升压操作，以满足电源管理单元输出对应电压值的需要。
108.上述的控制芯片用于设定电源管理单元的输出电压值以及输出电压时序，具体地，控制芯片可以配置电压输出控制表，控制芯片根据电压输出控制表向电源管理单元发送电压输出控制命令(包括输出电压值以及输出电压时序)。
109.其中，上述控制单元向所述电源管理单元发送电压输出控制命令；电源管理单元接收所述电压输出控制命令后，向转接模块输出第一组供电电压。具体地，
110.控制芯片通过控制总线、总线控制端向处理器发送电压输出控制命令；
111.处理器接收电压输出控制命令，结合控制输入端、控制输出端的接收数据对调压端向电压输出端的输出电压值以及输出电压时序进行控制，使得电压输出端向转接模块的第一输入接口输出对应的供电电压。
112.根据本公开实施例提供的一种电压拉偏测试装置，其中，
113.外部输入控制信号端口包括n个外部输入控制信号分端口。
114.外部输出控制信号端口包括n个外部输出控制信号分端口。
115.调压端包括n个调压分端。
116.对应于n个调压分端，电压输出端包括n个电压输出分端。
117.n个调压分端的一端与处理器电性连接，n个调压分端的另一端对应和n个电压输出分端的一端电性连接，n个电压输出分端的另一端与转接模块电性连接。
118.将外部输入控制信号端口设置为n个外部输入控制信号分端口，并将调压端设置为n个调压分端，n个外部输入控制信号分端口与n个调压分端进行对应设置，通过外部输入控制信号分端口可以用于向控制输入端发送对应调压分端输出电压或者休眠的控制命令，控制输入端将对应调压分端输出电压或者休眠的控制命令转发给处理器，处理器接收对应调压分端输出电压或者休眠的指令后，控制对应调压分端输出电压或者进行休眠操作。
119.将外部输出控制信号端口设置为n个外部输出控制信号分端口，电压输出端设置为n个电压输出分端，n个外部输出控制信号分端口与n个电压输出分端进行对应设置，通过外部输出控制信号分端口可以用于向控制输出端发送对应电压输出分端输出打开或输出关闭的控制命令，控制输出端将对应电压输出分端输出打开或输出关闭的控制命令发送给处理器，处理器接收对应电压输出分端输出打开或输出关闭的控制命令后，控制对应电压输出分端输出打开或输出关闭。
120.需要说明的是，上述电源管理单元可以通过多路可配置pmic(power management ic，电源管理集成电路)实现，但并不以此作为唯一实现方式，本领域技术人员可以根据实际需求进行调整或者选择。
121.示例性地，如图6所示，多路可配置pmic包括控制输入端(control inputs)、控制输出端(control outputs)、总线控制端(i2c ctl)、处理器(digital core)、调压端(buck)、电压输出端(vout)以及接地端(agnd)。
122.其中，控制输入端(control inputs)、控制输出端(control outputs)、总线控制端(i2c ctl)、调压端(buck)一端与处理器(digital core)电性连接。
123.控制输入端(control inputs)的另一端设置外部输入控制信号端口。
124.控制输出端(control outputs)的另一端设置外部输出控制信号端口。
125.总线控制端(i2c ctl)的另一端设置数据信号端口(data)以及时钟信号端口(clk)与系统级芯片soc进行通信。具体的，数据信号端口(data)以及时钟信号端口(clk)通过i2c总线与系统级芯片soc电性连接。
126.调压端(buck)的另一端与电压输出端(vout)一端连接，电压输出端的另一端与socket电性连接。
127.示意的，外部输入控制信号端口包括5个外部输入控制信号分端口(ctl1、ctl2、ctl3、ctl4、ctl5)。
128.外部输出控制信号端口包括5个外部输出控制信号分端口(ctl6、ctl7、ctl8、ctl9、ctl10)。
129.调压端包括5个调压分端(buck1、buck2、buck3、buck4、buck5)。
130.对应于5个调压分端buck1、buck2、buck3、buck4、buck5，电压输出端包括5个电压输出分端(vout1、vout2、vout3、vout4、vout5)。
131.5个调压分端buck1、buck2、buck3、buck4、buck5的一端与处理器电性连接，5个调压分端buck1、buck2、buck3、buck4、buck5的另一端对应和5个电压输出分端vout1、vout2、vout3、vout4、vout5的一端电性连接，5个电压输出分端vout1、vout2、vout3、vout4、vout5的另一端与通过转接模块与socket电性连接。电压输出分端的信号从第一输入接口输入到转接模块，经过转接模块整合为一个第一组供电电压后，从第一输出接口输出到socket。在另外的实施例中，将多个电压输出分段的信号整合为一路供电电压，输出到转接模块的第一输入接口。
132.其中，socket包括多组供电电压的输入接口和输出接口。
133.其中，控制单元向电源管理单元发送电压输出控制命令；电源管理单元接收电压输出控制命令后，向转接模块输出供电电压，具体包括：
134.控制芯片通过控制总线、总线控制端向处理器发送电压输出控制命令；
135.处理器接收所述电压输出控制命令，结合控制输入端、控制输出端的接收数据对调压端向电压输出端的输出电压值以及输出电压时序进行控制，使得电压输出端向转接模块输出可调节控制电压作为供电电压。
136.转接模块(直接地或通过接口单元)向内存颗粒输出第一组供电电压，内存颗粒通过第一组供电电压实现内存颗粒的电压拉偏测试。可以同时满足内存颗粒电压供电的精确调整及时序要求，使内存颗粒供电电压调整更加方便准确，增强不同系统的使用兼容性。
137.根据本公开实施例提供的一种电压拉偏测试装置，其中，在不进行所述内存颗粒的电压拉偏测试时，
138.电压控制模块可以与转接模块断开电性连接，而将转接模块与电压控制模块断开电性连接一端与内存颗粒匹配部件电性连接。具体的，电源管理单元的电压输出端的另一端可以与转接模块断开电性连接，而将转接模块与内存颗粒匹配部件电性连接。
139.或者，转接模块分别与电压控制模块以及内存颗粒匹配部件电性连接，但转接模块和电压控制模块的信号传输切断。具体的，转接模块分别与电源管理单元的电压输出端的另一端以及内存颗粒匹配部件电性连接，但转接模块和电源管理单元的电压输出端的另一端的信号传输切断。
140.根据本公开实施例提供的一种电压拉偏测试装置，在不进行内存颗粒的电压拉偏测试时，转接模块与电源管理单元的电压输出端连接，但电源管理单元不通过电压输出端进行信号输出。
141.在进行内存颗粒的电压拉偏测试时，电源管理单元通过电压输出端进行信号输出。
142.其他供电电压信号接口一端和内存颗粒匹配部件电性连接，其他供电电压信号接口另一端和所述内存颗粒电性连接。
143.根据本公开实施例提供的一种电压拉偏测试装置，其中，针对在电源管理单元的电压输出端设置为n个电压输出分端的情形下，n个电压输出分端的电压输出设置示例说明如下：
144.可以将n个电压输出分端的所有输出端整合为一个电压输出接口。
145.或者，n个电压输出分端分别作为独立的电压输出接口。
146.对应于上述电压拉偏测试装置，本公开实施例还提供一种电压拉偏测试方法，具体包括如下步骤：
147.将电压控制模块与转接模块电性连接；
148.将转接模块与待测试的测试模块电性连接；
149.将转接模块与匹配部件连接，匹配部件与测试模块相匹配；
150.控制电压控制模块通过转接模块向所述测试模块提供第一组供电电压；
151.通过转接模块从匹配部件获取第二组供电电压，并将第二组供电电压提供给测试模块；
152.通过电压控制模块控制对测试模块的第一组供电电压进行拉偏测试。
153.将转接模块与待测试的测试模块电性连接包括：将转接模块与接口单元电性连接；将接口单元与测试模块可拆卸电性连接；使得所述转接模块通过接口单元向测试模块提供第一组供电电压和第二组供电电压。
154.电压控制模块包括电源管理单元和控制单元，控制电压控制模块通过转接模块向所述测试模块提供第一组供电电压包括：将控制单元与电源管理单元电性连接；将电源管理单元与接口单元电性连接；通过控制单元向所述电源管理单元发送电压输出控制命令；电源管理单元接收所述电压输出控制命令后，通过接口单元向所述测试模块输出相应参数的第一组供电电压。
155.通过电压控制模块控制对所述测试模块的第一组供电电压进行拉偏测试包括：通过电压控制模块对测试模块进行针对vdd信号的拉偏测试。
156.电源管理单元包括控制输入端、控制输出端、总线控制端、处理器、调压端、电压输出端；
157.控制单元包括控制芯片和控制总线；
158.将电源管理单元与输入电源电性连接；
159.将控制输入端、控制输出端、总线控制端、调压端的一端与处理器电性连接；
160.将控制输入端的另一端设置外部输入控制信号端口；
161.将控制输出端的另一端设置外部输出控制信号端口；
162.将调压端的另一端与电压输出端的一端连接，电压输出端的另一端与接口单元电
性连接；
163.将控制芯片的一端与串口电性连接，控制芯片的另一端与控制总线的一端电性连接，控制总线的另一端与总线控制端的另一端电性连接；
164.控制单元向电源管理单元发送电压输出控制命令，电源管理单元接收电压输出控制命令后，向接口单元输出供电电压。具体地，
165.控制芯片通过控制总线、总线控制端向处理器发送电压输出控制命令；
166.处理器接收所述电压输出控制命令，结合控制输入端、控制输出端的接收数据对调压端向电压输出端的输出电压值以及输出电压时序进行控制，使得电压输出端向接口单元输出对应的供电电压。
167.其中，将外部输入控制信号端口设置为n个外部输入控制信号分端口。
168.将外部输出控制信号端口设置为n个外部输出控制信号分端口。
169.将调压端设置为n个调压分端。
170.对应于n个调压分端，将电压输出端设置为n个电压输出分端。
171.n个调压分端的一端与处理器电性连接，n个调压分端的另一端对应和n个电压输出分端的一端电性连接，n个电压输出分端的另一端与上述接口单元电性连接。
172.使得处理器接收由控制芯片通过控制总线、总线控制端向其发送的电压输出控制命令后，结合控制输入端、控制输出端的接收数据对调压端向电压输出端的输出电压值以及输出电压时序进行控制，进而实现电压输出端向接口单元输出可调节的控制电压作为供电电压。
173.下面结合附图以及具体示例对本公开的用于内存颗粒的电压拉偏测试方法进行详细说明，在不进行内存颗粒的电压拉偏测试时，
174.多组供电电压信号接口一端与电压输出分端另一端断开电性连接，而和匹配内存颗粒的主板或者dimm电性连接，多组供电电压信号接口另一端与内存颗粒dram电性连接。
175.或者，多组供电电压信号接口分别和电压输出分端另一端、匹配内存颗粒的主板或者dimm、以及内存颗粒dram电性连接，但多组供电电压信号接口与电压输出分端另一端之间的信号传输中断。
176.在进行内存颗粒的电压拉偏测试时，
177.用于内存颗粒电压拉偏测试的供电电压信号接口(图2中以vdd信号接口为例示意)一端与电压输出分端另一端电性连接，用于内存颗粒电压拉偏测试的供电电压信号接口另一端和内存颗粒dram电性连接；
178.而其他供电电压信号接口(图2中以其他供电电压为例示意)一端和匹配内存颗粒的主板或者dimm电性连接，其他供电电压信号接口另一端和内存颗粒dram电性连接。
179.或者，多组供电电压信号接口分别和电压输出分端另一端、匹配内存颗粒的主板或者dimm、以及内存颗粒dram电性连接。多组供电电压信号接口与电压输出分端另一端电性连接设置中，仅用于内存颗粒电压拉偏测试的供电电压信号接口一端与电压输出分端另一端进行信号传输。多组供电电压信号接口与匹配内存颗粒的主板或者dimm电性连接设置中，除了用于内存颗粒电压拉偏测试的供电电压信号接口外的其他供电电压信号接口一端和匹配内存颗粒的主板或者dimm进行信号传输。
180.而对于5个电压输出分端vout1、vout2、vout3、vout4、vout5的电压输出设置以及
与多组电源信号接口的连接关系，示例性说明如下：
181.可以将5个电压输出分端vout1、vout2、vout3、vout4、vout5整合为一个电压输出接口。
182.在进行内存颗粒的电压拉偏测试时，
183.将整合的一个电压输出接口与用于内存颗粒电压拉偏测试的供电电压信号接口一端电性连接。
184.在不进行内存颗粒的电压拉偏测试时，
185.整合的一个电压输出接口与用于内存颗粒电压拉偏测试的供电电压信号接口(本实施例中为vdd信号电压接口)一端断开电性连接，或者整合的一个电压输出接口与用于内存颗粒电压拉偏测试的供电电压信号接口电性连接，但信号传输断开。
186.也可以将5个电压输出分端分别作为独立的电压输出接口。
187.在进行内存颗粒的电压拉偏测试时，
188.用于内存颗粒电压拉偏测试的供电电压信号接口与对应电压输出分端电性连接，具体为通过转接模块实现电性连接。
189.或者，5个电压输出分端分别和多组供电电压信号接口分别对应电性连接，仅用于内存颗粒电压拉偏测试的供电电压信号接口和对应电压输出分端进行信号传输。
190.在不进行内存颗粒的电压拉偏测试时，
191.多组供电电压信号接口与上述5个电压输出分端全部断开连接，或者多组供电电压信号接口分别与上述5个电压输出分端电性连接，但信号传输中断。
192.通过soc控制多路可配置pmic，能够实现待测试的第一组电压的自动化控制，测试时序通过程序设定，灵活精准，测试效率高。
193.以上实施例仅用以说明本公开的技术方案而非对其限制，尽管参照上述实施例对本公开进行了详细的说明，所属领域的普通技术人员依然可以对本公开的具体实施方式进行修改或者等同替换，这些未脱离本公开精神和范围的任何修改或者等同替换，均在申请待批的本公开的权利要求保护范围之内。