一种像素电路及其驱动方法、平板探测器与流程

1.本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、平板探测器。


背景技术：

2.目前，应用于医疗成像、安检以及工业探测等多个领域的平板探测器，主要采用非晶硅(a-si)薄膜晶体管(tft)技术。平板探测器的像素电路包括无源像素传感器(passive pixel sensor，pps)和有源像素传感器(active pixel sensor，aps)结构。其中，pps一般地由一个光敏二极管和一个tft开关组成，而aps包含多个tft开关。与pps相比，aps结构具有更好的信噪比，此外，在aps中，使源极跟随器工作在饱和区，具有放大输出电流信号变化值的作用，因而aps平板探测器曝光图像只需要较低的x光的剂量。
3.参照图1，为现有技术提供的一种3t-aps，包括3个薄膜晶体管，参照图2，为现有技术提供的另一种4t-aps，包括4个薄膜晶体管；其中，3t-aps和4t-aps由于源极跟随器(图1和图2中的t2)的存在，使aps的输出信号iout会受到t2阈值电压及其漂移的影响，进而对平板探测器的图像质量造成干扰。


技术实现要素：

4.本发明提供一种像素电路，以解决现有的像素电路由于源极跟随器的阈值电压的影响，进而对平板探测器的图像质量造成干扰的问题。
5.本发明第一方面提供了一种像素电路，该像素电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第一电容、第二电容以及光敏二极管；
6.其中，所述第一薄膜晶体管的栅极与复位电压线连接，所述第一薄膜晶体管的源极分别与第一电容的第一端、所述第二电容的第一端以及所述光敏二极管的负极连接；所述第一薄膜晶体管的漏极与参考电压线连接；
7.所述第一电容的第二端分别与所述光敏二极管的正极，以及偏置电压线连接；
8.所述第二电容的第二端分别与所述第四薄膜晶体管的栅极、所述第五薄膜晶体管的源极连接；
9.所述第四薄膜晶体管的源极与所述第五薄膜晶体管的漏极连接，所述第四薄膜晶体管的漏极与所述第三薄膜晶体管的源极连接；所述第三薄膜晶体管的漏极与输出信号线连接；
10.所述第二薄膜晶体管的源极与电源连接，所述第二薄膜晶体管的漏极与所述第四薄膜晶体管的源极连接。
11.可选地，所述第二薄膜晶体管的栅极与第一导通电压信号线连接；所述第一导通电压信号线提供的第一导通电压信号控制所述第二薄膜晶体管处于导通或者关断状态；
12.所述第三薄膜晶体管的栅极与第二导通电压信号线连接；所述第二导通电压信号线提供的第二导通电压信号控制所述第三薄膜晶体管处于导通或者关断状态；
13.所述第五薄膜晶体管的栅极与第三导通电压信号线连接；所述第三导通电压信号线提供的第三导通电压信号控制所述第五薄膜晶体管处于导通或者关断状态。
14.可选地，所述复位电压线提供的复位电压用于控制所述第一薄膜晶体管导通，使所述第一薄膜晶体管的源极的电压复位为所述参考电压。
15.可选地，所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管以及第五薄膜晶体管为n型薄膜晶体管或p型薄膜晶体管。
16.本发明第二方面提供一种像素电路的驱动方法，应用于上述任意一项所述的像素电路，所述方法包括：
17.复位阶段，控制所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第五薄膜晶体管导通；
18.补偿阶段，控制所述第一薄膜晶体管、所述第三薄膜晶体管和所述第五薄膜晶体管导通，并且控制所述第二薄膜晶体管关断；
19.积分阶段，控制所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第五薄膜晶体管关断，使所述光敏二极管曝光积分、并且对所述第一电容和所述第二电容充电；
20.读取阶段，控制所述第二薄膜晶体管和所述第三薄膜晶体管导通，并控制所述第一薄膜晶体管和所述第五薄膜晶体管关断，读取所述第三薄膜晶体管的漏极处的电流值。
21.可选地，在所述复位阶段，所述第一薄膜晶体管的源极的电位为所述参考电压线提供的参考电压，所述第二薄膜晶体管的漏极以及所述第二电容的第二端的电位均为所述电源提供的电源电压。
22.可选地，在所述补偿阶段，所述第一薄膜晶体管的源极的电位为所述参考电压线提供的参考电压，所述第二薄膜晶体管的漏极以及所述第二电容的第二端的电位均为所述第四薄膜晶体管的阈值电压。
23.可选地，在所述积分阶段，所述第一薄膜晶体管的源极的电位为所述参考电压线提供的参考电压和所述光敏二极管的电压差之和，所述第二电容的第二端的电位为所述第四薄膜晶体管的阈值电压与所述光敏二极管的电压差之和。
24.可选地，在所述读取阶段，当所述第二电容的第二端的电位为所述阈值电压时，结束所述读取阶段。
25.本发明第三方面提供一种平板探测器，包括如第一方面任意一项所述的像素电路。
26.本发明实施例提供了一种像素电路，包括：所述像素电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第一电容、第二电容以及光敏二极管；其中，所述第一薄膜晶体管的栅极与复位电压线连接，所述第一薄膜晶体管的源极分别与第一电容的第一端、所述第二电容的第一端以及所述光敏二极管的负极连接；所述第一薄膜晶体管的漏极与参考电压线连接；所述第一电容的第二端分别与所述光敏二极管的正极，以及偏置电压线连接；所述第二电容的第二端分别与所述第四薄膜晶体管的栅极、所述第五薄膜晶体管的源极连接；所述第四薄膜晶体管的源极与所述第五薄膜晶体管的漏极连接，所述第四薄膜晶体管的漏极与所述第三薄膜晶体管的源极连接；所述第三薄膜晶体管的漏极与输出信号线连接；所述第二薄膜晶体管的源极与电源连接，所述
第二薄膜晶体管的漏极与所述第四薄膜晶体管的源极连接。本发明实施例提供的像素电路，采用五个薄膜晶体管，实现第五薄膜晶体管导通后，光敏二极管的阴极在曝光积分前保持源极跟随器(第四薄膜晶体管)的阈值电压大小，并且能够在读取阶段主动扣除阈值电压，避免像素电路受到源极跟随器阈值电压及其漂移产生的影响。
附图说明
27.为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
28.图1是现有技术的一种像素电路的示意图；
29.图2是现有技术的另一种像素电路的示意图；
30.图3是本发明实施例提供的一种像素电路的示意图；
31.图4是本发明实施例提供的一种像素电路的驱动方法示意图；
32.图5是本发明实施例提供的一种像素电路的复位阶段示意图；
33.图6是本发明实施例提供的一种像素电路的补偿阶段示意图；
34.图7是本发明实施例提供的一种像素电路的积分阶段示意图；
35.图8是本发明实施例提供的一种像素电路的读取阶段示意图。
具体实施方式
36.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
37.参照图3，示出本发明实施例提供的一种像素电路的示意图，该像素电路包括：第一薄膜晶体管t1、第二薄膜晶体管t2、第三薄膜晶体管t3、第四薄膜晶体管t4、第五薄膜晶体管t5、第一电容c1、第二电容c2以及光敏二极管；
38.其中，所述第一薄膜晶体管t1的栅极与复位电压线vrst连接，所述第一薄膜晶体管t1的源极n1分别与c1的第一端n1、所述第二电c2容的第一端n1以及所述光敏二极管的负极n1连接；所述第一薄膜晶体管t1的漏极与参考电压线vref连接；
39.所述第一电容c1的第二端分别与所述光敏二极管的正极，以及偏置电压线vbias连接；
40.所述第二电容c2的第二端n2分别与所述第四薄膜晶体管t4的栅极、所述第五薄膜晶体管t5的源极n2连接；
41.所述第四薄膜晶体管t4的源极n3与所述第五薄膜晶体管t5的漏极n3连接，所述第四薄膜晶体管t4的漏极与所述第三薄膜晶体管t3的源极连接；所述第三薄膜晶体管t3的漏极与输出信号线iout连接；
42.所述第二薄膜晶体管t2的源极与电源vdd 连接，所述第二薄膜晶体管t2的漏极n3与所述第四薄膜晶体管t4的源极n3连接。
43.其中，所述第一薄膜晶体管t1的源极、第一电容c1的第一端、所述第二电容的第一端以及所述光敏二极管的负极在n1节点连接；第二电容的第二端、第五薄膜晶体管的源极以及第四薄膜晶体管的栅极在n2节点连接；第四薄膜晶体管的源极、第五薄膜晶体管的漏极以及第二薄膜晶体管的漏极在n3节点连接。
44.在本发明实施例中，所述第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管以及第五薄膜晶体管为n型薄膜晶体管或p型薄膜晶体管。具体的，n型薄膜晶体管采用高电平电压信号导通，低电平电压信号关断；p型薄膜晶体管采用低电平电压信号导通，高电平电压信号关断。
45.进一步，所述复位电压线vrst提供的复位电压用于控制所述第一薄膜晶体管t1导通，使所述第一薄膜晶体管t1的源极的电压复位为所述参考电压vref。
46.此外，复位电压线vrst与第一薄膜晶体管t1的栅极连接，用于控制第一薄膜晶体管t1的导通和关断，当控制第一薄膜晶体管t1的导通时，n1节点的电位为参考电压vref。
47.具体的，当第一薄膜晶体管t1为n型薄膜晶体管，复位电压线vrst给第一薄膜晶体管t1提供高电平电压信号进行导通，低电平电压信号进行关断；当第一薄膜晶体管t1为p型薄膜晶体管，复位电压线vrst给第一薄膜晶体管t1提供低电平电压信号进行导通，高电平电压信号进行关断。
48.在本发明实施例中，参照图3，所述第二薄膜晶体管t2的栅极与第一导通电压信号线va连接；所述第一导通电压信号线va提供的第一导通电压信号控制所述第二薄膜晶体管t2处于导通或者关断状态。
49.其中，当第二薄膜晶体管t2为n型薄膜晶体管，第一导通电压信号线va给第二薄膜晶体管t2提供高电平电压信号进行导通，低电平电压信号进行关断；当第二薄膜晶体管t2为p型薄膜晶体管，第一导通电压信号线va给第二薄膜晶体管t2提供低电平电压信号进行导通，高电平电压信号进行关断。
50.所述第三薄膜晶体管t3的栅极与第二导通电压信号线vb连接；所述第二导通电压信号线vb提供的第二导通电压信号控制所述第三薄膜晶体管t3处于导通或者关断状态。
51.其中，当第三薄膜晶体管t3为n型薄膜晶体管，第二导通电压信号线vb给第三薄膜晶体管t3提供高电平电压信号进行导通，低电平电压信号进行关断；当第三薄膜晶体管t3为p型薄膜晶体管，第二导通电压信号线vb给第三薄膜晶体管t3提供低电平电压信号进行导通，高电平电压信号进行关断。
52.所述第五薄膜晶体管t5的栅极与第三导通电压信号线vc连接；所述第三导通电压信号线vc提供的第三导通电压信号控制所述第五薄膜晶体管t5处于导通或者关断状态。
53.其中，当第五薄膜晶体管t5为n型薄膜晶体管，第三导通电压信号线vc给第五薄膜晶体管t5提供高电平电压信号进行导通，低电平电压信号进行关断；当第五薄膜晶体管t5为p型薄膜晶体管，第三导通电压信号线vc给第五薄膜晶体管t5提供低电平电压信号进行导通，高电平电压信号进行关断。
54.本发明实施例提供的像素电路，采用五个薄膜晶体管，实现第五薄膜晶体管导通后，光敏二极管的阴极在曝光积分前保持源极跟随器(第四薄膜晶体管)的阈值电压大小，并且能够在读取阶段主动扣除阈值电压，避免像素电路受到源极跟随器阈值电压及其漂移产生的影响。
55.参照图4，示出本发明实施例提供一种像素电路的驱动方法，应用于上述任意一项所述的像素电路，其中，图4为第一薄膜晶体管t1、所述第二薄膜晶体管t2、所述第三薄膜晶体管t3、第四薄膜晶体管t4和所述第五薄膜晶体管t5均为n型薄膜晶体管的情况，所述方法包括：
56.复位阶段，控制所述第一薄膜晶体管t1、所述第二薄膜晶体管t2、所述第三薄膜晶体管t3和所述第五薄膜晶体管t5导通。
57.其中，参照图5，为复位阶段的像素电路示意图，在所述复位阶段，所述第一薄膜晶体管t1的源极n1的电位为所述参考电压线vref提供的参考电压vref，所述第二薄膜晶体管t2的漏极n3以及所述第二电容c2的第二端n2的电位均为所述电源vdd 提供的电源电压vdd。
58.具体的，复位电压线vrst给第一薄膜晶体管t1提供复位电压vrst，使第一薄膜晶体管t1导通，第一薄膜晶体管t1导通后，n1节点处的电位为参考电压vref；第一导通电压信号线va控制第二薄膜晶体管t2导通后，n3节点处的电位为电源电压vdd，第三导通电压信号线vc控制第五薄膜晶体管t5导通后，n2节点的电位为电源电压vdd。其中，当n2节点的电位为电源电压vdd时，第四薄膜晶体管t4也属于导通状态。
59.此外，当第一薄膜晶体管t1、所述第二薄膜晶体管t2、所述第三薄膜晶体管t3、第四薄膜晶体管t4和所述第五薄膜晶体管t5均为n型薄膜晶体管时，在复位阶段，第一薄膜晶体管t1、所述第二薄膜晶体管t2、所述第三薄膜晶体管t3、第五薄膜晶体管t5保持高电位导通。当第一薄膜晶体管t1、所述第二薄膜晶体管t2、所述第三薄膜晶体管t3、第四薄膜晶体管t4和所述第五薄膜晶体管t5均为p型薄膜晶体管时，在复位阶段，第一薄膜晶体管t1、所述第二薄膜晶体管t2、所述第三薄膜晶体管t3、第五薄膜晶体管t5保持低电位导通。
60.补偿阶段，控制所述第一薄膜晶体管t1、所述第三薄膜晶体管t3和所述第五薄膜晶体管t4导通，并且控制所述第二薄膜晶体管关断。
61.其中，参照图6，为补偿阶段的像素电路的示意图，在所述补偿阶段，所述第一薄膜晶体管t1的源极n1的电位为所述参考电压线vref提供的参考电压vref，所述第二薄膜晶体管t2的漏极n3以及所述第二电容c2的第二端n2的电位均为所述第四薄膜晶体管t4的阈值电压vth。
62.具体的，在第二薄膜晶体管t2关断后，n3节点处无法获得电源电压vdd，则n2节点也无法获得电源电压vdd，第四薄膜晶体管t4也关断，则n2节点处的电位为第四薄膜晶体管t4的阈值电压vth，又由于第五薄膜晶体管t5是导通状态，因此n3节点处的电位也为阈值电压vth，实现对源极跟随器(第四薄膜晶体管t4)阈值电压vth的提前补偿。
63.此外，当第一薄膜晶体管t1、所述第二薄膜晶体管t2、所述第三薄膜晶体管t3、第四薄膜晶体管t4和所述第五薄膜晶体管t5均为n型薄膜晶体管时，在补偿阶段，第一薄膜晶体管t1、所述第二薄膜晶体管t2、第五薄膜晶体管t5保持高电位导通，所述第三薄膜晶体管t3保持低电位关断。当第一薄膜晶体管t1、所述第二薄膜晶体管t2、所述第三薄膜晶体管t3、第四薄膜晶体管t4和所述第五薄膜晶体管t5均为p型薄膜晶体管时，在补偿阶段，第一薄膜晶体管t1、所述第二薄膜晶体管t2、第五薄膜晶体管t5保持低电位导通，所述第三薄膜晶体管t3保持高电位关断。
64.积分阶段，控制所述第一薄膜晶体管t1、所述第二薄膜晶体管t2、所述第三薄膜晶
体管t3和所述第五薄膜晶体管t4关断，使所述光敏二极管曝光积分、并且对所述第一电容c1和所述第二电容c2充电。
65.其中，参照图7，为积分阶段的像素电路的示意图，在所述积分阶段，所述第一薄膜晶体管t1的源极n1的电位为所述参考电压线vref提供的参考电压vref和所述光敏二极管的电压差vpin之和(vref vpin)，所述第二电容c2的第二端n2的电位为所述第四薄膜晶体管t4的阈值电压vth与所述光敏二极管的电压差vpin之和(vth vpin)。
66.此外，当第一薄膜晶体管t1、所述第二薄膜晶体管t2、所述第三薄膜晶体管t3、第四薄膜晶体管t4和所述第五薄膜晶体管t5均为n型薄膜晶体管时，在积分阶段，第一薄膜晶体管t1、所述第二薄膜晶体管t2、第三薄膜晶体管t3、第五薄膜晶体管t5保持低电位关断；当第一薄膜晶体管t1、所述第二薄膜晶体管t2、所述第三薄膜晶体管t3、第四薄膜晶体管t4和所述第五薄膜晶体管t5均为p型薄膜晶体管时，在积分阶段，第一薄膜晶体管t1、所述第二薄膜晶体管t2、第三薄膜晶体管t3、第五薄膜晶体管t5保持高电位关断。
67.读取阶段，控制所述第二薄膜晶体管t2和所述第三薄膜晶体管t3导通，并控制所述第一薄膜晶体管t1和所述第五薄膜晶体管t5关断，读取所述第三薄膜晶体管t3的漏极处的电流值iout。
68.其中，参照图8，为读取阶段的像素电路的示意图，在所述读取阶段，当所述第二电容c2的第二端n2的电位为所述阈值电压vth时，结束所述读取阶段。
69.具体的，第二薄膜晶体管t2和第三薄膜晶体管t3保持高电位开启，此时，第四薄膜晶体管t4导通，iout处开始输出电流，当n2节点电压变为第四薄膜晶体管t4的阈值电压vth，源极跟随器(第四薄膜晶体管t4)关断，读取完成，光敏二极管曝光积分产生的电压差vpin被完全读取。
70.在读取阶段，主要读取iout处的电流值，读取的电流值iout对应光敏二极管光转换后形成的电荷量。即通过第五薄膜晶体管t5的导通使得n2节点在曝光积分前保持源极跟随器(第四薄膜晶体管t4)阈值电压vth大小，读取阶段主动扣除阈值电压vth(v
输出
＝vpin vth-vth＝vpin)，将v
输出
＝vpin转换成输出电流iout进行读取，避免源极跟随器(第四薄膜晶体管t4)的阈值电压vth漂移对输出电流iout的准确性产生影响。
71.此外，当第一薄膜晶体管t1、所述第二薄膜晶体管t2、所述第三薄膜晶体管t3、第四薄膜晶体管t4和所述第五薄膜晶体管t5均为n型薄膜晶体管时，在读取阶段，第二薄膜晶体管t2和第三薄膜晶体管t3保持高电位导通、第一薄膜晶体管t1和第五薄膜晶体管t5低电位关断；当第一薄膜晶体管t1、所述第二薄膜晶体管t2、所述第三薄膜晶体管t3、第四薄膜晶体管t4和所述第五薄膜晶体管t5均为p型薄膜晶体管时，在读取阶段，第二薄膜晶体管t2和第三薄膜晶体管t3保持低电位导通、第一薄膜晶体管t1和第五薄膜晶体管t5高电位关断。
72.本发明实施例提供的像素电路的驱动方法，通过驱动五个薄膜晶体管，实现第五薄膜晶体管导通后，光敏二极管的阴极在曝光积分前保持源极跟随器(第四薄膜晶体管)的阈值电压大小，并且能够在读取阶段主动扣除阈值电压，避免像素电路的输出电流值受到源极跟随器阈值电压及其漂移产生的影响。
73.本发明实施例还提供一种平板探测器，包括上述任意一项所述的像素电路。
74.其中，平板电路包括多个像素电路，每个像素电路对应一个像素点；光敏二极管在
光照后累计的电荷量转化为电压信号，电压信号转化为电流值，平板探测器读取到电流值后，根据电流值的大小，显示不同的灰度值，多个像素电路对应多个灰度值，将这些灰度值形成灰度值图像进行显示，即可实现平板探测器的探测功能。
75.具体的，平板探测器的尺寸为：17(inch)
×
17(inch)，或者14(inch)
×
17(inch)等。其中，17(inch)
×
17(inch)的平板探测器是由3072
×
3072个像素点组成，对应3072
×
3072个像素电路。在本发明实施例中，平板探测器还可以是其他尺寸，根据需要设置任意个像素电路，在此不加以限定。
76.本发明实施例提供的平板探测器可以进一步提高平板探测器的抗干扰性，提高信噪比，保证图像的质量，具有较高的场效应迁移率、较低的关态电流、较好的均一性，并且可以应用于大尺寸平板探测器的制造。
77.本发明实施例提供的像素电路，采用五个薄膜晶体管，实现第五薄膜晶体管导通后，光敏二极管的阴极在曝光积分前保持源极跟随器(第四薄膜晶体管)的阈值电压大小，并且能够在读取阶段主动扣除阈值电压，避免像素电路受到源极跟随器阈值电压及其漂移产生的影响。
78.所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
79.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
80.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。