半导体工艺方法及半导体器件与流程

1.本发明涉及半导体芯片技术领域，尤其涉及一种半导体工艺方法及半导体器件。


背景技术：

2.随着集成电路技术的发展，基础电路的工艺尺寸向着更小尺寸的方向发展，加工半导体器件的过程中，任何一个环节出现缺陷，引入杂质，都会影响半导体器件的性能。刻蚀作为半导体工艺方法的主要工艺环节，晶圆的刻蚀形貌、尺寸等都有严格的要求。一旦出现刻蚀缺陷，会影响晶圆的良率。因此对晶圆的刻蚀工艺提出了较高的技术要求。其中，硅刻蚀是前道工艺中最基本的刻蚀工艺。它的刻蚀良率直接影响半导体器件的性能。
3.相关技术中，硅刻蚀的尺寸可以由掩膜层进行传递，即光刻形成关键尺寸后，通过掩膜层将尺寸传递给下面的硅膜层，完成硅刻蚀后，再用氧气将硅膜层上方的掩膜层去除。
4.然而，在硅刻蚀过程中，通常会产生一些沉积副产物，在使用氧气去除掩膜层后，硅膜层形成的深槽的侧壁上会附着有较多的副产物，从而造成晶圆的良品率较差，进而使得半导体器件的性能较差。


技术实现要素：

5.本发明公开一种半导体工艺方法及半导体器件，以解决半导体器件的性能较差的问题。
6.为了解决上述问题，本发明采用下述技术方案：
7.一种半导体工艺方法，包括：
8.s100、提供待刻蚀的晶圆，所述晶圆包括掩膜层、硅膜层和基层，所述掩膜层刻蚀有第一图形；
9.s200、向反应腔室通入第一工艺气体，电离所述第一工艺气体形成第一等离子体，利用所述第一等离子体对所述硅膜层进行刻蚀，以在所述硅膜层上刻蚀形成与所述第一图形的轮廓形状相同，且预设深度的第二图形；
10.s300、向所述反应腔室内通入第二工艺气体，所述第二工艺气体为惰性气体，电离所述第二工艺气体形成第二等离子体，利用所述第二等离子体轰击所述晶圆上的掩膜层；
11.s400、向所述反应腔室通入第三工艺气体，所述第三工艺气体为氧气，电离所述第三工艺气体形成第三等离子体，利用所述第三等离子体刻蚀残留的所述掩膜层。
12.一种半导体器件，所述的半导体器件采用上述的半导体工艺方法制作。
13.本发明采用的技术方案能够达到以下有益效果：
14.本发明公开的半导体工艺方法中，在完成硅刻蚀后，反应腔室内通入惰性气体，惰性气体电离后的等离子体能够对掩膜层实现物理轰击，由于掩膜层相对较软，因此掩膜层在等离子体轰击的作用下，容易从硅膜层上脱落，同时与掩膜层连接的副产物也随着掩膜层一起脱落，因此能够有效去除第二图形的侧壁上附着的副产物，从而提高晶圆的良品率，进而提高半导体器件的性能。
附图说明
15.此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
16.图1为晶圆未刻蚀时的结构示意图；
17.图2和图3为采用相关技术中的工艺方法刻蚀后的晶圆结构示意图；
18.图4和图5为采用本发明实施例公开的半导体工艺方法刻蚀后的晶圆的结构示意图；
19.图6为本发明实施例公开的半导体工艺方法的流程图。
20.附图标记说明：
21.110-光刻胶层、120-抗反射膜层、130-掩膜层、140-硅膜层、150-基层、160-副产物、170-第一图形、180-第二图形。
具体实施方式
22.为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
23.相关技术中，如图1所示，晶圆包括依次叠置的光刻胶层110、抗反射膜层120、掩膜层130、硅膜层140和基层150，这里的基层150可以为二氧化硅膜层，也可以为二氧化硅膜层与其他膜层的组成结构，本文不作限制。晶圆上的光刻胶层110、抗反射膜层120和掩膜层130光刻形成第一图形170，然后通过硅刻蚀对硅膜层140进行刻蚀，掩膜层130将第一图形170的轮廓尺寸传递给下面的硅膜层140。这里需要注意的是，硅膜层140上刻蚀图形的外形轮廓与第一图形170的外形轮廓相同，刻蚀是对硅膜层140上的轮廓的深度进行刻蚀。
24.如图2和图3所示在硅刻蚀过程中，通常会产生一些沉积副产物160。另外，在完成硅刻蚀后，腔室本体内通入氧气，电离氧气，氧气被电离后的等离子体与掩膜层130发生化学反应，从而去除掩膜层130。然而，氧气与在硅刻蚀过程中产生的副产物160会生产附着力更强的副产物160，该副产物160会牢牢附着在硅膜层140所刻蚀的图形的侧壁上，难以去除。当生成这样的副产物160时，即使采用氩气进行轰击，也难以去除。
25.以下结合附图，详细说明本发明各个实施例公开的技术方案。
26.请参考图4和图5，本发明实施例公开一种半导体工艺方法，所公开的半导体工艺方法可以在进行硅刻蚀工艺时刻蚀晶圆。本发明实施例公开的半导体工艺方法如图6所示，具体包括如下步骤：
27.s100、提供待刻蚀的晶圆，晶圆包括掩膜层130、硅膜层140和基层150，掩膜层130刻蚀有第一图形170。
28.提供对掩膜层130完成初步刻蚀的晶圆，在后续刻蚀中，硅膜层140上所刻蚀的图形的轮廓与第一图形170的轮廓相同。因此第一图形170的轮廓尺寸传递给下面的硅膜层140。
29.s200、向反应腔室通入第一工艺气体，电离第一工艺气体形成第一等离子体，利用第一等离子体对硅膜层140进行刻蚀，以在硅膜层140上刻蚀形成与第一图形170的轮廓形
状相同，且预设深度的第二图形180。
30.此步骤是对晶圆的硅膜层140进行刻蚀，上述的光刻胶层110和抗反射膜层120会在硅刻蚀的过程中被刻蚀掉。这里的预设深度可以根据工艺需求进行设定，或者预设深度是硅膜层140由其上表面刻蚀至下表面，也就是将硅膜层刻穿，刻蚀至基层的上表面，这里可以理解为二氧化硅膜层的上表面。
31.上述的第一工艺气体可以为四氟化碳、六氟化硫、二氟甲烷、溴化氢、氩气和氧气中的一种或多种的混合气体。
32.在此步骤中，需要开启上射频电极和下射频电极，上射频电极用于电离第一工艺气体，下射频电极能够对电离后的第一工艺气体施加电场，从而使得电离后的第一工艺气体对晶圆进行刻蚀。也就是说，下射频电极为等离子体提供刻蚀的方向和一定的作用力。上述步骤对硅膜层140进行刻蚀。刻蚀过程中会产生副产物160，副产物160附着在掩膜层130的侧壁上，尤其是附着在掩膜层130与硅膜层140的交界处。
33.s300、向反应腔室内通入第二工艺气体，第二工艺气体为惰性气体，电离第二工艺气体形成第二等离子体，利用第二等离子体轰击晶圆上的掩膜层130。
34.此时，上射频电极施加的电场用于电离第二工艺气体，下射频电极为电离后的等离子体施加向下的电场，从而使得第二等离子体向下轰击掩膜层130，此时，第二等离子体对掩膜层130进行物理轰击。由于掩膜层130相对较软，因此掩膜层130在等离子体轰击的作用下，容易从硅膜层140上脱落，同时与掩膜层130连接的副产物160也随着掩膜层130一起脱落。
35.s400、向反应腔室通入第三工艺气体，第三工艺气体为氧气，电离第三工艺气体形成第三等离子体，利用第三等离子体刻蚀残留的掩膜层130。
36.掩膜层130能够与电离后的氧气离子发生反应，此时，氧气与掩膜层发生的是化学反应，因此氧气能够将晶圆上的掩膜层130刻蚀掉。
37.本技术公开的实施例中，由于掩膜层130相对较软，因此掩膜层130在等离子体轰击的作用下，容易从硅膜层140上脱落，同时与掩膜层130连接的副产物160也随着掩膜层130一起脱落，因此能够有效去除第二图形180的侧壁上附着的副产物160，从而提高晶圆的良品率，进而提高半导体器件的性能。
38.另外，本技术相对于相关技术来说，采用氧气去除掩膜层130之前，先采用电离后的惰性气体轰击掩膜层130，使得与掩膜层130连接的副产物160随着掩膜层130一起脱落。能够去除部分副产物160。同时，附着在掩膜层130上的部分副产物160随着掩膜层130一起脱落，因此再采用氧气去除掩膜层130时，硅膜层140的第二图形180的侧壁上不容易生产难以清除的副产物160，从而进一步提高了晶圆的良品率。
39.在另一种可选的实施例中，步骤s200中的下射频电极的功率可以为第一功率；步骤s300中的下射频电极的功率可以为第二功率，第二功率可以小于第一功率。此方案中，步骤s200中第一等离子体主要作用在硅膜层140上，因此下射频电极的功率需要设置的较大，从而使得第一等离子具有较强的轰击强度。而步骤s300中的第二等离子体仅需要轰击掩膜层130，因此下射频电极的功率需要设置的较小。因此第二功率小于第一功率能够保证第二等离子体不容易轰击到硅膜层140，因此不容易破坏硅膜层140的刻蚀形貌，从而进一步提高了晶圆的良品率。
40.在另一种可选的实施例中，第二功率可以为30w-50w。步骤s200中的下射频电极的功率在30w-50w之间，既能够保证向下轰击的强度，又使得第二等离子体的轰击范围刚好作用在掩膜层130和副产物160上，因此不容易轰击到硅膜层140上，从而防止破坏硅膜层140的刻蚀形貌，从而进一步提高了晶圆的良品率。
41.上述实施例中，反应腔室的压力过小，容易使得惰性气体向下的轰击强度较差。反应腔室的压力过大，会增加惰性气体的横向轰击能力，惰性气体的横向轰击会造成硅膜层140的侧向刻蚀，会影响硅膜层140的刻蚀形貌。
42.基于此，在另一种可选的实施例中，在步骤s300中，反应腔室的压力可以为10mt-30mt。反应腔室的压力在此范围内，既能够保证惰性气体向下的轰击强度，还能够避免惰性气体发生横向轰击，因此避免对硅膜层140的侧向刻蚀，从而不容易影响硅膜层140的刻蚀形貌，因此进一步提高了晶圆的良品率。
43.在另一种可选的实施例中，在步骤s300中，上射频电极的功率可以为800w-1000w，第二工艺气体的流量可以为200sccm-300sccm，第一预设工艺时间可以为15s-30s。第一预设工艺时间为步骤s300的刻蚀工艺时间。
44.此方案中，上射频电极保持较大的功率，从而使得惰性气体的离化程度较高，等离子体的浓度较高，从而使得惰性气体具有较高的轰击强度。另外，惰性气体的流量控制在较为优选的范围内，从而保证了晶圆的良品率。此范围内的第一预设工艺时间既能够满足晶圆的刻蚀需求，又不容易影响总刻蚀时间。
45.进一步地，第二工艺气体可以为氩气，电离后的氩气具有较好的轰击性能，因此能够提高对掩膜层130和副产物160的轰击性能，因此进一步提高了第二图形180的侧壁上的副产物160的去除效果。
46.在另一种可选的实施例中，第一工艺气体可以包括第一刻蚀气体和第二刻蚀气体，第一刻蚀气体可以包括四氟化碳、六氟化硫和二氟甲烷，第二刻蚀气体可以包括溴化氢、氩气和氧气。
47.步骤s200可以包括：
48.s210、向反应腔室通入第一刻蚀气体，电离第一刻蚀气体，电离后的第一刻蚀气体形成的第一等离子体对硅膜层140进行第二预设工艺时间的刻蚀，以使硅膜层140上形成第一深度的第二图形180。
49.此步骤中的刻蚀气体主要为含氟气体，因此整体刻蚀速率较快，从而能够提高工艺速率。
50.s220、向反应腔室通入第二刻蚀气体，电离第二刻蚀气体，电离后的第二刻蚀气体形成的第一等离子体对硅膜层140进行第三预设工艺时间的刻蚀，以将第一深度的第二图形180刻蚀至预设深度。
51.此步骤用于刻蚀剩余的少部分硅，如果刻蚀体积还采用含氟气体容易刻蚀硅膜层140下方的基层150，也就是容易将硅膜层140下方的二氧化硅膜层刻蚀掉。因此此步骤需要选用高选择比气体进行刻蚀，避免基层150被刻蚀。
52.此方案既能够保证硅膜层140的整体刻蚀速率，同时还能够避免基层150被损坏，从而进一步提高了晶圆的良品率。
53.上述实施例中，虽然步骤s220和步骤s300中都应用了氩气，但是氩气在步骤s220
和步骤s300中的作用不同。步骤s220中氩气在较大的下射频电极的功率的情况下，主要通过物理轰击向下刻蚀硅膜层140，保证刻蚀后的硅膜层140形貌侧壁较直。而步骤s300中氩气需要轰击掩膜层130，因此为了保证氩气的轰击范围，下射频电极的功率需要控制在适当的范围内。
54.进一步地，在步骤s210中，反应腔室的压力可以为5mt-8mt，上射频电极的功率可以为500w-600w，下射频电极的功率可以为300w-500w。此时反应腔室的压力、上射频电极以及下射频电极的功率均处于一个较为优选的范围，从而使得反应腔室能够稳定运行，晶圆的良品率较高。
55.上述实施例，第一刻蚀气体的流量对晶圆的良品率具有较大的影响。因此，在另一种可选的实施例中，四氟化碳的流量可以为100sccm-300sccm，六氟化硫的流量可以为10sccm-30sccm，二氟甲烷的流量可以为0-20sccm。此时第一刻蚀气体的流量控制在一个较为优选的范围内，从而能够提高晶圆的良品率。
56.进一步地，第二预设工艺时间可以为35s-45s。此范围内的第二预设工艺时间既能够满足晶圆的刻蚀需求，又不容易影响总刻蚀时间。
57.在另一种可选的实施例中，在步骤s220中，反应腔室的压力可以为30mt-50mt，上射频电极的功率可以为400w-500w，下射频电极的功率可以为100w-200w。
58.此方案中，下射频电极的功率较大，因此能够使得电离后的第二刻蚀气体的轰击在硅膜层140上，保证电离后的第二刻蚀气体的轰击范围。另外，反应腔室的压力较大，从而能够使得第二刻蚀气体中的氩气对硅膜层140进行侧向刻蚀，从而有助于硅膜层140形成较直的侧壁，从而有利于改善硅膜层140的刻蚀形貌。
59.进一步地，溴化氢的流量为180sccm-250sccm，氩气的流量为100sccm-200sccm，氧气的流量为5scmm-20scmm。此时第二刻蚀气体的流量控制在一个较为优选的范围内，从而能够提高晶圆的良品率。
60.进一步地，第三预设工艺时间可以为20s-40s。此范围内的第三预设工艺时间能够满足晶圆的刻蚀需求，同时也不容易影响总刻蚀时间。
61.为了改善硅膜层140的刻蚀形貌，在另一种可选的实施例中，第一刻蚀气体还可以包括氧气和氮气。氮气和氧气能够提高第一刻蚀气体的选择比，从而有利于改善硅膜层140的刻蚀形貌。
62.在另一种可选的实施例中，第一刻蚀气体中的氧气的流量为5sccm-10sccm，氮气的流量为10sccm-40sccm。此时第一刻蚀气体中的氮气和氧气的流量控制在一个较为优选的范围内，从而能够进一步改善硅膜层140的刻蚀形貌。
63.在另一种可选的实施例中，在步骤s400中，反应腔室的压力可以为5mt-10mt，上射频电极的功率可以为1000w-1200w，下射频电极的功率为0-100w，第三工艺气体的流量可以为150sccm-200sccm，第四预设工艺时间为30s-50s。此方案中的各工艺参数控制在较为优选的范围内，从而保证了晶圆200的良品率。
64.在另一种可选的实施例中，静电卡盘的温度可以为45℃-65℃，静电吸附电压为2200v-2600v，晶圆背面氦气压力为6t-10t。静电卡盘用于承载和吸附晶圆。此方案中的半导体工艺方法的各工艺参数控制在较为优选的范围内，从而进一步提高了晶圆200的良品率。
65.基于本技术上述任一实施例的半导体工艺方法，本技术实施例还公开一种半导体器件，所公开的半导体器件采用具有上述任一实施例的半导体工艺方法制作。
66.采用上述半导体工艺方法可以制作逻辑器件，具体地，逻辑器件中的硅刻蚀工艺可以采用上述半导体工艺方法。
67.本发明上文实施例中重点描述的是各个实施例之间的不同，各个实施例之间不同的优化特征只要不矛盾，均可以组合形成更优的实施例，考虑到行文简洁，在此则不再赘述。
68.以上所述仅为本发明的实施例而已，并不用于限制本发明。对于本领域技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。