一种网络数据处理系统及内置该系统的路由器的制作方法

1.本实用新型属于数据传输通信技术领域，具体涉及一种网络数据处理系统及内置该系统的路由器。


背景技术：

2.随着云业务大规模的应用，广域网为支持这些应用也出现了重大变革，用户对于传统路由设备提出了新的需求，其主要体现在以下几个方面。
3.1、网络性能需求：在基本的带宽、性能和可靠性需求基础之上，更加关注网络时延、抖动等网络指标以保证业务在云广域网络中的体验。
4.2、网络安全需求：伴随着无线通信接入技术的进一步发展，网络接入终端形态已由单一的pc发展为多元化的智能终端、pad、扫描枪等丰富的终端接入形态，byod（bringyour own devices）日趋风行，网络安全边界被打破，客户对于网络设备的安全性提出了更高的要求。
5.3、网络管理需求：客户需要更加简单、自动化的管理手段，简化网络设备和承载应用的配置、变更、管理与维护，并能对对网络设备进行自动化部署和管理，以提高效率和降低管理成本。
6.4、云支撑技术需求：网络设备要具备丰富的云网络和云计算的支撑技术以满足云网络应用和计算的需要，如有关虚拟化、开放式架构平台等技术。
7.为了满足上述需求，本实用新型提供了一种网络数据处理系统及内置该系统的路由器，本路由器设备具有如下优点：1、国产安全可控：核心器件，国产可控，其中包括使用飞腾cpu；2、系统管理通过可编程逻辑实现，具备很强的可拓展性；3、强大的cpu软件转发处理能力；4、丰富的子卡形态以及配置组合，可以满足复杂场景的业务灵活应用；5、独立硬件处理模块监控系统，可编程器件支持在线升级和自动加载，增强产品的可靠性。。


技术实现要素：

8.本实用新型的目的在于提供一种一种网络数据处理系统及内置该系统的路由器，旨在满足本领域现阶段云业务大规模的应用背景下，对路由器性能要求的提高。
9.为了实现上述目的，本实用新型提供了一种网络数据处理系统，所述系统包含背板、中央处理器和可编程逻辑芯片，所述中央处理器包含spi接口、i2c接口、ddr接口、pciex4接口、中断处理接口、上电控制接口、pciex8接口和gmii接口，所述可编程逻辑芯片包括上电控制接口、中断处理接口、ps接口、spi接口、复位接口、上电管理接口、中断管理接口、id管理接口、lbus接口和综合管理接口，所述中央处理器通过中断处理接口和上电控制接口与所述可编程逻辑芯片连接。
10.进一步的，所述可编程逻辑芯片通过综合管理接口与所述背板连接。
11.进一步的，所述中央处理器通过spi接口与norflash芯片连接，所述中央处理器通过i2c接口与温度芯片和eeprom芯片连接，所述中央处理器通过ddr接口与ddr3芯片连接。
12.进一步的，所述中央处理器通过gmii接口与2片总线转换芯片连接，所述中央处理器通过pciex8接口与以太网控制芯片连接。
13.进一步的，所述2片总线转换芯片与高速总线转换芯片1连接，所述以太网控制芯片与2片高速总线转换芯片1连接。
14.进一步的，所述高速总线转换芯片1均与背板连接。
15.进一步的，所述中央处理器通过pciex4接口与3片高速总线转换芯片2连接。
16.进一步的，所述3片高速总线转换芯片2分别与子卡模块0、子卡模块1和子卡模块2连接。
17.进一步的，所述可编程逻辑芯片通过lbus接口与nandflash芯片连接，所述可编程逻辑芯片通过ps接口、spi接口、复位接口、上电管理接口、中断管理接口和id管理接口与子卡模块0、子卡模块1和子卡模块2连接。
18.进一步的，所述路由器至少包括上述任意一项所述的网络数据处理系统。
19.相较于现有技术，本实用新型具有以下优点：国产安全可控；具备很强的可拓展性；强大的cpu软件转发处理能力；丰富的子卡形态以及配置组合；独立硬件处理模块监控系统。
附图说明
20.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
21.图1本实用新型的网络数据处理系统的结构示意图。
具体实施方式
22.以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
23.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行描述。
24.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
25.请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
26.1、数据接入单元。
27.高速总线转换芯片采用 intel 千兆网络控制芯片 82580，该芯片下行提供 4 路 sgmii 接口，上行提供 1 路 pciex4 接口。
28.转发引擎一共使用 3 片intel 千兆网络控制芯片 82580，其中两片82580 各提供 4 组 sgmii，分别送到子卡模块 0 和子卡模块 1 的高速接口，用于支持 ge-4c 子卡；而另一片 82580 提供的 4 组 sgmii分别送到子卡模块2的低速接口，用于支持低速接入子卡。
29.2、管理控制单元
30.中央处理器采用国产芯片ft1500a ，其内置 2 路 gmac 核，向外提供 2 路 gmii 接口，2 路 gmii 分别通过总线转换芯片（ max24287）转换为 sgmii 接口，用于 2 个主控板对转发引擎的管理以及 ft1500a 的镜像加载。2 路 sgmii 接口同样使用了 1 片 ad8158 进行复用，2 路复用到背板，另 2 路复用到子卡模块2。当转发引擎需要单板调试的时候，则使用子卡槽位 3，插入现有的 io 子卡，就可以通过网络对转发引擎进行配置和管理。
31.3、数据转发单元
32.从子卡模块接入的数据，在 ft1500a 内部根据转发表项进行转发，ft1500a 提供的 pciex8接口，通过 intel 的万兆以太网控制芯片 82599 出 2 路 xaui 接口，2 路 xaui 接口再通过 2片 ad8158 可以扩展为 4 路复用的 xaui 接口。每路转发引擎到背板的连接关系可以根据需求对 ad8158 进行灵活地配置。
33.4、fpga 控制单元
34.可编程逻辑采用fpga ，型号是altera的ep4ce15f23芯片。其主要功能是对转发板进行简单地本板管理，主要包括对 ft1500a 的上电顺序控制，对子卡的 ps 加载和功能配置，对本板进行复位，上送本板的初始化完成信号等。
35.本实用新型提供了一种网络数据处理系统，所述系统包含背板、中央处理器和可编程逻辑芯片，所述中央处理器包含spi接口、i2c接口、ddr接口、pciex4接口、中断处理接口、上电控制接口、pciex8接口和gmii接口，所述可编程逻辑芯片包括上电控制接口、中断处理接口、ps接口、spi接口、复位接口、上电管理接口、中断管理接口、id管理接口、lbus接口和综合管理接口，所述中央处理器通过中断处理接口和上电控制接口与所述可编程逻辑芯片连接。
36.进一步的，所述可编程逻辑芯片通过综合管理接口与所述背板连接。
37.进一步的，所述中央处理器通过spi接口与norflash芯片连接，所述中央处理器通过i2c接口与温度芯片和eeprom芯片连接，所述中央处理器通过ddr接口与ddr3芯片连接。
38.进一步的，所述中央处理器通过gmii接口与2片总线转换芯片连接，所述中央处理器通过pciex8接口与以太网控制芯片连接。
39.进一步的，所述2片总线转换芯片与高速总线转换芯片1连接，所述以太网控制芯片与2片高速总线转换芯片1连接。
40.进一步的，所述高速总线转换芯片1均与背板连接。
41.进一步的，所述中央处理器通过pciex4接口与3片高速总线转换芯片2连接。
42.进一步的，所述3片高速总线转换芯片2分别与子卡模块0、子卡模块1和子卡模块2连接。
43.进一步的，所述可编程逻辑芯片通过lbus接口与nandflash芯片连接，所述可编程逻辑芯片通过ps接口、spi接口、复位接口、上电管理接口、中断管理接口和id管理接口与子
卡模块0、子卡模块1和子卡模块2连接。
44.提供一种路由器，所述路由器至少包括上述的网络数据处理系统。以路由器内部的电路板为载体。路由器其他的硬件结构不做具体限定。本实用新型提供的路由器具有一般路由器所具备的外壳、天线等相关必要硬件结构。
45.以上所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。通常在此处及附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他变化或替换，都属于本实用新型保护的范围。