提高PCB板设计效率的方法、电子设备和存储介质与流程

提高pcb板设计效率的方法、电子设备和存储介质
技术领域
1.本发明涉及计算机技术领域，特别涉及一种提高pcb板设计效率的方法、电子设备和存储介质。


背景技术：

2.随着电子产品对人们的日常工作和生活日益深度的参与，如何使得电子产品在具有更多功能的同时具有更小的尺寸也日益成为本领域技术人员不得不面临的重要课题。与之相适应，pcb板空间布局难度也逐渐提高，主要体现在结构器件(包括但不限于电子元器件，子板卡等)的封装建立以及结构器件布局与pcb板布线是否受空间限制(相互干涉)。
3.现有技术中，为了节约时间、提高工作效率，在建立pcb封装符号时，通常会根据规格书给出的最大尺寸，将结构器件绘制(等效)成一个长方形的实体。请参见图1，其示意性地给出了一示例性结构器件的外观示意图，从图1可以看出，该结构器件的外形并不规则，其中一部分的高度为0.8mm，另一部分的高度为2.3mm。具体地，该结构器件的其中一部分外形尺寸结构参数如下表一所示：
4.表一：结构器件的其中一部分外形尺寸参数
[0005][0006]
请参见图2，其示意性地给出了现有技术中对图1中的结构器件构建的三维实体模型示意图。从图2可以看出，现有技术中将该结构器件等效为一规则的长方体。之后，结构工程师将3d文档导入3d软件，进行多个pcb板的结构器件的上下空间校对，若在校对时发现干涉，则反馈给pcb工程师。请参见图3，其示意性地给出了使用现有技术pcb板设计方法在其中一种实施方式中发生干涉的示意图。从图3可以看出，计划集成到pcb板110上的第一结构器件121和pcb板110上的原有的第二结构器件122发生干涉(图中虚线所示：为干涉部分)，由于pcb板110(需要特别说明的是为了更利于理解本发明，pcb板110上与所述第一结构器件121不发生干涉的结构器件未示出，第二结构器件122采用透视方式绘制以呈现第一结构器件121)的空间限制，只能移动几毫米的空间，很显然地通过微移的方式，很难解决所述第一结构器件121和所述第二结构器件122发生干涉的问题。由此可见，现有技术中的pcb板的这种设计方法，虽然在设计阶段的初始环节看似对效率有所提高，但存在误判或不能精确测量干涉面积的风险。若误判为结构器件之间发生干涉，为了避免干涉，结构工程师向pcb工程师反馈干涉信息，以便pcb工程师加大pcb板的尺寸或对pcb板上的结构器件重新布局，这势必造成人力成本和时间成本的增加，甚至对pcb板的整个设计流程的效率提升带来负面影响。
[0007]
需要说明的是，公开于该发明背景技术部分的信息仅仅旨在加深对本发明一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。


技术实现要素：

[0008]
本发明的目的在于针对现有技术中pcb板设计方法，可能存在的干涉误判问题，提供一种提高pcb板设计效率的方法、电子设备和存储介质，以降低pcb板上结构器件的干涉的误判概率，从而提升提高pcb板的设计效率，以节约人力和管控成本。
[0009]
为达到上述目的，本发明通过以下技术方案实现：一种提高pcb板设计效率的方法，包括：
[0010]
根据结构器件的三维封装文件，获取所述结构器件的外形尺寸参数；
[0011]
根据所述外形尺寸参数，将所述结构器件拆解为若干个形状规则的虚拟子结构器件；
[0012]
根据若干个所述虚拟子结构器件的外形尺寸参数，构建所述结构器件的三维实体模型；并根据所述结构器件的三维实体模型和pcb板的三维实体模型，检测所述结构器件与所述pcb板是否干涉。
[0013]
可选地，在所述根据所述结构器件的外形尺寸参数，将所述结构器件拆解为若干个形状规则的虚拟子结构器件之前，还包括：
[0014]
根据所述结构器件的外形尺寸参数，判断所述结构器件的外形是否为规则形状：
[0015]
若是，则根据所述结构器件的外形尺寸参数，构建所述结构器件的三维实体模型；
[0016]
若否，则将所述结构器件拆解为至少两个形状规则的虚拟子结构器件；
[0017]
其中，所述规则形状包括正方体、长方体、椎体、圆柱体、球体和椭球体中的任一种。
[0018]
可选地，所述外形尺寸参数包括所述结构器件的每一个特征点的三维坐标数据；
[0019]
所述根据所述外形尺寸参数，将所述结构器件拆解为若干个形状规则的虚拟子结构器件，包括：
[0020]
确定所述结构器件的第一拆解方向，对所述三维坐标数据在所述第一拆解方向进行升序排列；其中，所述第一拆解方向为三维坐标系的x方向、y方向和z方向其中之一；
[0021]
根据所述三维坐标数据在所述第一拆解方向上的分布，确定在所述第一拆解方向上的拆解层数以及在该拆解方向上每一层坐标数据的最大值和最小值，并根据每一层坐标数据的最大值和最小值，对所述三维坐标数据进行第一次分组；
[0022]
对于第一次分组后的每一组所述三维坐标数据，对所述三维坐标数据在第二拆解方向或第三拆解方向进行升序排列，根据所述三维坐标数据在所述第二拆解方向或所述第三拆解方向上的分布，确定在所述第二拆解方向或所述第三拆解方向上的分区个数以及在该拆解方向上每一分区坐标数据的最大值和最小值，并根据每一分区坐标数据的最大值和最小值，对所述三维坐标数据进行第二次分组；对于第二次分组后的每一组所述三维坐标数据，确定所述三维坐标数据在所述第三拆解方向或所述第二拆解方向的最大值和最小值；
[0023]
根据两次分组后的所述三维坐标数据在所述第一拆解方向上的最大值和最小值、在所述第二拆解方向/上的最大值和最小值以及在所述第三拆解方向上的最大值和最小值，确定每一分区的八个顶点的三维坐标数据；
[0024]
根据所述每一分区的顶点，确定所述虚拟子结构器件。
[0025]
可选地，所述根据所述三维坐标数据在所述第一拆解方向上的分布，确定拆解层
数以及在所述第一拆解方向上每一层坐标数据的最大值和最小值，包括：
[0026]
将所述三维坐标数据在所述第一拆解方向的个数，作为所述拆解层数；
[0027]
将升序排序后的第i个三维坐标数据作为第i层的坐标数据的最小值，将升序排序后的第i 1个三维坐标数据作为第i层的坐标数据的最大值；i为大于或等于1的整数；
[0028]
所述根据所述三维坐标数据在所述第二拆解方向或所述第三拆解方向上的分布，确定分区个数以及在所述第二拆解方向或所述第三拆解方向上每一分区坐标数据的最大值和最小值，包括：
[0029]
将所述三维坐标数据在所述第二拆解方向或所述第三拆解方向上的个数，作为所述分区个数；
[0030]
将升序排序后的第j个三维坐标数据作为第j分区的坐标数据的最小值，将升序排序后的第j 1个三维坐标数据作为第j分区的坐标数据的最大值；j为大于或等于0的整数。
[0031]
可选地，所述根据若干个所述虚拟子结构器件的外形尺寸参数，构建所述结构器件的三维实体模型，包括：
[0032]
根据若干个所述虚拟子结构器件的外形尺寸参数，分别构建若干个所述虚拟子结构器件的三维实体模型；
[0033]
根据若干个所述虚拟子结构器件的三维实体模型以及各个所述虚拟子结构器件的三维空间位置关系，得到所述结构器件的三维实体模型。
[0034]
可选地，所述构建所述结构器件的三维实体模型，还包括：
[0035]
在三维软件中导入若干个所述虚拟子结构器件的外形尺寸参数，并在所述三维软件中绘制所述结构器件的三维实体模型；
[0036]
在所述根据所述结构器件的三维实体模型和pcb板的三维实体模型，检测所述结构器件与所述pcb板是否干涉之前，还包括：在所述三维软件中绘制所述pcb板的三维实体模型。
[0037]
可选地，所述根据所述结构器件的三维实体模型和pcb板的三维实体模型，检测所述结构器件与所述pcb板是否干涉，包括：
[0038]
按照所述pcb板与所述结构器件的空间位置关系，拼接所述结构器件的三维实体模型与所述pcb板的三维实体模型；
[0039]
根据拼接后的所述结构器件的三维实体模型和所述pcb板的三维实体模型，判断所述结构器件与所述pcb板上的器件是否发生干涉，若是，则输出干涉信息；若否，则所述结构器件的外形尺寸参数符合设计要求。
[0040]
可选地，在所述根据结构器件的三维封装文件，获取所述结构器件的外形尺寸参数之前，还包括：从pcb设计软件中导出所述三维封装文件。
[0041]
为了实现上述目的，本发明还提供了一种电子设备，所述电子设备包括处理器和存储器，所述存储器上存储有计算机程序，所述计算机程序被所述处理器执行时，实现上述任一项所述的提高pcb板设计效率的方法。
[0042]
为了实现上述目的，本发明还提供了一种可读存储介质，所述可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时，实现上述任一项所述的提高pcb板设计效率的方法。
[0043]
与现有技术相比，本发明提供的提高pcb板设计效率的方法、电子设备和存储介质
具有以下优点：
[0044]
本发明提供的提高pcb板设计效率的方法，首先根据结构器件的三维封装文件，获取所述结构器件的外形尺寸参数；然后再根据所述外形尺寸参数，将所述结构器件拆解为若干个形状规则的虚拟子结构器件；最后根据若干个所述虚拟子结构器件的外形尺寸参数，构建所述结构器件的三维实体模型；并根据所述结构器件的三维实体模型和pcb板的三维实体模型，检测所述结构器件与所述pcb板是否干涉。由此可见，本发明提供的提高pcb板设计效率的方法，由于所述结构器件的三维实体模型是根据对所述结构器件拆解得到的若干个虚拟子结构器件构建得到，因此，所述结构器件的三维实体模型更加接近所述结构器件的实体尺寸，为更精确地判断所述结构器件与所述pcb板是否发生干涉奠定了基础，能够降低pcb板上结构器件的干涉误判概率，从而提高pcb板的设计效率，节约人力和管控成本；进一步地，由于所述三维实体模型根据多个形状规则的虚拟子结构器件得到，从而能够提高所述结构器件是否与所述pcb板上结构器件发生干涉的检测效率。
[0045]
由于本发明提供的电子设备和存储介质，与本发明提供的提高pcb板设计效率的方法属于同一发明构思，因此，至少具有相同的有益效果，在此，不再一一赘述。
附图说明
[0046]
图1为一示例性结构器件的外观示意图；
[0047]
图2为现有技术中对图1中的结构器件构建的三维实体模型示意图；
[0048]
图3为使用现有技术pcb板设计方法在其中一种实施方式中发生干涉的示意图；
[0049]
图4为本发明实施一提供的提高pcb板设计效率的方法流程图；
[0050]
图5为使用本发明提供的提高pcb板设计效率的方法对图1中的结构器件构建得到的三维实体模型示意图；
[0051]
图6为使用本发明提供的提高pcb板设计效率的方法与图3对应的同一实施方式没有发生干涉的示意图；
[0052]
图7为本发明实施例二提供的电子设备的方框结构示意图。
[0053]
其中，附图标记如下：
[0054]
110-pcb板、121-第一结构器件、122-第二结构器件；
[0055]
201-处理器、202-通信接口、203-存储器、204-通信总线。
具体实施方式
[0056]
以下结合附图对本发明提出的提高pcb板设计效率的方法、电子设备和存储介质作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施方式的目的。为了使本发明的目的、特征和优点能够更加明显易懂，请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明实施的限定条件，任何结构的修饰、比例关系的改变或大小的调整，在与本发明所能产生的功效及所能达成的目的相同或近似的情况下，均应仍落在本发明所揭示的技术内容能涵盖的范围内。
[0057]
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实
体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0058]
实施例一
[0059]
本实例提供了一种提高pcb板设计效率的方法。具体地，请参见4，其示意性地给出本实例提供的提高pcb板设计效率的方法流程图。从图4可以看出，本实施例提供的提高pcb板设计效率的方法，包括以下步骤：
[0060]
s100：根据结构器件的三维封装文件，获取所述结构器件的外形尺寸参数；
[0061]
s200：根据所述外形尺寸参数，将所述结构器件拆解为若干个形状规则的虚拟子结构器件；
[0062]
s300：根据若干个所述虚拟子结构器件的外形尺寸参数，构建所述结构器件的三维实体模型；并根据所述结构器件的三维实体模型和pcb板的三维实体模型，检测所述结构器件与所述pcb板是否干涉。
[0063]
由此可见，本实施例提供的提高pcb板设计效率的方法，由于所述结构器件的三维实体模型是根据对所述结构器件拆解得到的若干个虚拟子结构器件构建得到，因此，所述结构器件的三维实体模型更加接近所述结构器件的实体尺寸，为更精确地判断所述结构器件与所述pcb板是否发生干涉奠定了基础，能够降低pcb板上结构器件的干涉误判概率，从而提高pcb板的设计效率，节约人力和管控成本；进一步地，由于所述三维实体模型根据多个形状规则的虚拟子结构器件得到，从而能够提高所述结构器件是否与所述pcb板上结构器件发生干涉的检测效率。
[0064]
优选地，在其中一种示范性实施方式中，在步骤s100根据结构器件的三维封装文件，获取所述结构器件的外形尺寸参数之前，还包括：从pcb设计软件中导出所述三维封装文件。
[0065]
需要特别说明的是，如本领域技术人员可以理解地，从pcb设计软件中导出所述三维封装文件仅是较佳实施方式的描述，而非本发明的限制。在其他的实施方式中，所述三维封装文件也可以通过其他方式获取，包括但不限于从可读取存储介质读取得到或通过网络从云存储器获取。
[0066]
优选地，在其中一种示范性实施方式中，在步骤s200根据所述结构器件的外形尺寸参数，将所述结构器件拆解为若干个形状规则的虚拟子结构器件之前，还包括：
[0067]
根据所述结构器件的外形尺寸参数，判断所述结构器件的外形是否为规则形状：
[0068]
若是，则根据所述结构器件的外形尺寸参数，构建所述结构器件的三维实体模型；
[0069]
若否，则将所述结构器件拆解为至少两个形状规则的虚拟子结构器件；
[0070]
其中，所述规则形状包括正方体、长方体、椎体、圆柱体、球体和椭球体中的任一种。
[0071]
由此可见，本发明提供的提高pcb板设计效率的方法，通过将所述结构器件拆解为若干个形状规则的虚拟子结构器件之前，判断所述结构器件的外形是否为规则形状，在所
述结构器件的外形为规则形状时，不进行对所述结构器件进行拆解的步骤，由此，能够进一步提升pcb板设计的效率。
[0072]
需要特别说明的是，如本领域技术人员可以理解地，本发明并不限定判断所述结构器件的外形是否为规则形状的具体方法，比如，对于正方体，可以通过其外形尺寸参数仅包括一个长、宽和高的数据信息，且长、宽、高的值均相等判断；对于圆柱体，可以通过其外形尺寸参数仅通过底面半径和高的数据信息判断，不再一一赘述。
[0073]
优选地，在其中一种示范性实施方式中，所述外形尺寸参数包括所述结构器件的每一个特征点的三维坐标数据；
[0074]
所述根据所述外形尺寸参数，将所述结构器件拆解为若干个形状规则的虚拟子结构器件，包括：
[0075]
确定所述结构器件的第一拆解方向，对所述三维坐标数据在所述第一拆解方向进行升序排列；其中，所述第一拆解方向为三维坐标系的x方向、y方向和z方向其中之一；
[0076]
根据所述三维坐标数据在所述第一拆解方向上的分布，确定在所述第一拆解方向上的拆解层数以及在该拆解方向上每一层坐标数据的最大值和最小值，并根据每一层坐标数据的最大值和最小值，对所述三维坐标数据进行第一次分组；
[0077]
对于第一次分组后的每一组所述三维坐标数据，对所述三维坐标数据在第二拆解方向或第三拆解方向进行升序排列，根据所述三维坐标数据在所述第二拆解方向或所述第三拆解方向上的分布，确定在所述第二拆解方向或所述第三拆解方向上分区个数以及该拆解方向上每一分区坐标数据的最大值和最小值，并根据每一分区坐标数据的最大值和最小值，对所述三维坐标数据进行第二次分组；对于第二次分组后的每一组所述三维坐标数据，确定所述三维坐标数据在所述第三拆解方向或所述第二拆解方向的最大值和最小值；
[0078]
根据两次分组后的所述三维坐标数据在所述第一拆解方向上的最大值和最小值、在所述第二拆解方向/上的最大值和最小值以及在所述第三拆解方向上的最大值和最小值，确定每一分区的八个顶点的三维坐标数据；
[0079]
根据所述每一分区的顶点，确定所述虚拟子结构器件。
[0080]
由此可见，本发明提供的提高pcb板设计效率的方法，对于非规则的结构器件，通过先确定所述结构器件的第一拆解方向，对所述三维坐标数据在所述第一拆解方向进行升序排列，然后确定根据所述三维坐标数据在所述第一拆解方向上的分布，确定拆解层数以及在所述第一拆解方向上每一层坐标数据的最大值和最小值，并根据每一层坐标数据的最大值和最小值，对所述三维坐标数据进行第一次分组。能够根据实际需要设定在第一拆解方向上的形状规则的虚拟子结构器件的层数，由此，能够简化拆解难度，提升拆解效率。进一步地，本发明提供的提高pcb板设计效率的方法，在第一次分组的基础上，采用与第一拆解方向相同的拆解方法进行分区，由此，能够显著降低拆解方法的研发和维护成本，提升效率，节约人力和物力。
[0081]
需要特别说明的是，如本领域技术人员可以理解地，作为优选实施方式，所述外形尺寸参数包括所述结构器件的每一个特征点的三维坐标数据所在的坐标系是所述结构器件的坐标系(即以所述结构器件的某一个特征点为原点)。很显然，这并非本发明的限制，在其他的实施方式中，所述三维坐标数据所在的坐标系也可以是预集成所述结构器件的pcb板的坐标系(即以所述pcb板的某一个特征点为原点)。进一步地，本领域的技术人员能够理
解地，所述外形尺寸参数还应包括其在pcb板上的位置信息。
[0082]
优选地，在其中一种示范性实施方式中，所述根据所述三维坐标数据在所述第一拆解方向上的分布，确定拆解层数以及在所述第一拆解方向上每一层坐标数据的最大值和最小值，包括：
[0083]
将所述三维坐标数据在所述第一拆解方向的个数，作为所述拆解层数；
[0084]
将升序排序后的第i个三维坐标数据作为第i层的坐标数据的最小值，将升序排序后的第i 1个三维坐标数据作为第i层的坐标数据的最大值；i为大于或等于1的整数；
[0085]
所述根据所述三维坐标数据在所述第二拆解方向或所述第三拆解方向上的分布，确定分区个数以及在所述第二拆解方向或所述第三拆解方向上每一分区坐标数据的最大值和最小值，包括：
[0086]
将所述三维坐标数据在所述第二拆解方向或所述第三拆解方向上的个数，作为所述分区个数；
[0087]
将升序排序后的第j个三维坐标数据作为第j分区的坐标数据的最小值，将升序排序后的第j 1个三维坐标数据作为第j分区的坐标数据的最大值；j为大于或等于0的整数。
[0088]
优选地，在其中一种示范性实施方式中，所述根据若干个所述虚拟子结构器件的外形尺寸参数，构建所述结构器件的三维实体模型，包括：
[0089]
根据若干个所述虚拟子结构器件的外形尺寸参数，分别构建若干个所述虚拟子结构器件的三维实体模型；
[0090]
根据若干个所述虚拟子结构器件的三维实体模型以及各个所述虚拟子结构器件的三维空间位置关系，得到所述结构器件的三维实体模型。
[0091]
具体地，请参见图5，其示意性地给出了本发明提供的提高pcb板设计效率的方法对图1中的结构器件构建得到的三维实体模型示意图。从图5可以看出，在该实施方式中，所述第一拆解方向为z轴方向，在第一拆解方向上，共划分为两层；第二拆解方向为x轴方向，每一层具有一个分区，即将所述结构器件划分为两个虚拟子结构器件121a、121b，根据所述虚拟子结构器件121a和121b的三维实体模型以及二者之间的三维空间位置关系，得到所述结构器件121。
[0092]
进一步地，在其中一种示范性实施方式中，所述构建所述结构器件的三维实体模型，还包括：
[0093]
在三维软件中导入若干个所述虚拟子结构器件的外形尺寸参数，并在所述三维软件中绘制所述结构器件的三维实体模型；
[0094]
在所述根据所述结构器件的三维实体模型和pcb板的三维实体模型，检测所述结构器件与所述pcb板是否干涉之前，还包括：在所述三维软件中绘制所述pcb板的三维实体模型。
[0095]
如此配置，本发明提供的提高pcb板设计效率的方法，通过在所述三维软件中同时绘制所述结构器件和所述pcb板的三维实体模型，能够使得所述结构器件和所述pcb板上的结构器件的位置关系一目了然，更便于结构工程师作出判断，从而提高所述结构工程师与pcb工程师的沟通效率，进一步节约人力和物力成本，提升设计效率。
[0096]
优选地，在其中一种示范性实施方式中，所述根据所述结构器件的三维实体模型和pcb板的三维实体模型，检测所述结构器件与所述pcb板是否干涉，包括：
[0097]
按照所述pcb板与所述结构器件的空间位置关系，拼接所述结构器件的三维实体模型与所述pcb板的三维实体模型；
[0098]
根据拼接后的所述结构器件的三维实体模型和所述pcb板的三维实体模型，判断所述结构器件与所述pcb板上的器件是否发生干涉，若是，则输出干涉信息；若否，则所述结构器件的外形尺寸参数符合设计要求。
[0099]
如此配置，本发明提供的提高pcb板设计效率的方法，能够在结构器件的设计阶段，即对所述结构器件是否与pcb板上的结构器件的干涉情况进行检测，从而验证结构器件设计的合理性。若出现干涉意外情况可以及时修改，保证产品结构的准确性，能够提高pcb板的设计效率，进一步提升产品研发进度。
[0100]
需要特别说明的是，本发明并不限制判断所述结构器件与所述pcb板是否发生干涉的判断方法，作为优选，可以直接使用三维软件的三维检测功能，检测所述结构器件是否与所述pcb上的器件是否发生干涉，并输出干涉位置、发生干涉的结构器件的名称等干涉信息。
[0101]
具体地，请参见图6，其示意性地给出使用本发明提供的提高pcb板设计效率的方法与图3对应的同一实施方式没有发生干涉的示意图。通过对比图3和图6不难发现：采用本发明提供的提高pcb板设计效率的方法，能够降低干涉误判的风险，以及在空间有限制时给出更确切的干涉信息，从而提高pcb板设计的效率、节约人力和物力成本。
[0102]
实施例二
[0103]
基于同一发明构思，本发明还提供一种电子设备，请参考图7，其示意性地给出了本发明一实施方式提供的电子设备的方框结构示意图。如图7所示，所述电子设备包括处理器201和存储器203，所述存储器203上存储有计算机程序，所述计算机程序被所述处理器201执行时，实现上文所述的提高pcb板设计效率的方法。
[0104]
如图7所示，所述电子设备还包括通信接口202和通信总线204，其中所述处理器201、所述通信接口202、所述存储器203通过通信总线204完成相互间的通信。所述通信总线204可以是外设部件互连标准(peripheral component interconnect，pci)总线或扩展工业标准结构(extended industry standard architecture，eisa)总线等。该通信总线204可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。所述通信接口202用于上述电子设备与其他设备之间的通信。
[0105]
本发明中所称处理器201可以是中央处理单元(central processing unit，cpu)，还可以是其他通用处理器、数字信号处理器(digital signal processor，dsp)、专用集成电路(application specific integrated circuit，asic)、现成可编程门阵列(field-programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等，所述处理器201是所述电子设备的控制中心，利用各种接口和线路连接整个电子设备的各个部分。
[0106]
所述存储器203可用于存储所述计算机程序，所述处理器201通过运行或执行存储在所述存储器203内的计算机程序，以及调用存储在存储器203内的数据，实现所述电子设备的各种功能。
[0107]
所述存储器203可以包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)或闪存。易失性存储器可包括随机存取存储器(ram)或者外部高速缓冲存储器。作为说明而非局限，ram以多种形式可得，诸如静态ram(sram)、动态ram(dram)、同步dram(sdram)、双数据率sdram(ddrsdram)、增强型sdram(esdram)、同步链路(synchlink)dram(sldram)、存储器总线(rambus)直接ram(rdram)、直接存储器总线动态ram(drdram)、以及存储器总线动态ram(rdram)等。
[0108]
本发明还提供了一种可读存储介质，所述可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时可以实现上文所述的提高pcb板设计效率的方法。
[0109]
本发明实施方式的可读存储介质，可以采用一个或多个计算机可读的介质的任意组合。可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机硬盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其组合使用。
[0110]
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
[0111]
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言-诸如java、smalltalk、c ，还包括常规的过程式程序设计语言-诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(lan)或广域网(wan)连接到用户计算机，或者可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
[0112]
综上所述，本发明提供的提高pcb板设计效率的方法、电子设备和存储介质具有以下优点：本发明提供的提高pcb板设计效率的方法，本发明提供的提高pcb板设计效率的方法，由于所述结构器件的三维实体模型是根据对所述结构器件拆解得到的若干个虚拟子结构器件构建得到，因此，所述结构器件的三维实体模型更加接近所述结构器件的实体尺寸，为更精确地判断所述结构器件与所述pcb板是否发生干涉奠定了基础，能够降低pcb板上结构器件的干涉误判概率，从而提高pcb板的设计效率，节约人力和管控成本；进一步地，由于所述三维实体模型根据多个形状规则的虚拟子结构器件得到，从而能够提高所述结构器件是否与所述pcb板上结构器件发生干涉的检测效率。更进一步地，由于本发明提供的电子设
备和存储介质，与本发明提供的提高pcb板设计效率的方法属于同一发明构思，因此，至少具有本发明提供的提高pcb板设计效率的方法的所有优点，为了避免赘述，在此不再一一赘述。
[0113]
应当注意的是，在本文的实施方式中所揭露的装置和方法，也可以通过其他的方式实现。以上所描述的装置实施方式仅仅是示意性的，例如，附图中的流程图和框图显示了根据本文的多个实施方式的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用于执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
[0114]
另外，在本文各个实施方式中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
[0115]
上述描述仅是对本发明提供的提高pcb板设计效率的方法、电子设备和存储介质较佳实施方式的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明的保护范围。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若这些修改和变型属于本发明及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。