制造用于三维(3D)NAND存储器的单晶垂直定向硅沟道的电热法的制作方法

制造用于三维(3d)nand存储器的单晶垂直定向硅沟道的电热法
1.相关申请
2.本技术根据美国法典第35章第119(e)条要求2020年1月3日提交的标题为“electro-thermal method to manufacture monocrystalline vertically oriented silicon channels for advanced 3d nand memories”的美国申请序列号62/956,920的权益，其内容通过引用整体并入本文。
技术领域
3.本公开总体上涉及集成电路存储器和对应的集成电路存储器制造系统。具体地，本公开涉及用于电热制造用于3d nand存储器的单晶垂直定向硅沟道的系统和方法。


背景技术：

4.先进的nand存储器制造正朝着通常被称为三维nand或3dnand单元的垂直堆叠的nand存储器单元串发展。垂直堆叠放松了对单元的特征尺寸的要求，从而降低了短沟道相关效应以及单元之间的串扰，同时提高了每个芯片的存储密度。


技术实现要素：

5.根据本公开的一个实施例，一种形成多个垂直nand存储器单元的方法部分地包括：在硅衬底上形成多种绝缘材料，在绝缘材料中形成沟槽以暴露硅衬底的表面，沿着沟槽的侧壁沉积多晶硅层，用氧化物填充沟槽，在沟槽上方形成金属层，并通过在硅衬底与金属层之间施加电压以使多晶硅侧壁熔化、并使得熔化的多晶硅侧壁能够再结晶成单晶沟道，来形成用于nand存储器单元的单晶沟道。
6.在一个实施例中，该方法还部分地包括在多种绝缘材料上方形成金属层。在一个实施例中，该方法还部分地包括在沟槽的底部附近形成外延层。在一个实施例中，该方法还部分地包括在沟槽的顶部附近形成外延层。在一个实施例中，该方法还部分地包括去除沟槽的一部分和绝缘材料的一部分。
7.在一个实施例中，该方法还部分地包括，在硅衬底与金属层之间施加电压之后，在金属层与衬底之间施加多个脉冲。在一个实施例中，绝缘材料部分地包括交替的氧化物层和氮化物层。在一个实施例中，该方法还部分地包括去除氮化物层以沿着沟槽形成多个开口。每个这样的开口与多个nand存储器单元中的不同的nand存储器单元相关联并且适于形成多个nand存储器单元中的不同的nand存储器单元。该方法还部分地包括沿着每个开口的侧壁和底部至少沉积第一氧化物层和第二氧化物层。第一氧化物层形成所关联的nand存储器单元的隧道氧化物，并且第二氧化物层形成所关联的nand存储器单元的存储氧化物。
8.在一个实施例中，该方法还包括沿着每个开口的侧壁和底部至少沉积第三氧化物层。在一个实施例中，该方法还包括在沉积第三氧化物层之后在每个开口中沉积金属层。在一个实施例中，施加在硅衬底与金属层之间的电压由多晶硅侧壁的电阻率来限定。
9.根据本公开的一个实施例，一种形成多个垂直nand存储器单元的方法部分地包括：在硅衬底上形成多个交替的金属层和氧化物层，在交替的金属层和氧化物层中形成沟槽以暴露硅衬底的表面，沿着沟槽的侧壁沉积第一氧化物层、第二氧化物层和第三氧化物层，沿着沟槽的侧壁并与沟槽中的第一氧化物层相邻地沉积多晶硅层，用氧化物填充沟槽，在沟槽上方形成金属层，并通过以下方式形成用于多个nand存储器单元的单晶沟道：在硅衬底与金属层之间施加电压以使多晶硅侧壁熔化，并且使得熔化的多晶硅侧壁能够再结晶成单晶沟道。
10.在一个实施例中，该方法还部分地包括在多个交替的金属层和氧化物层上方形成金属层。在一个实施例中，该方法还部分地包括在沟槽的底部附近形成外延层。在一个实施例中，该方法还部分地包括在沟槽的顶部附近形成外延层。在一个实施例中，该方法还部分地包括去除沟槽的一部分和多个交替的金属层和氧化物层的一部分。
11.在一个实施例中，该方法还部分地包括在施加电压之后在金属层与衬底之间施加多个脉冲。在一个实施例中，在第一时间点与第二时间点之间施加的脉冲高度高于在第二时间点与第三时间点之间施加的脉冲高度。第一时间点发生在第二时间点之前，第二时间点发生在第三时间点之前。在一个实施例中，所施加的电压由多晶硅侧壁的电阻率来限定。
12.垂直nand存储器结构部分地包括硅衬底以及第一nand存储器单元和第二nand存储器单元。第一nand存储器单元被安置在硅衬底上方并且包括由基本上垂直于衬底的单晶硅限定的沟道。第一nand存储器单元还部分地包括与沟道相邻的隧道氧化物、与隧道氧化物相邻的存储氧化物、以及与存储氧化物相邻的阻挡氧化物。第二nand存储器单元被安置在硅衬底上方并且包括由单晶硅限定的沟道。第二nand存储器单元还部分地包括与沟道相邻的隧道氧化物、与隧道氧化物相邻的存储氧化物、以及与存储氧化物相邻的阻挡氧化物。
附图说明
13.从下面给出的详细描述以及从本公开的实施例的附图中，将更充分地理解本公开。附图被用来提供对本公开的实施例的知识和理解并且不将本公开的范围限制于这些特定实施例。此外，附图不一定按比例绘制。
14.图1示出了根据本公开的一个示例性实施例的半导体结构，其包括被用来形成垂直3d nand存储器单元串并形成在硅衬底上方的交替的二氧化硅层和氮化硅层的堆叠。
15.图2示出了根据本公开的一个示例性实施例的在堆叠中形成沟槽之后的图1的半导体结构。
16.图3示出了根据本公开的一个示例性实施例的在沿着沟槽的侧壁形成多晶硅之后的图2的半导体结构。
17.图4示出了根据本公开的一个示例性实施例的在用二氧化硅填充沟槽之后的图3的半导体结构。
18.图5示出了根据本公开的一个示例性实施例的在堆叠上方形成金属层之后的图4的半导体结构。
19.图6示出了根据本公开的一个示例性实施例的在衬底中形成欧姆接触并且在金属层与欧姆接触之间施加电压之后的图5的半导体结构。
20.图7示出了根据本公开的一个示例性实施例的在多晶硅侧壁熔化和再结晶以形成
3d nand存储器单元的沟道之后的图6的半导体结构。
21.图8示出了根据本公开的一个示例性实施例的在沟槽和多晶硅侧壁上方形成金属段、在衬底中形成欧姆接触并且在金属段与欧姆接触之间施加电压之后的图4的半导体结构。
22.图9a示出了根据本公开的一个示例性实施例的在沟槽的底部中沉积外延层之后的图3的半导体结构。
23.图9b示出了根据本公开的一个示例性实施例的在沟槽的顶部和底部处沉积外延层之后的图4的半导体结构。
24.图10是根据本公开的一个示例性实施例的在多晶硅侧壁熔化之后可以被施加到图6和图8的半导体的递减电压脉冲的时序图。
25.图11示出了根据本公开的一个示例性实施例的在去除金属以及堆叠中的一个或多个层之后的图7的半导体结构。
26.图12示出了根据本公开的一个示例性实施例的在去除金属和氮化硅层以在堆叠中形成开口之后的图7的半导体结构。
27.图13示出了根据本公开的一个示例性实施例的在沿着形成在堆叠中的开口的底部和侧壁形成隧道氧化物、存储氧化物和阻挡氧化物之后的图12的半导体结构。
28.图14示出了根据本公开的一个示例性实施例的在用金属填充堆叠的开口以形成3d nand存储器单元的栅极之后的图13的半导体结构。
29.图15示出了根据本公开的一个示例性实施例的半导体结构，其包括被用来形成垂直3d nand存储器单元串并形成在硅衬底上方的交替的二氧化硅层和金属层的堆叠。
30.图16示出了根据本公开的一个示例性实施例的在堆叠中形成沟槽之后的图15的半导体结构。
31.图17示出了根据本公开的一个示例性实施例的在沿着沟槽的侧壁形成隧道氧化物、存储氧化物和阻挡氧化物之后的图16的半导体结构。
32.图18示出了根据本公开的一个示例性实施例的在与隧道氧化物相邻并且沿着沟槽的侧壁形成多晶硅之后的图17的半导体结构。
33.图19示出了根据本公开的一个示例性实施例的在用二氧化硅填充沟槽之后的图18的半导体结构。
34.图20示出了根据本公开的一个示例性实施例的在沟槽和多晶硅侧壁上方形成金属段、在衬底中形成欧姆接触并且在金属段与欧姆接触之间施加电压之后的图19的半导体结构。
35.图21示出了根据本公开的一个示例性实施例的在多晶硅侧壁熔化和再结晶以形成3d nand存储器单元的沟道之后的图20的半导体结构。
36.图22a示出了根据本公开的一个示例性实施例的部分地包括多晶硅侧壁、金属栅极、隧道氧化物、存储氧化物和阻挡氧化物的半导体结构。
37.图22b示出了根据本公开的一个示例性实施例的在使多晶硅侧壁熔化并再结晶以形成单晶硅沟道之后的图22a的半导体结构。
38.图23a示出了根据本公开的一个示例性实施例的部分地包括多晶硅侧壁、金属栅极、隧道氧化物、存储氧化物和阻挡氧化物的半导体结构。
39.图23b示出了根据本公开的一个示例性实施例的在使多晶硅侧壁熔化并再结晶以形成单晶硅沟道之后的图23a的半导体结构。
40.图24示出了本公开的实施例可以在其中操作的示例计算机系统的抽象图。
具体实施方式
41.在垂直集成的3d nand存储器串的制造中使用的半导体工艺可以通过材料的多层堆叠和如下材料的随后沉积来形成深度圆柱形沟槽：(i)沉积非晶硅层以形成垂直沟道，和ii)沉积内部氧化物核心以改善门控。所沉积的非晶硅层在剩余的制造过程期间结晶成多晶硅晶粒。多晶硅沟道具有比单晶硅更高的电阻，从而导致3d nand存储器单元的性能下降。此外，晶粒到晶粒的边界充当电荷俘获位点，从而导致附加的随机电报噪声波动和载流子迁移率下降。这种随机不稳定性可能会引起显著的读取/写入错误。
42.一种用于部分地减轻读取/写入错误的影响的已知技术是使用纠错码(ecc)算法。然而，执行ecc算法所需的电路占用了相对较大的硅面积，从而抵消了从垂直3d nand单元所获得的益处。
43.根据本公开的实施例，3d nand存储器单元串包括具有单晶硅的垂直集成沟道。非晶硅和内核氧化物沉积步骤之后是半导体材料的电热退火和冷却。根据本公开的一个方面，电流被强制进入到多晶硅侧壁中，从而引发多晶硅的局部焦耳加热和熔化。夹在氧化物之间的多晶硅的狭窄几何形状有助于熔化。
44.根据本公开的一个方面，单晶晶种的存在用作冷却时段期间的沟道结晶的起始点。在此时段期间，根据本公开的一个方面，使熔化的多晶硅冷却并从晶种位置再结晶，从而逐渐地将冷却/结晶进展到多晶硅的其余部分。
45.图1示出了根据本公开的一个实施例的被用来形成多个3dnand存储器单元并且形成在晶硅衬底50(在下文中替代地称为衬底)上的二氧化硅(在本文中替代地称为氧化物)20和氮化硅(在本文中替代地称为氮化物)30的交替层的堆叠10。可以理解，本文中所示的附图是圆柱形结构的二维(2d)横截面图。可以使用典型的半导体工艺来制造堆叠10。堆叠10的氧化物20和氮化物30的交替层是绝缘材料。接下来，使用掩模和图案化步骤，使用例如高纵横比反应离子蚀刻在堆叠中形成沟槽60，如图2中所示。沟槽60暴露衬底50的表面。
46.接下来，如图3中所示，沿着沟槽60的侧壁沉积多晶硅层70。此后，如图4中所示，用氧化物80填充沟槽60以形成半导体存储器结构(或者在本文中替代地称为半导体结构或存储器结构)100。氧化物80改进了沟道的静电控制和驱动能力，如下文进一步描述的。接着，在存储器结构100的顶部沉积金属层90，如图5中所示，并在衬底50的底部区域处形成欧姆接触95，以形成存储器结构120，如图6中所示。金属层90被示为覆盖层20的顶部氧化物、沟槽氧化物80和多晶硅侧壁70。
47.此后，如图6中所示，在金属层90与欧姆接触95之间施加电压98。选择如此施加的电压电平以使在两个金属接触之间并通过多晶硅侧壁70流动(使用虚线92示出)的电流引起多晶硅侧壁的局部熔化。电压电平部分地由多晶硅侧壁的固有电阻来确定，多晶硅侧壁形成3d nand存储器单元的沟道。沟道(在本文中替代地称为纳米线)的相对较小的尺寸可以提高电热效率并因此降低使多晶硅侧壁进入到熔点所需的电流。
48.熔化多晶硅所需的电压部分地取决于多晶硅的电阻率。这种电阻率可以例如通过
掺杂多晶硅或者通过向nand单元的控制栅极(字线)施加电压来改变，如下面进一步描述的。引发多晶硅局部熔化所需的典型温度大约为1400℃。引发温度应低于1710℃，以防止周围氧化物熔化。电压的幅度、形状和持续时间将部分地取决于(i)nand串长度(其可以包括例如100个存储器单元)，(ii)形成堆叠的材料的成分和(iii)每种此类材料的厚度。通过所施加的电压而被递送到沟道的功率由p＝v2/r来定义，其中v表示电压幅度(以伏特为单位)，并且r表示沟道串电阻(以欧姆为单位)。与这个功率相关联的焦耳热q由q＝p
·
t来定义，其中t是电压脉冲的持续时间。如此生成的大部分热量通过衬底、顶部互连和横向侧壁来进行消散。相对较小部分的热量引起沟道温度的升高。在一个示例中，为了在不熔化周围氧化物的情况下达成熔化多晶硅所需的温度升高，对电压幅度和持续时间进行选择以引发例如比在存储器读取操作期间递送到nand串的能量高100到1000倍的能量。
49.在沿着多晶硅侧壁70已经建立熔化条件之后——其随后形成堆叠10中的存储器单元的沟道，如下文进一步描述——去除电压以使得熔化的多晶硅侧壁能够冷却下来。因为硅衬底50表示相对较大的散热器，所以熔化的多晶硅侧壁将开始冷却下来并在多晶硅侧壁与硅衬底50之间的界面处开始结晶。然后结晶将从熔化的多晶硅侧壁的底部(即多晶硅侧壁与衬底50之间的界面)传播到多晶硅侧壁的顶部。因此，根据本公开的实施例，多晶硅侧壁的熔化是通过焦耳效应来实现的，并且熔化的多晶硅的再结晶是通过差动和不对称散热来实现的。图7示出了在多晶硅侧壁70被熔化并再结晶以形成堆叠10中的nand存储器单元沟道的沟道85之后的图6的存储器结构。
50.在一些实施例中，诸如图8中所示，顶部金属层90被图案化以在施加电压之前形成仅覆盖沟槽填充氧化物80和多晶硅侧壁70的相对较小的金属段12。金属段12的相对较小的尺寸降低了通过其中的散热，从而增加了电热效应。减小顶部金属层90的面积进一步减轻了熔化的多晶硅顶部的过早冷却，从而使得再结晶波能够从衬底50与多晶硅侧壁70的界面附近的底部完全地传播。
51.在一些实施例中，在如图3中所示的多晶硅侧壁沉积之后，在沟槽底部处沉积硅的外延层，然后对其进行蚀刻以便在沟槽的底部附近形成相对薄的外延层135，如图9a中所示。此后，用氧化物80填充沟槽。外延层135形成结晶超晶种并增加熔化的多晶硅侧壁的晶种表面以及结晶度传播效率。在一些实施例中(未示出)，外延层形成在衬底50上方并且在堆叠10和沟槽60形成之前。在一些实施例中，外延层形成在沟槽的底部处以及沟槽上方。例如，在图9b中，第一硅外延层135被示为已被形成在沟槽中，并且第二硅外延层137被示为已被形成在沟槽上方。在又一个实施例中，外延层形成在沟槽上方而不是形成在沟槽底部处。
52.在一些实施例中，在金属栅极、隧道氧化物、存储氧化物和阻挡氧化物的沉积之后使多晶硅侧壁熔化和再结晶。图22a示出了与图14中所示的存储器结构相似的半导体存储器结构400，除了存储器结构400包括尚未被引起熔化和再结晶的多晶硅侧壁之外。在金属层12与存储器结构400的欧姆接触95之间施加电压(未示出)之后，使多晶硅侧壁70熔化并再结晶以形成单晶硅沟道。图22b示出了在施加这样的电压之后、随后使多晶硅侧壁70熔化并再结晶以形成单晶硅沟道70的图22a的存储器结构。参考图22a，通过改变施加到金属栅极180的电压，并且因此，通过改变多晶硅侧壁70的电阻率，可以改变使多晶硅侧壁70熔化所需的电压电平。
53.根据本公开的一个实施例，一种形成多个垂直定向的nand存储器单元的方法部分
地包括：在硅衬底上形成多个交替的第一绝缘体层和第二绝缘体层以形成堆叠，在多个第一绝缘体和第二绝缘体中形成沟槽，该沟槽暴露硅衬底的表面，沿着沟槽的侧壁沉积多晶硅层，用氧化物填充沟槽，在沟槽上方形成金属层，从堆叠中去除第一绝缘体层以沿着沟槽形成多个开口。每个这样的开口与nand存储器单元中的一个nand存储器单元相关联并且适于nand存储器单元中的一个nand存储器单元。该方法还部分地包括沿着每个开口的侧壁和底部至少沉积第一氧化物层、第二氧化物层和第三氧化物层，在沉积第一氧化物层、第二氧化物层和第三氧化物层之后在每个开口中沉积栅极金属层，以及为多个nand存储器单元形成单晶沟道。通过以下方式来形成单晶沟道：在每个金属栅极与衬底之间施加至少第一电压以改变多晶硅侧壁的电阻率、在硅衬底与金属层之间施加第二电压以使多晶硅侧壁熔化，并使得熔化的多晶硅侧壁能够再结晶成单晶沟道。
54.在一些实施例中，为了帮助结晶波从熔化的多晶硅侧壁的底部(即，在衬底50与多晶硅侧壁70的界面处)传播和/或为了控制由于多晶硅电阻率随温度升高(热失控)而降低所引发的正反馈回路，则可以使用例如金属层90(或金属段12)和欧姆接触95将一系列递减电压脉冲施加到存储器结构。图10是可以施加到图6和图8中所示的存储器结构的递减电压脉冲的示例性时序图。
55.在一些实施例中，在多晶硅侧壁的熔化和再结晶以形成沟道85之后，如上所述，顶部金属层90以及存储器器件结构顶部的一部分被去除。例如，参考图11的存储器结构150，在去除金属层90(或图8中所示的金属段12)之后，使用例如蚀刻工艺或化学机械抛光(cmp)去除存储器结构的一部分140。在图11中，示例性部分140被示为包括两个氧化物层20和一个氮化物层30以及相邻的沟槽。然而，可以理解，可以去除堆叠10中更多的氧化物层和氮化物层。通过去除部分140，部分140中的多晶硅侧壁70也被去除，该多晶硅侧壁70可能由于顶部接触的过早热损失而尚未经历再结晶。存储器结构150的剩余部分具有沟道85，沟道85具有结晶均匀性。为了适应这种去除，沟槽以及氧化物和氮化物的交替层的堆叠可以被适配成比期望的更长，以使得在去除步骤之后，沟槽达到期望的长度。
56.在多晶硅侧壁的熔化和结晶之后，从存储器结构的顶部去除金属层/段，以及可选地去除存储器结构顶部的一部分，如参考图11所描述的，使用蚀刻工艺去除氮化物层30，从而形成图12中所示的存储器结构160。氮化物层的去除导致在堆叠10中形成开口36，如图12中所示。
57.接下来，如图13中所示，沿着每个开口36的侧壁和底部形成隧道氧化物层172、存储氧化物层174和阻挡氧化物层176。此后，如图14中所示，在每个开口36中沉积金属层180。每个金属180形成nand存储器单元的栅极。每个栅极180与形成在同一开口36中的其相关联的隧道氧化物172、存储氧化物174和阻挡氧化物176一起形成垂直nand存储器单元。如已知的，每个这样的存储器单元的沟道是多晶硅沟道85的面向隧道氧化物172的一部分。诸如图14中所示，存储器结构可以在垂直堆叠10中具有例如100个nand存储器单元。
58.图15至图21示出了根据本公开的另一个实施例的用于在形成垂直3d nand存储器单元串时使用的各种处理步骤。图15示出了使用沉积方法、图案化和蚀刻步骤在晶硅衬底350上方形成的氧化物20和金属(诸如钨)30的交替层的堆叠300。接下来，如图16中所示，在堆叠300中使用掩模和图案化步骤形成延伸到衬底350的表面的沟槽360。
59.接下来，如图17中所示，沿着沟槽的侧壁分别沉积阻挡氧化物层376、存储氧化物
层374和隧道氧化物层372。此后，沿着沟槽的侧壁并且与隧道氧化层372相邻地形成多晶硅层380，如图18中所示。此后，如图19中所示，用氧化物390填充沟槽。
60.接下来，如图20中所示，在多晶硅侧壁380和氧化物390上方形成金属层392。在一些实施例中(未示出)，金属层392覆盖堆叠300的顶表面。在衬底350中形成欧姆接触394之后，电压396被施加在金属层392与欧姆接触394之间。所施加的电压使电流在两个金属接触之间流动(用虚线396示出)并通过多晶硅侧壁380，从而引起多晶硅侧壁的局部熔化。电压电平部分地由多晶硅侧壁的固有电阻来确定。
61.在多晶硅侧壁中已经达到熔化条件之后，移除电压以使得熔化的多晶硅能够冷却下来。因为硅衬底350表示相对较大的散热器，所以熔化的多晶硅冷却下来并在多晶硅与硅衬底350之间的界面处开始再结晶。然后再结晶将从底部(即，多晶硅与衬底350之间的界面)传播到堆叠300的表面附近的多晶硅顶部。因此，根据本公开的实施例，多晶硅侧壁的熔化是通过焦耳效应来实现的，并且熔化的多晶硅的再结晶是通过差分和不对称散热来实现的。
62.图21示出了在多晶硅侧壁被熔化和结晶以形成存储器单元沟道385之后的图20的存储器器件结构。每个金属层330连同其相关联的隧道氧化物372、存储氧化物374、阻挡氧化物376和多晶硅沟道385的面向隧道氧化物172的一部分在堆叠300中形成nand存储器单元。一个这样的nand单元在图21中被标识为nand存储器单元400。
63.图23a示出了与图21中所示的存储器结构类似的半导体存储器结构500，除了存储器结构500包括尚未被引起熔化和再结晶的多晶硅侧壁380。在金属层392与存储器结构500的欧姆接触394之间施加电压(未示出)之后，引起多晶硅侧壁380熔化并再结晶以形成单晶硅沟道。图23b示出了在施加这样的电压之后、随后使多晶硅侧壁380熔化并再结晶以形成单晶硅沟道385的图23a的存储器结构。参考图23a，通过改变施加到金属栅极370的电压，并且因此，通过改变多晶硅侧壁380的电阻率，可以改变使多晶硅侧壁380熔化所需的电压电平。
64.根据本公开的一个实施例，一种形成多个垂直定向的nand存储器单元的方法部分地包括：在硅衬底上形成金属栅极和氧化物的多个交替层，在金属栅极和氧化物的交替层中形成沟槽以暴露硅衬底的表面，沿着沟槽的侧壁沉积第一氧化物层、第二氧化物层和第三氧化物层，沿着沟槽的侧壁并与沟槽中的第一氧化物层相邻地沉积多晶硅层，用氧化物填充沟槽，在沟槽上方形成金属层；以及形成多个nand存储器单元的单晶沟道。通过以下方式来形成单晶沟道：至少在每个金属栅极和衬底之间施加第一电压以改变多晶硅侧壁的电阻率、在硅衬底与金属层之间施加第二电压以使多晶硅侧壁熔化，并使得熔化的多晶硅侧壁能够再结晶成单晶沟道。
65.图24图示了计算机系统900的示例机器，在其中可以执行一组指令，用于使机器执行本文讨论的任何一个或多个方法。在替代实现中，机器可以连接(例如，联网)到lan、内联网、外联网和/或互联网中的其他机器。机器可以在客户端-服务器网络环境中以服务器或客户端机器的能力来操作，作为对等(或分布式)网络环境中的对等机器来操作，或作为云计算基础设施或环境中的服务器或客户端机器来操作。
66.机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、web设备、服务器、网络路由器、交换机或桥接器，或任何能够(顺序或以其他方式)执行
一组指令的机器，该指令指定要由该机器采取的动作。此外，虽然说明了单个机器，但是术语“机器”也应被理解为包括单独或联合执行一组(或多组)指令以执行本文讨论的方法中的任何一个或多个方法的任何机器集合。
67.示例计算机系统900包括处理设备902、主存储器904(例如，只读存储器(rom)、闪存、诸如同步dram(sdram)之类的动态随机存取存储器(dram)、静态存储器906(例如，闪存、静态随机存取存储器(sram)等)和数据存储设备918，它们经由总线930而相互通信。
68.处理设备902表示一个或多个处理器，诸如微处理器、中央处理单元等。更具体地，处理设备可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器，或实现其他指令集的处理器，或实现指令集组合的处理器。处理设备902也可以是一个或多个专用处理设备，诸如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理设备902可以被配置为执行指令926以执行本文所述的操作和步骤。
69.计算机系统900还可以包括网络接口设备908以通过网络920进行通信。计算机系统900还可以包括视频显示单元910(例如，液晶显示器(lcd)或阴极射线管(crt))、字母数字输入设备912(例如，键盘)、光标控制设备914(例如，鼠标)、图形处理单元922、信号生成设备916(例如，扬声器)、图形处理单元922、视频处理单元928和音频处理单元932。
70.数据存储设备918可以包括机器可读存储介质924(也称为非暂时性计算机可读介质)，在其上存储体现本文描述的任何一个或多个方法或功能的一组或多组指令926或软件。指令926还可以在由计算机系统900对其执行期间完全地或至少部分地驻留在主存储器904内和/或处理设备902内，主存储器904和处理设备902也构成机器可读存储介质。
71.在一些实现中，指令926包括用于实现与本公开相对应的功能的指令。虽然机器可读存储介质924在示例实现中被示为单个介质，但是术语“机器可读存储介质”应该被理解为包括存储一组或多组指令的单个介质或多个介质(例如，集中式或分布式数据库，和/或关联的缓存和服务器)。术语“机器可读存储介质”还应被理解为包括能够存储或编码一组指令以供机器执行并且使机器和处理设备902执行本公开的任何一个或多个方法的任何介质。因此，术语“机器可读存储介质”应被理解为包括但不限于固态存储器、光学介质和磁介质。
72.前面详细描述的一些部分已经根据对计算机存储器内的数据位的操作的算法和符号表示来呈现。这些算法描述和表示是数据处理领域的技术人员用来最有效地将他们的工作内容传达给本领域的其他技术人员的方式。算法可以是导致期望结果的一系列操作。这些操作是那些需要对物理量进行物理操作的操作。这些量可以采取能够被存储、组合、比较和以其他方式操纵的电或磁信号的形式。这样的信号可以被称为位、值、元素、符号、字符、项、数字等。
73.然而，应该记住，所有这些和类似的术语都将与适当的物理量相关联并且仅仅是被应用于这些量的方便标签。除非从本公开中清楚地另外明确说明，否则应当了解，在整个描述中，某些术语是指计算机系统或类似电子计算设备的动作和过程，其操纵被表示为计算机系统的寄存器和存储器内的物理(电子)量的数据并将它们变换为类似地表示为计算机系统存储器或寄存器或其他此类信息存储设备内的物理量的其他数据。
74.本公开还涉及一种用于执行本文中的操作的装置。该装置可以为预期目的而被专
门构造，或者它可以包括由存储在计算机中的计算机程序选择性地激活或重新配置的计算机。这样的计算机程序可以被存储在计算机可读存储介质中，诸如但不限于任何类型的磁盘，包括软盘、光盘、cd-rom和磁光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡，或任何类型的适合存储电子指令的介质，其每一个都连接到计算机系统总线。
75.本文所呈现的算法和显示与任何特定的计算机或其他装置没有内在关联。根据本文的教导，各种其他系统可以与程序一起使用，或者可以证明构造更专业的装置来执行该方法是方便的。此外，没有参考任何特定的编程语言来描述本公开。应当了解，可以使用多种编程语言来实现如本文所述的本公开的教导。
76.本公开可以作为计算机程序产品或软件而被提供，其可包括在其上存储有指令的机器可读介质，该指令可以被用来对计算机系统(或其他电子设备)进行编程以执行根据本公开的过程。机器可读介质包括用于以机器(例如，计算机)可读的形式存储信息的任何机制。例如，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质，诸如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储介质、光存储介质、闪存设备等。
77.在前述公开中，已经参考本公开的具体示例实现描述了本公开的实现。显而易见的是，在没有背离如所附权利要求中阐述的本公开实现的更广泛的精神和范围的情况下，可以对其进行各种修改。在本公开以单数时态提及一些元素的情况下，可以在附图中描绘多于一个的元素并且相似的元素用相似的数字来标记。因此，本公开和附图应被视为说明性意义而非限制性意义。