端口静电释放保护电路、芯片及电子设备的制作方法

技术特征：
1.一种端口静电释放保护电路，其特征在于，包括：电平选择模块，用于获取芯片各端口的电平并进行比较，输出最低电平；静电释放模块，连接于所述电平选择模块和芯片的端口之间，所述最低电平作为所述静电释放模块的地，用于在芯片端口静电释放时通过所述最低电平泄放静电电流。2.如权利要求1所述的端口静电释放保护电路，其特征在于，所述电平选择模块包括若干电平比较单元；所述电平比较单元用于获取至少两个芯片端口的电平，并进行比较以输出其中数值最小的电平作为所述最低电平。3.如权利要求2所述的端口静电释放保护电路，其特征在于，所述电平比较单元，包括：电平比较子单元；所述电平比较子单元的输入端用于获取待比较的电平，输出端用于输出所述待比较的电平中数值最小的电平；所述待比较的电平包括芯片端口的电平和其他所述电平比较单元输出的电平。4.如权利要求3所述的端口静电释放保护电路，其特征在于，所述电平比较单元，还包括：控制子单元；所述控制子单元与所述电平比较子单元连接，用于降低所述电平比较子单元的比较阈值。5.如权利要求4所述的端口静电释放保护电路，其特征在于，所述电平比较单元，还包括：保护子单元；所述保护子单元的输入端与所述芯片端口连接、输出端与所述电平比较子单元和所述控制子单元连接，用于抑制所述芯片端口的毛刺电压。6.如权利要求2所述的端口静电释放保护电路，其特征在于，若干所述电平比较单元包括端口电平比较单元和对应数量的中间电平比较单元；所述端口电平比较单元，用于获取相邻两个芯片端口的电平，并选出其中数值最小的电平作为比较电平进行输出；所述中间电平比较单元，与所述端口电平比较单元连接，用于将对应的所述比较电平进行比较以输出其中数值最小的电平作为所述最低电平。7.如权利要求6所述的端口静电释放保护电路，其特征在于，若干所述中间电平选择单元构成多级低电平选择电路；所述电平选择模块由多个所述端口电平选择单元和所述多级低电平选择电路级联而成。8.如权利要求1-7中任意一项所述的端口静电释放保护电路，其特征在于，所述静电释放模块包括若干静电释放单元；所述静电释放单元，连接于所述电平选择模块和对应的芯片的端口之间，所述最低电平作为所述静电释放单元的地，用于在芯片端口静电释放时通过所述最低电平泄放静电电流。9.如权利要求8所述的端口静电释放保护电路，其特征在于，所述静电释放模块还包括公共地，所述静电释放单元的地与所述公共地连接；所述公共地连接到所述电平选择模块的输出端。
10.如权利要求8所述的端口静电释放保护电路，其特征在于，所述静电释放单元包括至少一第一开关管和第一电阻；所述第一开关管的控制端通过所述第一电阻接所述最低电平、第一端与所述芯片端口连接、第二端与所述最低电平连接、衬底与所述第二端连接；所述第一开关管的第一端和第二端之间存在pn结，所述pn结的正极与所述第二端连接，所述pn结的负极与所述第一端连接。11.如权利要求8所述的端口静电释放保护电路，其特征在于，所述电平比较子单元，包括：至少一第二开关管和第三开关管；所述第二开关管的控制端与所述第三开关管的第二端连接、所述第二开关管的第二端与所述第三开关管的控制端连接，所述第二开关管的第一端与所述第三开关管的第一端连接；所述第二开关管的第二端和第三开关管的第二端均作为所述电平比较子单元的输入端，所述第二开关管的第一端作为所述电平比较子单元的输出端。12.如权利要求11所述的端口静电释放保护电路，其特征在于，所述控制子单元包括至少一第四开关管和第五开关管；所述第四开关管的第一端与所述第二开关管的第二端连接、所述第四开关管的控制端与第二端均与所述最低电平连接；所述第五开关管的第一端与所述第三开关管的第二端连接、所述第五开关管的控制端与第二端均与所述最低电平连接。13.如权利要求12所述的端口静电释放保护电路，其特征在于，所述保护子单元包括至少一第二电阻和第三电阻；所述第二电阻的一端用于获取所述芯片端口中的一个端口的电平、另一端与所述第四开关管的第一端连接；所述第三电阻的一端用于获取所述芯片端口中的另一个端口的电平、另一端与所述第五开关管的第一端连接。14.如权利要求10所述的端口静电释放保护电路，其特征在于，所述第一开关管包括第一nmos晶体管；所述第一nmos晶体管的栅极通过所述第一电阻接所述最低电平、漏极与所述芯片端口连接、源极与所述最低电平连接、衬底与所述源极连接；所述第一nmos晶体管的漏极和所述衬底之间存在所述pn结；所述pn结的正极与所述源极连接，所述pn结的负极与所述漏极连接。15.如权利要求13所述的端口静电释放保护电路，其特征在于，所述第二开关管、第三开关管、第四开关管和第五开关管均为nmos晶体管；所述第二开关管、第三开关管、第四开关管和第五开关管中的控制端为nmos晶体管的栅极、第一端为nmos晶体管的漏极、第二端为nmos晶体管的源极；所述nmos晶体管的衬底与所述最低电平连接。16.如权利要求1所述的端口静电释放保护电路，其特征在于，所述电平选择模块还包括比较器和控制器中的至少一种。17.一种芯片，其特征在于，包括任意一项如权利要求1-16所述的端口静电释放保护电
路和功能电路；所述功能电路包括若干端口；所述芯片端口静电释放保护电路与所述芯片端口连接；所述最低电平作为所述功能电路的地。18.一种电子设备，其特征在于，包括如权利要求1-16中任意一项所述的端口静电释放保护电路，或，如权利要求17所述的芯片。

技术总结
一种端口静电释放保护电路、芯片及电子设备，端口静电释放保护电路，包括：电平选择模块，用于获取芯片各端口的电平并进行比较，输出最低电平；静电释放模块，连接于所述电平选择模块和芯片的端口之间，所述最低电平作为所述静电释放模块的地，用于在芯片端口静电释放时通过所述最低电平泄放静电电流。本申请的端口静电释放保护电路、芯片及电子设备，可以快速泄放大量的ESD静电电流，保护了芯片内部的功能电路不被ESD电流损伤，实现了端口静电保护功能。护功能。护功能。


技术研发人员：俞向荣
受保护的技术使用者：上海艾为电子技术股份有限公司
技术研发日：2022.05.13
技术公布日：2022/8/12