半导体元件及其形成方法与流程

1.本揭露是有关于一种半导体元件及其形成方法。


背景技术：

2.随着半导体技术的进步，对于更高储存容量、更快的处理系统、更高的表现以及更低的成本的需求不断增加。为了达到这些要求，半导体产业不断微缩半导体元件的尺寸，诸如金氧半场效晶体管(metal oxide semiconductor field effect transistors,mosfets)，其包含平面mosfets以及鳍式场效晶体管(fin field effect transistor,finfets)。此种微缩将为半导体制造制程带来复杂度的提升。


技术实现要素：

3.一种半导体元件包含基材与位于基材上的鳍结构。鳍结构包含顶部位以及底部位。半导体元件进一步包含位于鳍结构的底部位上的栅极结构。位于鳍结构的顶部位中的多个半导体层被设置在栅极结构上。半导体元件进一步包含位于栅极结构上方的源极/漏极结构并且其与多个半导体层连接。
4.一种半导体元件包含基材、鳍结构、半导体层、第一栅极结构、第二栅极结构以及源极/漏极结构。基材包含第一半导体材料。鳍结构位于基材上。鳍结构包含顶部位以及底部位。半导体层位于鳍结构的底部位并且包含与第一半导体材料不同的第二半导体材料。第一栅极结构以及第二栅极结构位于鳍结构的底部位且位于半导体层的两相反侧。位于鳍结构的顶部位中的多个第一半导体层被设置在第一栅极结构上，并且位于鳍结构的顶部位中的多个第二半导体层被设置在第二栅极结构上。源极/漏极结构位于半导体层上方且介在第一半导体层与第二半导体层之间。
5.一种形成半导体元件的方法包含：形成第一半导体层群组以及第二半导体层群组在基材上，其中第一半导体层群组以及第二半导体层群组以交替设置被堆叠，并且其中第一半导体层群组包含与基材不同的半导体材料；移除第一半导体层群组以及第二半导体层群组的部位以暴露第二半导体层群组的底部半导体层；形成源极/漏极结构在第二半导体层群组的底部半导体层上；移除第一半导体层群组；以及形成栅极结构在源极/漏极结构以及第二半导体层群组的底部半导体层下。
附图说明
6.当结合随附诸图阅读时，得以自以下详细描述最佳地理解本揭露的态样。应注意，根据行业上的标准实务，各种特征未按比例绘制。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。
7.图1为根据本揭露的一些实施例绘示的具有埋入式栅极结构的半导体元件的等轴测视图；
8.图2为根据本揭露的一些实施例绘示的具有埋入式栅极结构的半导体元件的局部
剖视图；
9.图3为根据本揭露的一些实施例绘示的制造具有埋入式栅极结构的半导体元件的方法的流程示意图；
10.图4至图8为根据本揭露的一些实施例绘示的在制造具有埋入式栅极结构的半导体元件的多个阶段的剖视图；
11.图9至图13为根据本揭露的一些实施例绘示的具有埋入式栅极结构的额外半导体元件的剖视图。
12.现在将参照附图描述说明实施例。在附图中，相似的元件符号通常表示相同的、功能相似的和/或结构相似的元件。
13.【符号说明】
14.100:半导体元件
15.102a,102b,102c:鳍式场效晶体管
16.104:基材
17.105:区域
18.106:浅沟槽隔离区域
19.108:鳍结构
20.108-1:鳍底部位
21.108-2:鳍顶部位
22.110,110a,110b,110c,110d:源极/漏极结构
23.110d,110d*,110d**:深度
24.112,112-1,112-2,112-3,112-4,112-5,112-1a,112-1b,112-1c:栅极结构
25.112d,112-1d,112-2d,112-5d:长度
26.112t:厚度
27.114:栅极间隔物
28.114s1,114s2:间距
29.116:蚀刻终止层
30.118:层间介电层
31.211:界面层
32.213:高k栅极介电层
33.214:内部间隔物结构
34.214w:宽度
35.214h:高度
36.215:功函数层
37.217:栅极电极
38.222,222-1,222-2,222-3,222-4:半导体层
39.222-1d,222-2d,222-3d,222-4d,222-2d*,222-3d*,222-4d*:长度
40.222t,222-1t,222-2t:垂直维度
41.300:方法
42.310,320,330,340,350:操作步骤
effect transistor,gaa finfet)，其提供一种具有堆叠纳米膜/纳米线特征的通道。由gaa finfet元件的名称可以知道，其栅极结构可以在通道周围延伸并且在通道的多个侧面为通道提供栅极控制。gaa finfet元件与mosfet的制造制程是相容的，并且他们的结构将允许他们的尺寸被缩放，并同时维持通道控制以及降低sces的特性。
59.由于对半导体元件的低能耗、高效率以及小面积(下文统称为ppa)的要求被增加，gaa finfet元件也因此受到挑战。举例来说，gaa finfet元件将会在gaa finfet元件的栅极结构以及通道下方产生穿过基材的关闭状态漏电流。关闭状态漏电流可以被gaa finfet元件的漏极引发位能障下降(drain-induced barrier lowering,dibl)所调变，并且较高的关闭状态漏电流将会使得gaa finfet元件的元件效能降级。
60.本揭露所提供的多种实施例提供示例性的在场效晶体管(field effect transistors,fet)元件(例如，finfets、gaa fets以及mosfets)且/或其他位于集成电路(integrated circuit,ic)的半导体元件中形成埋入式栅极结构的方法。本揭露中的示例性方法可以控制fet元件中的源极/漏极(s/d)结构的凹槽深度并且在fet元件的底部通道以及s/d结构的下方形成埋入式栅极结构。埋入式栅极结构可以减少关闭状态漏电流并且调变fet元件的临界电压(vt)。在一些实施例中，大于一个埋入式栅极结构可以通过控制s/d结构的凹槽深度而被形成在fet元件的底部通道以及s/d结构的下方。在一些实施例中，相邻埋入式栅极结构可以相互连接。在一些实施例中，相邻埋入式栅极结构可以被埋入式半导体层隔开。根据一些实施例，具有埋入式栅极结构的fet元件可以降低约10mv至约20mv的dibl并且提升约30mv至约50mv的vt。
61.图1为根据本揭露的一些实施例绘示的具有埋入式栅极结构的半导体元件100的等轴测视图。半导体元件100可以具有鳍式场效晶体管102a、102b、102c(finfets)。图2为根据本揭露的一些实施例绘示的具有埋入式栅极结构112-1的半导体元件100的区域105中沿着线a-a的放大剖视图。参照图1以及图2，具有finfets 102a-102c的半导体元件100被形成在基材104上并且可以包含鳍结构108、浅沟槽隔离(shallow trench isolation,sti)区域106、源极/漏极(s/d)结构110、栅极结构112、栅极间隔物114、蚀刻终止层(etch stop layer,esl)116以及层间介电(interlayer dielectric,ild)层118。
62.在一些实施例中，finfets 102a-102c可以皆为n型finfets(nfets)。在一些实施例中，finfets 102a可以为nfet并且具有n型s/d结构110。finfets 102b可以为p型finfet(nfet)并且具有p型s/d结构110。finfets102c可以为nfet并且具有n型s/d结构110。在一些实施例中，finfets102a-102c可以皆pfets。虽然图1与图2中绘示三个finfets，半导体元件100可以具有任何数目的finfets。此外，半导体元件100可以通过利用其他结构性元件，诸如接触结构、导电通孔、导电线、介电层、钝化层以及内部互连物而被纳入ic中，其为了简明而并未绘示于图中。esl 116以及ild层118为了简明因此并未绘示于图2中。除非有特别说明，否则finfets 102a-102c中所讨论的具有相同注释的要素将可以彼此应用。此外，相似的元件符号通常表示相同的、功能相似的和/或结构相似的元件。
63.请参照图1以及图2，基材104可以包含半导体材料，诸如硅。在一些实施例中，基材104包含硅晶基材(例如，晶圆)。在一些实施例中，基材104包含(i)基本半导体，诸如锗；(ii)化合物半导体包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化铟；(iii)合金半导体包含碳化硅锗、硅锗、砷化镓、磷化铟镓、砷化铟镓、镓铟砷磷化物、砷化铝铟及/或砷化
铝镓；或者(iv)其组合。进一步来说，基材104可以根据设计要求(例如，p型基材或n型基材)而被掺杂。在一些实施例中，基材104可以被p型掺杂物(例如，硼、铟、铝或镓)或n型掺杂物(例如，磷或砷)掺杂。
64.sti区域106可以在finfets 102a-102c的每一者之间以及在基材104上的相邻finfets之间(未绘示)及/或基材104上的集成或沉积的相邻主动要素或被动要素(未绘示)之间提供电性隔离。sti区域106可以由介电材料制成。在一些实施例中，sti区域106可以包含氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐玻璃(fluorine-doped silicate glass,fsg)、低k介电材料及/或其他合适的绝缘材料。在一些实施例中，sti区域106可以包含多层结构。
65.请参照图1以及图2，鳍结构108可以由基材104的图案化部位所形成。本揭露于文中所讨论的有关于鳍结构108的实施例可以以任何合适的方法被图案化。举例来说，鳍结构108可以利用一或多次光微影制程被图案化，其包含双图案化或多图案化制程。双图案化或多图案化制程可以结合光微影以及自对准制程，以形成具有，例如，比单次、直接地光微影制程可得到的间距更小的间距。举例来说，牺牲层被形成在基材上并且利用光微影制程被图案化。间隔物可以通过自对准制程沿着被图案化的牺牲层的侧面被形成。牺牲层接着被移除，并且留下的间隔物可以用于图案化鳍结构108。
66.如图1以及图2所示，鳍结构108可以沿着x轴延伸并通过finfets102a-102c。鳍结构108可以包含位于基材104上的鳍底部位108-1以及位于鳍底部位108-1上的鳍顶部位108-2。在一些实施例中，鳍底部位108-1可以包含类似于基材104的材料。鳍底部位108-1可以通过对基材104的光微影图案化以及蚀刻而被形成。在一些实施例中，鳍顶部位108-2可以包含半导体层222-1、222-2、222-3以及222-4(统称为「半导体层222」)，鳍可以是纳米膜或纳米线的形式。半导体层222的每一者可以在finfets 102a-102c的栅极结构112下方形成通道区域。在一些实施例中，半导体层222可以包含半导体材料类似或不同于基材104。在一些实施例中，半导体层222的每一者可以包含硅。在一些实施例中，半导体层222的每一者可以包含硅锗。半导体层222的的半导体材料可以是未掺杂的也可以是在其磊晶生长制程中被本征掺杂的。半导体层222的每一者可以具有沿着z轴的垂直维度222t(例如，厚度)，垂直维度222t介于由约6nm至约15nm的范围中。在图1以及图2中，鳍结构108可以形成半导体元件100的通道区域并且代表为半导体元件100的载流结构。虽然图2中绘示四层半导体层222，然而finfets 102a-102c可以具有任何数目的半导体层222。
67.参照图2，底部半导体层222-1可以设置在s/d结构110以及埋入式栅极结构112-1之间。在一些实施例中，底部半导体层222-1位于s/d结构110下方的一部位可以具有沿着z轴的垂直维度222-1t(例如，厚度)，垂直维度222-1t介于由约3nm至约8nm的范围中。垂直维度222-1t也在s/d结构110与埋入式栅极结构112-1之间绘示一个距离。垂直维度222-1t以及垂直维度222t的比率可以介于由约0.2至约0.8的范围中。若垂直维度222-1t少于约3nm，或者比率少于0.2时，s/d结构110与埋入式栅极结构112-1之间将可能产生电性短路。若垂直维度222-1t大于约8nm，或者比率大于0.8时，s/d结构110与底部半导体层222-1将被减少并使得开启状态通道电流也因此被减少。
68.s/d结构110可以被设置在栅极结构112的相对两侧并且具有半导体元件100的s/d区域功能。参照图1与图2，s/d结构110可以被设置在底部半导体层222-1上并且与半导体层222接触。在一些实施例中，s/d结构110可以具有任意几何形状，诸如多边形、椭圆形以及圆
形。在一些实施例中，s/d结构110可以包含与基材104相同的磊晶生长的半导体材料。在一些实施例中，磊晶生长的半导体材料可以包含与基材104的材料不同的材料并且其将在栅极结构112下方的通道区域上施加应力。因为此种磊晶生长的半导体材料的晶格常数与基材104的材料不同，通道区域将受到应力并有利于提升半导体元件100中通道区域的载子迁移率。磊晶生长的半导体材料可以包含：(i)半导体材料，诸如锗及硅；(ii)化合物半导体材料，诸如砷化镓以及砷化铝镓；(iii)半导体合金，诸如硅锗以及磷化砷化镓。
69.在一些实施例中，s/d结构110可以包含硅并且其可以在磊晶生长制程中利用n型掺杂物，诸如磷或砷，而被本征掺杂。在一些实施例中，s/d结构110可以包含硅、硅锗、锗或者iii-v族材料(例如，锑化铟、锑化镓或锑化铟镓)并且其可以在磊晶生长制程中利用p型掺杂物，诸如，硼、铟以及镓，而被本征掺杂。在一些实施例中，s/d结构110可以包含一或多个磊晶层并且每一个磊晶层可以具有不同组成成分。
70.参照图1与图2，栅极结构112-1、112-2、112-3、112-4以及112-5(统称为“栅极结构112”)可以是多层结构并且可以环绕包围在位于鳍顶部位108-2的半导体层222的周围。在一些实施例中，每一个半导体层222可以被其中一个栅极结构112或其中一个栅极结构112中的一或多个层所环绕包围，其中栅极结构112可以被称作“环绕式栅极(gate-all-around,gaa)结构”并且finfets102a、102b以及102c也可以被称作“环绕式栅极场效晶体管(gaa fets)102a-102c”或“环绕式栅极鳍式场效晶体管(gaa finfets)102a-102c”。
71.每一个栅极结构112可以包含界面层211、高k栅极介电层213、功函数层215以及栅极电极217。术语“高k”代表为高介电常数。在半导体元件结构以及制造制程的领域中，高k可以代表大于sio2介电常数值(即，大于约3.9的介电常数值)的一个介电常数。在一些实施例中，界面层211可以包含氧化硅。在一些实施例中，高k栅极介电层213可以包含氧化铪(hfo2)、氧化锆(zro2)以及其他合适的高k介电材料。如图2所示，界面层211以及高k栅极介电层213可以包围在每一个半导体层222的周围，并且因此电性地隔绝半导体层222的每一者，并且其也将半导体层222与功函数层215以及栅极电极217隔绝，以避免栅极结构112与半导体层222之间在finfets 102a-102c运作时产生短路。
72.功函数层215可以包围在半导体层222的周围并且可以包含功函数金属以调变finfets 102a-102c的vt。在一些实施例中，功函数层215可以包含氧化钛、钌、钛铝、钛铝碳、钽铝、钽铝碳或其他合适的功函数金属。在一些实施例中，功函数层215可以包含单一金属层或由多个金属层组成的金属层堆叠。金属层堆叠可以包含具有彼此相同或彼此不同功函数值得多个功函数金属。栅极电极217可以包含钛、钽、铝、钴、钨、镍、钌以及其他合适的导电材料。根据相邻半导体层222之间的间隔以及栅极结构112中的多个层的厚度，半导体层222将可以被填充相邻半导体层222之间的间隔的栅极结构112中的一或多个层环绕包围。
73.参照图2，设置在底部半导体层222-1以及s/d结构110下方的栅极结构112-1可以被称为“埋入式栅极结构112-1”。在一些实施例中，埋入式栅极结构112-1可以提升流通过底部半导体层222-1的通道电流的栅极控制并且降低底部半导体层222-1中的关闭状态漏电流。通过埋入式栅极结构112-1的存在，s/d结构110可以与底部半导体层222-1接触但又不与鳍底部位108-1接触。如此一来，介于相邻s/d结构110之间的关闭状态漏电流将不会流通过位于埋入式栅极结构112-1下方的鳍底部位108-1。根据一些实施例，具有埋入式栅极
结构112-1的半导体元件100相较于不具有埋入式栅极结构的半导体元件可以降低约10mv至约20mv的dibl并且提升约30mv至约50mv的vt。
74.参照图1以及图2，根据一些实施例，栅极间隔物114可以被设置在栅极结构112的侧壁上并且内部间隔物结构214可以被设置在s/d结构110以及栅极结构112之间。栅极间隔物114与内部间隔物结构214可以包含绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、碳氮化硅、碳氧化硅、碳氮氧化硅、低k材料及其组合。栅极间隔物114与内部间隔物结构214可以包含单一层或由多个绝缘层组成的堆叠。栅极间隔物114与内部间隔物结构214可以具有介电常数少于约3.9(例如，约3.5、约3.0或约2.8)的低k材料。
75.esl 116可以被设置在sti区域106、s/d结构110以及栅极间隔物114的侧壁上。esl 116可以被配置以在sti区域106上形成sti接触结构时，保护sti区域106、s/d结构110以及栅极间隔物114。在一些实施例中，esl 116可以包含，例如，氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化硼、氮化硼硅、硅碳氮化硼或其组合。
76.ild层118可以被设置在位于s/d结构110以及sti区域106上方的esl116上。ild层118可以包含利用适于可流动沉积介电材料的沉积方法所沉积的介电材料。举例来说，可流动氧化硅可以利用可流动化学气相沉积(flowable chemical vapor deposition,fcvd)被沉积。在一些实施例中，介电材料可以包含氧化硅。
77.图3为根据本揭露的一些实施例绘示的制造具有埋入式栅极结构112-1的半导体元件100的方法300的流程示意图。方法300并不仅限于finfet元件并且其可以被应用至将会受益于埋入式栅极结构的所有元件上，诸如，平面fets、finfets、gaa fets以及其他半导体元件。额外制造操作步骤可以被执行在方法300中的不同的操作步骤之间并且为使说明内容的简单明了而因此被省略。额外的制程可以在方法300执行之前、过程中及/或之后被提供，一个或多个额外的制程也将在下文中被概略地描述。进无不来说，并非所有操作步骤皆须根据本揭露的内容被执行。此外，部分一些操作步骤可以被同时或以不同于图3中所绘示的顺序而被执行。在一些实施例中，除了代替目前描述的操作步骤之外，一个或多个其他操作步骤将可以被执行。
78.为便于说明，图3中绘示的操作步骤将会参考图4至图8中所绘示的具有埋入式栅极结构112-1的半导体元件100的制造制程进行说明。图4至图8为根据本揭露的一些实施例绘示的在制造具有埋入式栅极结构112-1的半导体元件100的多个阶段的剖视图。图4至图8中的要素与前述图1以及图2中的要素具有相同的注释。
79.参照图3，方法300开始于操作步骤310并且此制程在基材上形成第一半导体层以及第二导体层。举例来说，如图4所示，第一半导体层群组420-1、420-2、420-3以及420-4(统称为“半导体层420”)以及第二半导体层群组422-1、422-2、422-3以及422-4(统称为“半导体层422”)可以被形成在基材104上。第一半导体层群组420以及第二半导体层群组422可以交替设置地堆叠。在一些实施例中，第一半导体层420以及第二导体层422可以磊晶生长在基材104上。在一些实施例中，第一半导体层群组420以及第二半导体层群组422可以包含不同于基材104的半导体材料。第二半导体层群组422可以包含与基材104相同的半导体材料。在一些实施例中，基材104与第二半导体层群组422可以包含硅。第一半导体层群组420可以包含硅锗。在一些实施例中，基材104与第二半导体层群组422可以包含硅锗。第一半导体层群组420可以包含硅。在一些实施例中，硅锗中的锗浓度可以在约20％至约50％的范围中。
80.在一些实施例中，第一半导体层群组420可以具有沿着z轴的垂直维度420t(例如，厚度)，垂直维度420t具有由约3nm至约10nm的范围。若垂直维度420t少于3nm，栅极结构112的功函数材料将不能在随后的步骤中填充在第二半导体层群组422之间。若垂直维度420t大于10nm，第二半导体层群组422将具有较小维度并且半导体元件100的开启状态电流将会减少。第二半导体层群组422可以具有沿着z轴的垂直维度422t(例如，厚度)，垂直维度422t具有由约6nm至约15nm的范围。若垂直维度422t少于6nm，半导体元件100的开启状态电流将会减少。若垂直维度422t大于15nm，第一半导体层群组420将具有较小维度并且栅极结构112的功函数材料将不能填充在第二半导体层群组422之间。
81.参照图3，在操作步骤320中，第一半导体层群组420与第二半导体层群组422的一部位将被移除以暴露第二半导体层群组422中的底部半导体层。举例来说，如图5以及图6所示，第一半导体层群组420与第二半导体层群组422的一部位可以被移除以暴露第二半导体层群组422中的底部半导体层422-1(也可称为“底部半导体层222-1”)。移除第一半导体层群组420与第二半导体层群组422的一部位可以包含形成图案化的虚栅极结构512、形成栅极间隔物114以及调整s/d区域凹槽。
82.参照图5，在一些实施例中，虚栅极结构512可以通过在光微影制程之后进行毯式沉积非晶硅或多晶硅并且蚀刻沉积的非晶硅或多晶硅而被形成。在一些实施例中，栅极间隔物114可以通过毯式沉积介电材料之后接着进行定向蚀刻以维持介电材料在虚栅极结构512的侧壁上，而被形成。在一些实施例中，介电材料可以包含氧化硅、氮化硅、氮氧化硅、碳氮化硅、碳氧化硅、碳氮氧化硅、低k材料以及其组合。
83.在一些实施例中，调整s/d区域凹槽可以包含在温度落在约40℃至约70℃的范围内时进行的干式蚀刻制程。干式蚀刻制程可以提供介于约300v至约600v的电压。干式蚀刻制程可以包含诸如三氟甲烷(chf3)、二氟甲烷(ch2f2)、氟甲烷(ch3f)、氢氟酸(hcl)以及羟胺(hbr)。蚀刻剂可以被载气所携带，诸如氩(ar)以及氦(he)。在一些实施例中，干式蚀刻制程可以移除第一半导体层群组420与第二半导体层群组422的一部位并且可以停止在底部半导体层222-1上，如图6所示。在一些实施例中，沿着z轴的凹槽深度110d，深度110d介于约45nm至约55nm的范围之间。
84.在一些实施例中，干式蚀刻制程可以形成具有斜率的侧壁，如图6所示。半导体层222-4可以具有沿着x轴的长度222-4d并介于约15nm至约30nm的范围之间。半导体层222-2可以具有沿着x轴的长度222-2d并介于约20nm至约35nm的范围之间。长度222-4d与长度222-2d之间的差异可以介于约3nm至约8nm的范围之间。参照图6，每一个半导体层222可以具有介于半导体层420之间沿着z轴的垂直维度222t，垂直维度222t介于约6nm至约15nm的范围之间。底部半导体层222-1可以具有沿着z轴的垂直维度222-1t，垂直维度222-1t介于约3nm至约8nm的范围之间，以防止随后形成的s/d结构110以及栅极结构112之间发生短路。在一些实施例中，垂直维度222-1t与垂直维度222t之间的比率介于约0.2至约0.8的范围之间。
85.在调整s/d区域凹槽后可以随后形成内部间隔物结构214。如图6所示，第一半导体层群组420可以通过s/d区域凹槽而被侧向凹陷。介电材料可以被毯式沉积以填充侧向凹陷。蚀刻制程可以部分地自暴露表面上移除沉积的介电材料并且保持沉积在侧向凹陷中介于半导体层222之间的介电材料。在一些实施例中，内部间隔物结构214可以具有沿着x轴的
宽度214w，宽度214w介于约2nm至约8nm的范围之间。在一些实施例中，内部间隔物结构214可以具有沿着z轴的高度214h，高度214h介于约3nm至约10nm的范围之间。
86.内部间隔物结构214的形成随后可以跟着s/d结构110的形成。在操作步骤330中，s/d结构110可以通过(i)化学气相沉积(chemical vapor deposition,cvd)，诸如低压cvd(low pressure cvd,lpcvd)、原子层化学气相沉积(atomic layer cvd,alcvd)、超高真空化学气相沉积(ultrahigh vacuum cvd,uhvcvd)、减压cvd(reduced pressure cvd,rpcvd)以及任何合适的cvd；(ii)分子束磊晶(molecular beam epitaxy,mbe)制程；(iii)任何合适的磊晶制程；或者(iv)其组合而被磊晶成长。在一些实施例中，s/d结构110可以通过磊晶沉积/部分蚀刻制程，其将重复磊晶沉积/部分蚀刻步骤至少一次而被成长。此种重复磊晶沉积/部分蚀刻步骤可以被称为循环沉积-蚀刻(cyclic deposition-etch,cde)制程。cde制程可以降低在程奘过程中的磊晶缺陷形成并且可以控制s/d结构110的轮廓。在一些实施例中，s/d结构110可以包含多个磊晶层并且可以利用n型掺杂物或p型掺杂物在磊晶成长的过程中进行本征掺杂。在一些实施例中，s/d结构110可以具有沿着z轴的深度110d，深度110d介于约45nm至约55nm的范围之间。
87.在一些实施例中，s/d结构110可以包含硅并且可以利用n型掺杂物，诸如磷或砷，在磊晶成长的过程中进行本征掺杂。n型本征掺杂中，n型掺杂前驱物，诸如磷、砷以及其他n型掺杂前驱物，将可以被使用。在一些实施例中，s/d结构110可以包含硅、硅锗、锗或iii-v族材料(例如，锑化铟、锑化镓或锑化铟镓)并且可以利用p型掺杂物，诸如硼、铟以及镓，在磊晶成长的过程中进行本征掺杂。p型本征掺杂中，p型掺杂前驱物，诸如乙硼烷、三氟化硼以及其他p型掺杂前驱物，将可以被使用。在一些实施例中，s/d结构110可以具有不同组成成分，例如，不同掺杂浓度及/或不同锗浓度。
88.s/d结构110的形成随后可以跟着esl 116的形成以及ild层118的形成。如图1所示，esl 116可以被形成在sti区域106、s/d结构110以及为了保护sti区域106、s/d结构110的栅极间隔物114的侧壁以及在形成s/d结构110上的s/d接触结构的过程中的栅极结构112上。ild层118可以被形成在位于s/d结构110以及sti区域106上方的esl 116上以隔开邻近的结构，诸如相邻的s/d结构110。
89.参照图3，在操作步骤340中，第一半导体层群组被移除。举例来说，如图6与图7所示，第一半导体层群组420可以被移除。在一些实施例中，虚栅极结构512可以在第一半导体层群组420被移除之前被移除。虚栅极结构512与第一半导体层群组420可以通过一或多次蚀刻制程被移除。在一些实施例中，蚀刻制程可以包含干式蚀刻、湿式蚀刻或其他合适蚀刻制程。在一些实施例中，蚀刻制程可以是选择性蚀刻。虚栅极结构512与第一半导体层群组420可以相较于第二半导体层群组422、栅极间隔物114以及内部间隔物结构214具有较高蚀刻选择性。在一些实施例中，蚀刻制程可以包含在温度落在约10℃至约70℃的范围内时进行的湿式蚀刻制程。湿式蚀刻制程可以包含蚀刻剂，诸如氟化氢酸(hf)、去离子水/臭氧溶液(dio3)、氢氧化钾(koh)、氢氧化铵(nh4oh)以及四甲基氢氧化铵(tmah)。如图7所示，在移除第一半导体层群组420之后，开口712可以被形成在半导体层222之间并且位于底部半导体层222-1下方。
90.参照图3，在操作步骤350中，栅极结构可以被形成在s/d结构以及底部半导体层的下方。举例来说，如图8所示，埋入式栅极结构112-1可以被形成在s/d结构110以及底部半导
体层222-1的下方。在一些实施例中，埋入式栅极结构112-1可以与栅极结构112-2、112-3、112-4以及112-5一起同时形成。栅极结构112-2、112-3、112-4以及112-5可以环绕包围半导体层222并且可以控制流通过半导体层222的通道电流。在一些实施例中，埋入式栅极结构112-1与栅极结构112-2、112-3、112-4以及112-5的同时形成可以包含形成界面层211、形成高k栅极介电层213、形成功函数层215以及形成栅极电极217。界面层211与高k栅极介电层213可以环绕包围每一个半导体层222。根据相邻半导体层222之间的间隔，一或多层功函数层215与栅极电极217可以填充在相邻半导体层222之间的间隔中。在一些实施例中，栅极结构112可以具有沿着x轴的长度112d，长度112d介于约5nm至约20nm的范围之间。在一些实施例中，栅极结构112可以具有沿着z轴的厚度112t，厚度112t介于约3nm至约10nm的范围之间。
91.根据本揭露的一些实施例，埋入式栅极结构112-1可以被形成在底部半导体层222-1以及s/d结构110的下方以控制流通过底部半导体层222-1的通道电流。底部半导体层222-1可以与s/d结构110与埋入式栅极结构112-1之间电性地隔离。通过埋入式栅极结构112-1，半导体元件100可以提升控制流通过底部半导体层222-1的通道电流并且减少底部半导体层222-1中的关闭状态漏电流。此外，s/d结构110可以与半导体层222接触氮同时又不与鳍底部位108-1接触。如此一来，在相邻s/d结构110之间的关闭状态漏电流将不会流通过位于埋入式栅极结构112-1下方的鳍底部位108-1。此外，底部半导体层222-1因为可以与s/d结构110之间有相比于半导体层222-2、222-3以及222-4之间较小的接触面积，半导体元件100可以具有较小的通道电流。如此一来，半导体元件100的vt将可以增加。根据一些实施例，具有埋入式栅极结构112-1的半导体元件100相较于不具有埋入式栅极结构的半导体元件可以降低约10mv至约20mv的dibl并且提升约30mv至约50mv的vt。
92.在一些实施例中，底部半导体层420-1可以在调整s/d区域凹槽时被移除，并且半导体元件900可以如图9所示的形成。在一些实施例中，s/d结构110可以具有沿着z轴的凹槽深度110d*，深度110d*介于约55nm至约70nm的范围之间。在一些实施例中，栅极结构112-1、112-2、112-3以及112-4可以环绕包围半导体层222以及在栅极结构112-1下方形成次通道。关闭状态漏电流可以流通过在栅极结构112-1下位于相邻s/d结构110之间的次通道。栅极结构112-1可以形成在次通道上但不环绕包围次通道，栅极结构112-1对次通道具有弱控制力并且半导体元件900的关闭状态漏电流将高于具有埋入式栅极结构112-1的半导体元件100的关闭状态漏电流。在一些实施例中，不具有埋入式栅极结构的半导体元件900相较于具有埋入式栅极结构112-1的半导体元件100可以具有提升约10mv至约20mv的dibl并且降低约30mv至约50mv的vt。
93.在一些实施例中，半导体元件900的s/d结构110可以具有如图9所示的倾斜侧壁。半导体层222-4可以具有沿着x轴的长度222-4d并介于约15nm至约30nm的范围之间并且半导体层222-1可以具有沿着x轴的长度222-1d并介于约23nm至约38nm的范围之间。长度222-4d与长度222-1d之间的差异可以介于约5nm至约10nm的范围之间。
94.在一些实施例中，半导体层420-1以及420-2将不会在调整s/d区域凹槽时被移除并且半导体1000将可以如图10被形成。埋入式栅极结构112-1以及112-2可以被形成在s/d结构110以及半导体层222-1以及222-2下方。在一些实施例中，s/d结构110可以具有沿着z轴的凹槽深度110d**，深度110d**介于约35nm至约45nm的范围之间。埋入式栅极结构112-1
以及112-2可以控制流通过半导体层222-2的通道电流。半导体层222-2可以将s/d结构110与埋入式栅极结构112-1以及112-2电性地隔离。通过埋入式栅极结构112-1以及112-2，半导体元件1000可以提升流通过半导体层222-2的通道电流的栅极控制并且降低半导体层222-2中的关闭状态漏电流。此外，s/d结构110可以与半导体层222-2、222-3以及222-4接触但又不与半导体层222-1接触。如此一来，介于相邻s/d结构110之间的关闭状态漏电流将不会流通过半导体层222-1。根据本揭露的一些实施例，具有埋入式栅极结构112-1以及112-2的半导体元件1000相较于不具有埋入式栅极结构的半导体元件900可以降低约20mv至约40mv的dibl并且提升约60mv至约100mv的vt。
95.在一些实施例中，半导体元件1000的s/d结构110可以具有倾斜侧壁，如图10所示。半导体层222-4可以具有沿着x轴的长度222-4d，长度222-4d介于约15nm至约30nm的范围之间，并且半导体层222-3可以具有沿着x轴的长度222-3d，长度222-3d介于约17nm至约32nm的范围之间。长度222-4d与长度222-3d之间的差异可以介于约1nm至约3nm的范围之间。参照图10，半导体层222-2可以在s/d结构110与埋入式栅极结构112-2之间沿着z轴具有垂直维度222-2t，垂直维度222-2t介于约3nm至约8nm的范围之间，以防止s/d结构110与埋入式栅极结构112-2之间产生短路。
96.在一些实施例中，ic可以包含不具有埋入式栅极结构的半导体元件900、具有一个埋入式栅极结构的半导体元件100、具有两个埋入式栅极结构的半导体元件1000以及其他具有更多埋入式栅极结构的半导体元件。半导体元件900可以是通过不具有埋入式栅极结构的第一遮罩所形成的一个元件。半导体元件100可以是通过具有一个埋入式栅极结构112-1的第二遮罩所形成的一个高vt元件。半导体元件1000可以是通过通过具有两个埋入式栅极结构112-1以及112-2的第三遮罩所形成的一个超高vt元件。在一些实施例中，ic可以包含具有更多埋入式栅极结构的半导体元件并藉此进一步降低关闭状态漏电流并且提升vt。
97.在一些实施例中，ic可以包含不具有埋入式栅极结构的n型半导体元件、具有一个埋入式栅极结构的高vt元件以及具有两个埋入式栅极结构的超高vt元件。在一些实施例中，对于n型半导体元件，其半导体层222可以包含硅并且s/d结构110可以包含被磷掺杂的硅。在一些实施例中，对于n型半导体元件，其半导体层222可以包含硅锗并且s/d结构110可以包含被磷掺杂的硅锗。
98.在一些实施例中，ic可以包含不具有埋入式栅极结构的p型半导体元件、具有一个埋入式栅极结构的高vt元件以及具有两个埋入式栅极结构的超高vt元件。在一些实施例中，对于p型半导体元件，其半导体层222可以包含硅并且s/d结构110可以包含被硼掺杂的硅。在一些实施例中，对于p型半导体元件，其半导体层222可以包含硅锗并且s/d结构110可以包含被硼掺杂的硅锗。
99.在一些实施例中，对于具有间距114s1介于约20nm至约40nm的范围之间的相邻栅极间隔物114的短通道finfets，相邻的finfets的埋入式栅极结构112-1可以被连接。举例来说，如图11所示，具有大于一个finfet的半导体元件1100可以被形成以具有一般的埋入式栅极结构112-1。图11也根据一些实施例绘示了根据图1中线a-a的剖视图。埋入式栅极结构112-1可以被形成在半导体层222-1以及s/d结构110a、110b、110c以及110d的下方。埋入式栅极结构112-1可以控制流通过半导体层222-1的通道电流。半导体层222-1可以电性地
隔离s/d结构110a-110d与埋入式栅极结构112-1。在一些实施例中，介于s/d结构110与埋入式栅极结构112-1之间的底部半导体层222-1的一部位可以具有沿着z轴的垂直维度222-1t(例如，厚度)，垂直维度222-1t介于约3nm至约8nm的范围之间。通过埋入式栅极结构112-1，半导体元件1100可以提升流通过半导体层222-1的通道电流的栅极控制并且降低半导体层222-1中的关闭状态漏电流。
100.参照图11，半导体元件1100的栅极结构112可以具有沿着x轴的长度112d，长度112d介于约5nm至约20nm的范围之间。半导体元件1100中的每一个finfet的半导体层222-4可以具有沿着x轴的长度222-4d，长度222-4d介于约15nm至约30nm的范围之间。半导体元件1100中的每一个finfet的半导体层222-3可以具有沿着x轴的长度222-3d，长度222-3d介于约17nm至约32nm的范围之间。半导体元件1100中的每一个finfet的半导体层222-2可以具有沿着x轴的长度222-2d，长度222-2d介于约20nm至约35nm的范围之间。
101.在一些实施例中，对于具有间距114s2介于约50nm至约100nm的范围之间的相邻栅极间隔物114的长通道finfets，相邻的finfets的埋入式栅极结构可以被埋入式栅极结构隔开。举例来说，如图12所示，具有大于一个finfet的半导体元件1200可以被形成以具有埋入式栅极结构112-1a、112-1b以及112-1c。图12根据一些实施例绘示了根据图1中线a-a的剖视图。如图12所示，埋入式栅极结构112-1a、112-1b以及112-1c可以被形成在半导体层222-1以及s/d结构110a-110d下方。半导体层222-1可以电性地隔离s/d结构110a-110d与埋入式栅极结构112-1a、112-1b以及112-1c。埋入式栅极结构112-1a、112-1b以及112-1c可以控制流通过半导体层222-1的通道电流。在一些实施例中，介于s/d结构110与埋入式半导体层1020a以及1020b之间的底部半导体层222-1的一部位可以具有沿着z轴的垂直维度222-1t(例如，厚度)，垂直维度222-1t介于约3nm至约8nm的范围之间。通过埋入式栅极结构112-1a、112-1b以及112-1c，半导体元件1100可以提升流通过半导体层222-1的通道电流的栅极控制并且降低半导体层222-1中的关闭状态漏电流。
102.参照图12，半导体元件1200的顶部栅极结构112-5可以具有沿着x轴的长度112-5d，长度112-5d介于约30nm至约140nm的范围之间。半导体元件1200的底部栅极结构112-2可以具有沿着x轴的长度112-2d，长度112-2d介于约40nm至约150nm的范围之间。半导体元件1200的埋入式栅极结构112-1a、112-1b以及112-1c可以具有沿着x轴的长度112-1d，长度112-1d介于约50nm至约170nm的范围之间。在一些实施例中，。长度112-1d以及长度112-2d的比率可以介于由约1.1至约1.3的范围中。若比例少于约1.1时，半导体元件1200将可能产生关闭状态漏电流的提升。若比例大于约1.3时，半导体层222将可能在移除第一半导体层群组时被损坏。半导体元件1200的每一个finfet的半导体层222-4可以具有沿着x轴的长度222-4d*，长度222-4d*介于约40nm至约150nm的范围之间。半导体元件1200的每一个finfet的半导体层222-3可以具有沿着x轴的长度222-3d*，长度222-3d*介于约45nm至约155nm的范围之间。半导体元件1200的每一个finfet的半导体层222-2可以具有沿着x轴的长度222-2d*，长度222-2d*介于约50nm至约160nm的范围之间。
103.在一些实施例中，各项同性蚀刻制程可以在调整s/d区域凹槽之后被执行以形成垂直侧壁，如图13所示。在一些实施例中，各项同性蚀刻制程可以是施加电压值介于约40v至约80v的范围中的干式蚀刻制程。干式蚀刻制程可以包含蚀刻剂，诸如氢(h2)、chf3、ch2f2以及ch3f。干式蚀刻制程可以在温度介于约40℃至约70℃的范围时被执行。参照图13，具有
埋入式栅极结构112-1的半导体元件1300的s/d结构110可以具有垂直侧壁。图13根据一些实施例绘示了于图1中finfets 102a-102b沿线a-a的剖视图。如图13所示，埋入式栅极结构112-1可以被形成在半导体层222-1以及s/d结构110下方。半导体层222-4、222-3以及222-2可以具有沿x轴的实质上的相同长度222d，长度222d介于约15nm至约30nm的范围之间。通过埋入式栅极结构112-1以及具有实质上相同长度222d半导体层222-4、222-3以及222-2，半导体元件1300可以提升流通过半导体层222-1的通道电流的栅极控制并且降低半导体层222-1中的关闭状态漏电流。
104.本揭露所提供的多种实施例提供示例性的在半导体元件100与900-1300(例如，finfets、gaa fets以及mosfets)及/或其他位于ic中的半导体元件中形成埋入式栅极结构112-1的方法。本揭露所提供的示例性的方法可以控制半导体元件100的s/d结构110的凹槽深度并且在半导体元件100的底部半导体层222-1以及s/d结构110的下方形成埋入式栅极结构112-1。埋入式栅极结构112-1可以降低半导体元件100的关闭状态漏电流弊且调变vt。在一些实施例中，如图10所示，两个或更多埋入式栅极结构112-1以及112-2通过控制s/d结构110的凹槽深度，而被形成在fet元件中的半导体层222-2与s/d结构110的下方。在一些实施例中，如图11所示，相邻埋入式栅极结构可以被互相连接并且其中一个埋入式栅极结构112-1可以被形成在数目多于两个的s/d结构110的下方。在一些实施例中，如图12所示，相邻埋入式栅极结构112-1a至112-1c可以被埋入式半导体层1020a以及1020b所隔开。根据一些实施例，具有一个埋入式栅极结构的半导体元件可以降低约10mv至约20mv的dibl并且提升约30mv至约50mv的vt。
105.在一些实施例中，一种半导体元件包含基材与位于基材上的鳍结构。鳍结构包含顶部位以及底部位。半导体元件进一步包含位于鳍结构的底部位上的栅极结构。位于鳍结构的顶部位中的多个半导体层被设置在栅极结构上。半导体元件进一步包含位于栅极结构上方的源极/漏极结构并且其与多个半导体层连接。在一些实施例中，半导体层中的底部半导体层被设置在栅极结构以及源极/漏极结构之间。在一些实施例中，在源极/漏极结构以及栅极结构之间的距离与半导体层的厚度之间的比例在自约0.2至约0.8的范围。在一些实施例中，半导体元件进一步包含额外栅极结构包裹半导体层。在一些实施例中，半导体元件进一步包含内部间隔结构位于额外栅极结构以及源极/漏极结构之间。在一些实施例中，半导体元件进一步包含额外栅极结构位于鳍结构的底部位的栅极结构下。在一些实施例中，半导体元件进一步包含多个额外半导体层位于栅极结构上，其中半导体层以及额外半导体层位于源极/漏极结构的两相反侧上。在一些实施例中，位于半导体层的底部半导体层上方的半导体层中的多个半导体层具有实质上相等的多个长度。
106.在一些实施例中，一种半导体元件包含第一半导体材料的基材与位于基材上的鳍结构。鳍结构包含顶部位以及底部位。半导体元件也包含：位于鳍结构的底部的半导体层；并且其包含与第一半导体材料不同的第二半导体材料以及位于鳍结构的底部位且位于半导体层的两相反侧的第一栅极结构以及第二栅极结构。位于鳍结构的顶部位中的多个第一半导体层被设置在第一栅极结构上，并且位于鳍结构的顶部位中的多个第二半导体层被设置在第二栅极结构上。半导体元件进一步包含位于半导体层上方的源极/漏极结构，并且其介在第一半导体层与第二半导体层之间。在一些实施例中，在鳍结构的顶部位中的底部半导体层被设置在第一栅极结构与源极/漏极结构之间。在一些实施例中，在源极/漏极结构
以及半导体层之间的距离与第一半导体层的厚度之间的比例在自约0.2至约0.8的范围之间。在一些实施例中，半导体元件进一步包含额外栅极结构包裹第一半导体层。在一些实施例中，半导体元件进一步包含内部间隔结构位于额外栅极结构以及源极/漏极结构之间。在一些实施例中，半导体元件进一步包含额外栅极结构位于鳍结构的底部位的第一栅极结构下。在一些实施例中，位于第一半导体层的底部半导体层上方的第一半导体层中的多个半导体层具有实质上相等的多个长度。
107.在一些实施例中，一种方法包含形成第一半导体层群组以及第二半导体层群组在基材上。第一半导体层群组以及第二半导体层群组以交替设置被堆叠。第一半导体层群组包含与基材不同的半导体材料。方法进一步包含移除第一半导体层群组以及第二半导体层群组的一部位以暴露第二半导体层群组的底部半导体层，形成源极/漏极结构在第二半导体层群组的底部半导体层上，移除第一半导体层群组以及形成栅极结构在源极/漏极结构以及第二半导体层群组的底部半导体层下。在一些实施例中，方法进一步包含形成额外栅极结构包裹第二半导体层群组。在一些实施例中，方法进一步包含形成内部间隔结构于第二半导体层群组之间。在一些实施例中，方法进一步包含移除第一半导体层群组以及第二半导体层群组的额外部位以暴露位于第二半导体层群组的底部半导体层上方的第二半导体层群组的半导体层。在一些实施例中，方法进一步包含：形成额外源极/漏极结构在第二半导体层群组的半导体层上，以及形成额外栅极结构在额外源极/漏极结构以及第二半导体层群组的半导体层下。
108.应当理解，详细描述的部分并且非摘要所揭露的部分旨在用于解释权利要求。摘要所揭露的部分可以阐述如发明人所设想的本揭露的一个或多个但不是所有可能的实施例，因此不旨在以任何方式限制从属权利要求的内容。
109.前文概述了若干实施例的特征，使得熟悉此项技术者可较佳地理解本揭露的态样。熟悉此项技术者应了解，他们可容易地使用本揭露作为设计或修改用于实现相同目的及/或达成本文中所介绍的实施例的相同优势的其他制程及结构的基础。熟悉此项技术者亦应认识到，此些等效构造不脱离本揭露的精神及范畴，且他们可在不脱离本揭露的精神及范畴的情况下于本文作出各种改变、代替及替换。