垂直结构功率器件、制备方法及电子设备与流程

1.本技术属于半导体器件技术领域，尤其涉及一种垂直结构功率器件、制备方法及电子设备。


背景技术：

2.随着工艺水平的进步以及水平方向的立体结构场效应晶体管(如鳍式场效应晶体管(fin field-effect transistor，finfet)、环绕式栅极结构(gate-all-around,gaa)以及纳米片(nano-sheet))的普及后，提出了垂直立体结构的功率器件，如穿隧场效应晶体管。
3.然而，采用垂直多层结构工艺依然存在反向耐压较低的问题。


技术实现要素：

4.本技术的目的在于提供一种垂直结构功率器件、制备方法及电子设备，旨在解决采用垂直多层结构工艺依然存在反向耐压较低的问题。
5.本技术实施例的提供了一种垂直结构功率器件，包括：
6.漏极掺杂层，掺杂有第一类型掺杂离子；
7.漂移层，设于所述漏极掺杂层上，其中，所述漂移层的掺杂类型与所述漏极掺杂层的掺杂类型相同，且所述漂移层的掺杂浓度小于所述漏极掺杂层的掺杂浓度；
8.反型超级结，设于所述漂移层内，其中，所述反型超级结掺杂有第二类型掺杂离子；
9.掺杂半导体柱，设于所述漂移层上，且掺杂有第二类型掺杂离子；
10.表面功函数金属，形成于所述掺杂半导体柱的侧面；
11.介电层，设于所述漂移层上，其中，所述介电层的深度小于所述掺杂半导体柱的高度；
12.源极掺杂层，设于所述介电层上，并与所述掺杂半导体柱连接。
13.在一个实施例中，所述掺杂半导体柱的个数为多个，所述反型超级结的个数为一个或者多个。
14.在一个实施例中，所述源极掺杂层的掺杂类型与所述漂移层的掺杂类型相同，且所述源极掺杂层的掺杂浓度大于所述漂移层的掺杂浓度。
15.在一个实施例中，所述反型超级结的深度大于所述漂移层的厚度的1/2。
16.在一个实施例中，所述垂直结构功率器件还包括栅极电极，掺杂半导体柱通过接触孔与栅极电极连接。
17.本技术实施例第二方面还提供了一种垂直结构功率器件的制造方法，所述制造方法包括：
18.形成漏极掺杂层，所述漏极掺杂层掺杂有第一类型掺杂离子；
19.在所述漏极掺杂层上形成漂移层，其中，所述漂移层的掺杂类型与所述漏极掺杂
层的掺杂类型相同，且所述漂移层的掺杂浓度小于所述漏极掺杂层的掺杂浓度；
20.在所述漂移层内形成反型超级结，所述反型超级结掺杂有第二类型掺杂离子；
21.在所述漂移层上形成掺杂半导体柱；
22.在所述掺杂半导体柱的侧表面形成表面功函数金属；
23.在所述漂移层上形成介电层，其中，所述介电层的深度小于所述掺杂半导体柱的高度；
24.在所述介电层上形成源极掺杂层，所述源极掺杂层与所述掺杂半导体柱连接。
25.在一个实施例中，所述在所述漂移层内形成反型超级结，包括：
26.采用第一掩膜层在所述漂移层上确定超级结掺杂区域；
27.通过向所述超级结掺杂区域注入第二类型掺杂离子，以在所述漂移层内形成所述反型超级结。
28.在一个实施例中，所述在所述漂移层上形成掺杂半导体柱，包括：
29.在所述漂移层上采用第二掩膜层确定半导体柱刻蚀区域，并通过刻蚀工艺形成半导体柱；
30.向所述半导体柱注入第二类型离子，以形成所述掺杂半导体柱。
31.在一个实施例中，所述在所述漂移层上形成介电层，包括：
32.在所述掺杂半导体柱的区域形成第三掩膜；
33.通过沉积介电材料在漂移层上形成介电层，并在所述第三掩膜的保护下刻蚀介电层。
34.本技术实施例第三方面还提供了一种电子设备，包括如上述任意一项所述的垂直结构功率器件。
35.本发明实施例与现有技术相比存在的有益效果是：通过包括漏极掺杂层、漂移层、反型超级结、掺杂半导体柱、表面功函数金属、介电层以及源极掺杂层，由较低掺杂的漂移层提高功率器件的反向耐压，然后通过将反型超级结设于漂移层内，改变漂移层内的电场分布，降低通道与漂移层界面的最大电场，避免接入反偏电压时由于高电场引起雪崩效应导致器件可靠性降低的问题。
附图说明
36.为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
37.图1为本技术一实施例提供的垂直结构功率器件的一种结构示意图；
38.图2为本技术一实施例提供的垂直结构功率器件的制备方法的流程示意图；
39.图3为本技术一实施例提供的形成漏极掺杂层的示意图；
40.图4为本技术一实施例提供的形成漂移层和反型超级结的示意图；
41.图5为本技术一实施例提供的形成掺杂半导体柱的示意图；
42.图6为本技术一实施例提供的形成介电层的示意图；
43.图7为本技术一实施例提供的形成源极掺杂层的示意图。
具体实施方式
44.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
45.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
46.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
47.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
48.目前许多常用的功率器件(绝缘闸双极性晶体管igbt/垂直双重扩散金氧半场效应晶体管vdmos)器件，为了提高耐压将器件汲极(drain)移到器件底部实现，然而，其他的结构依然在水平方向耗费许多宝贵的晶圆面积。
49.图1示出了本技术实施例提供的一种垂直结构功率器件的结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：
50.上述垂直结构功率器件包括漏极掺杂层10、漂移层12、反型超级结13、掺杂半导体柱15、表面功函数金属17、介电层14以及源极掺杂层16。
51.具体的，漏极掺杂层10可以设置于衬底上，漏极掺杂层10掺杂有第一类型掺杂离子，漂移层12设于漏极掺杂层上，其中，漂移层12的掺杂类型与漏极掺杂层10的掺杂类型相同，且漂移层12的掺杂浓度小于漏极掺杂层10的掺杂浓度。
52.在一个具体应用中，衬底可以为硅基衬底，或者其他化合物半导体衬底，例如，氮化镓、碳化硅、砷化镓等。
53.反型超级结13设于漂移层12内，设置于相邻的掺杂半导体柱15之间的漂移层12内，其中，反型超级结13掺杂有第二类型掺杂离子，该第二类型掺杂离子与漂移层中的第一类型掺杂离子不同，例如，第一类型掺杂离子可以为n型掺杂离子，则第二类型掺杂离子为p型掺杂离子。
54.掺杂半导体柱15设于所述漂移层12上，且掺杂有第二类型掺杂离子，表面功函数金属17形成于掺杂半导体柱15上；介电层14设于漂移层12上，其中，介电层14填充于掺杂半导体柱15之间的空隙，介电层14的深度小于所述掺杂半导体柱15的高度，源极掺杂层16设于介电层14上，并与所述掺杂半导体柱15连接。
55.在本实施例中，通过设置漂移层12的掺杂浓度小于漏极掺杂层10的掺杂浓度，由较低掺杂的漂移层12提高功率器件的反向耐压，然后通过将反型超级结13设于漂移层12内，改变漂移层12内的电场分布，降低通道与漂移层12界面的最大电场，避免接入反偏电压时由于高电场引起雪崩效应导致器件可靠性降低的问题。
56.在一个实施例中，掺杂半导体柱15的个数为多个，反型超级结13的个数为一个或者多个。
57.在一个实施例中，掺杂半导体柱15为多个，多个掺杂半导体柱15阵列设置于漂移层12上，且相邻的掺杂半导体柱15之间设有反型超级结13。
58.在一个实施例中，相邻的掺杂半导体柱15之间的距离相同，反型超级结13与掺杂半导体柱15之间不接触。
59.在一个实施例中，结合图1所示，源极掺杂层16的掺杂类型与漂移层12的掺杂类型相同，且源极掺杂层16的掺杂浓度大于漂移层12的掺杂浓度。
60.在具体应用中，第二类型掺杂离子与第一类型掺杂离子的类型不同，例如，第二类型掺杂离子为p型掺杂，第一类型掺杂离子的类型为n型掺杂，或者，第二类型掺杂离子为n型掺杂，第一类型掺杂离子的类型为p型掺杂。
61.在一个实施例中，漏极掺杂层10与漂移层中掺杂的第一类型掺杂离子可以为n型掺杂离子，例如，铝离子、硼离子等。
62.在一个实施例中，反型超级结13和掺杂半导体柱中掺杂的第二类型掺杂离子可以为p型掺杂离子，例如，磷离子、氮离子等。
63.在一个实施例中，反型超级结13的深度大于所述漂移层12的厚度的1/2。
64.在本实施例中，通过在漂移层12内设置反型超级结可以在功率器件的反向偏压应用场景下，改变功率器件内部电场分布，从而降低功率器件内部的最大电场，避免器件发生雪崩效应。
65.在一个实施例中，反型超级结13的形状可以为长方形，其与掺杂半导体柱之间的连线垂直。
66.在本实施例中，反型超级结13可以呈长方形，将漂移层12的上部划分为几个区域，且相邻的掺杂半导体柱15之间均设置有反型超级结，使得功率器件内的最大电场降低。
67.在一个实施例中，掺杂半导体柱15的掺杂浓度大于反型超级结的掺杂浓度。
68.在一个实施例中，垂直结构功率器件还包括栅极电极，掺杂半导体柱15通过接触孔与栅极电极连接。
69.在本实施例中，掺杂半导体柱15作为功率器件的栅极区，可以通过在接触孔填充金属导线连接至栅极电极，该栅极电极可以设置于封装层表面。
70.在一个实施例中，介电层14可以为氧化硅或者氮化硅。
71.在一个实施例中，表面功函数金属17可以为金或钯。
72.本技术实施例还提供了一种垂直结构功率器件的制造方法，参见图2所示，所述制造方法包括步骤s101至步骤s107。
73.在步骤s101中，形成漏极掺杂层，所述漏极掺杂层掺杂有第一类型掺杂离子。
74.结合图3所示，首先形成漏极掺杂层10，且该漏极掺杂层10掺杂有第一类型掺杂离子，用于为后续的工艺提供支撑。
75.在具体应用中，漏极掺杂层10下方还可以设置漏极电极，该漏极电极可以作为mos器件的漏极，或者igbt器件的集电极。
76.进一步地，漏极掺杂层10可以设置于衬底上，通过向衬底注入第一类型掺杂离子，形成漏极掺杂层10，也可以通过外延的方式在衬底上形成漏极掺杂层。
77.具体的，衬底可以为硅基衬底，或者其他化合物半导体衬底，例如，氮化镓、碳化硅、砷化镓等。在步骤s102中，在所述漏极掺杂层上形成漂移层，其中，所述漂移层的掺杂类型与所述漏极掺杂层的掺杂类型相同，且所述漂移层的掺杂浓度小于所述漏极掺杂层的掺杂浓度。
78.在本实施例中，结合图4所示，可以通过外延生长，或者离子注入的方式在漏极掺杂层10上制备漂移层12，该漂移层12的掺杂类型与所述漏极掺杂层10的掺杂类型相同，并且漂移层12的掺杂浓度小于所述漏极掺杂层的掺杂浓度。
79.在步骤s103中，在所述漂移层内形成反型超级结，所述反型超级结掺杂有第二类型掺杂离子。
80.结合图4所示，反型超级结13设于所述漂移层12内，其中，反型超级结13掺杂有第二类型掺杂离子，该第二类型掺杂离子与漂移层12中的第一类型掺杂离子不同，例如，第一类型掺杂离子可以为n型掺杂离子，则第二类型掺杂离子为p型掺杂离子。
81.在一个实施例中，步骤s103中，在所述漂移层内形成反型超级结，具体包括：
82.采用第一掩膜层在所述漂移层上确定超级结掺杂区域；
83.通过向所述超级结掺杂区域注入第二类型掺杂离子，以在所述漂移层内形成所述反型超级结。
84.具体的，通过第一掩膜层在漂移层12的表面确定超级结掺杂区域，然后在第一掩膜层的保护下通过向漂移层12注入第二类型掺杂离子的方式形成反型超级结13。
85.具体的，形成反型超级结13时进行离子注入的深度小于漂移层12的厚度，且大于漂移层12的厚度的1/2。
86.在本实施例中，通过在漂移层12内设置反型超级结13可以在功率器件的反向偏压应用场景下，改变功率器件内部电场分布，从而降低功率器件内部的最大电场，避免器件发生雪崩效应。
87.在一个实施例中，反型超级结13的形状可以为长方形，其与掺杂半导体柱之间的连线垂直。
88.在本实施例中，反型超级结13可以呈长方形，将漂移层12的上部划分为几个区域，若漂移层12内设有多个反型超级结13，则相邻的反型超级结13之间的空间不可太小，以容纳掺杂半导体柱，降低功率器件内的最大电场。
89.在步骤s104中，在所述漂移层上形成掺杂半导体柱。
90.在本实施例中，结合图5所示，可以利用通道光罩采用光刻蚀刻等工艺制作出柱状通道，然后向柱状通道注入第二类型掺杂离子，形成掺杂半导体柱15。
91.在一个实施例中，在所述漂移层上形成掺杂半导体柱，具体可以包括：
92.在所述漂移层上采用第二掩膜层确定半导体柱刻蚀区域，并通过刻蚀工艺形成半导体柱；
93.向所述半导体柱注入第二类型离子，以形成所述掺杂半导体柱。
94.结合图5所示，由第二掩膜层在漂移层12上确定半导体柱刻蚀区域，然后通过刻蚀工艺形成半导体柱，此时半导体柱内主要掺杂第一类型掺杂离子，最后通过向半导体柱注入第二类型离子，可以形成掺杂半导体柱15，该掺杂半导体柱15的掺杂浓度大于反型超级结13的掺杂浓度。
95.在步骤s105中，在所述掺杂半导体柱的侧表面形成表面功函数金属。
96.结合图5所示，表面功函数金属17可以形成于掺杂半导体柱15的上表面。
97.在一种具体应用中，可以利用金属栅极沉积工艺在掺杂半导体柱15的表面以及漂移层上形成表面功函数金属17。
98.在步骤s106中，在所述漂移层上形成介电层，其中，所述介电层的深度小于所述掺杂半导体柱的高度。
99.结合图6所示，可以通过沉积工艺在漂移层12上形成介电层14，然后根据需要刻蚀露出部分掺杂半导体柱15，为后续的源极掺杂层做准备。
100.在一个实施例中，在所述漂移层上形成介电层，包括：
101.在所述掺杂半导体柱的区域形成第三掩膜；
102.通过沉积介电材料在漂移层上形成介电层，并在所述第三掩膜的保护下刻蚀介电层。
103.在结合图6所示，可以通过第三掩膜掩盖掺杂半导体柱15的区域，避免后续的介电材料沉积工艺对掺杂半导体柱15产生影响。
104.在第三掩膜的掩盖下，通过沉积介电材料的方式在漂移层12上形成介电层14，此时由于第三掩膜的保护，可以采用化学机械抛光(cmp)工艺以及蚀刻工艺对介电层14进行减薄处理，从而露出部分掺杂半导体柱15。
105.在步骤s107中，在所述介电层上形成源极掺杂层，所述源极掺杂层与所述掺杂半导体柱连接。
106.结合图1所示，在本实施例中，可以通过外延生长源极材料的方式在介电层14上形成源极掺杂层16，该源极掺杂层16与步骤s106中露出的掺杂半导体15连接。
107.在一个具体应用实施例中，在上述步骤s101至步骤s107的工艺完成后，将不同种类器件的端点可以由接触孔分别采用金属导线接出，以分别与封装层表面的电极连接。
108.本技术实施例还提供了一种电子设备，包括如上述任意一项所述的垂直结构功率器件。
109.本发明实施例与现有技术相比存在的有益效果是：通过包括漏极掺杂层、漂移层、反型超级结、掺杂半导体柱、表面功函数金属、介电层以及源极掺杂层，由较低掺杂的漂移层提高功率器件的反向耐压，然后通过将反型超级结设于漂移层内，改变漂移层内的电场分布，降低通道与漂移层界面的最大电场，避免接入反偏电压时由于高电场引起雪崩效应导致器件可靠性降低的问题。
110.所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区区的划分进行举例说明，实际应用中，可以根据需要而将上述功能区分配由不同的掺杂区完成，即将所述装置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。
111.实施例中的各掺杂区可以集成在一个功能区中，也可以是各个掺杂区单独物理存在，也可以两个或两个以上掺杂区集成在一个功能区中，上述集成的功能区既可以采用同种掺杂离子实现，也可以采用多种掺杂离子共同实现。另外，各掺杂区的具体名称也只是为了便于相互区分，并不用于限制本技术的保护范围。上述器件的制备方法中的中掺杂区的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
112.以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。