时变决策反馈均衡的制作方法

时变决策反馈均衡
1.相关申请案的交叉参考
2.本专利申请案主张由霍利斯在2021年1月14日申请、标题为“时变决策反馈均衡(time-variable decision feedback equalization)”的第17/149,364号美国专利申请案的优先权，所述申请案已转让给其受让人，且其全文以引用的方式明确地并入本文中。
技术领域
3.本技术领域涉及时变决策反馈均衡。


背景技术：

4.存储器装置广泛用于存储各种电子装置，例如计算机、无线通信装置、相机、数字显示器等中的信息。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可被编程为两种受支持状态中的一者，通常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可支持多于两种状态，可存储所述状态中的任一者。为了存取经存储信息，组件可读取或感测存储器装置中的至少一种经存储状态。为了存储信息，组件可将所述状态写入或编程在存储器装置中。
5.存在各种类型的存储器装置及存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)、自选存储器、硫族化物存储器技术等等。存储器单元可为易失性或非易失性的。即使在不存在外部电源的情况下，非易失性存储器，例如feram也可长时间维持它们的经存储逻辑状态。当与外部电源断开时，易失性存储器装置，例如dram可能丢失它们的经存储状态。


技术实现要素：

6.本文中公开一种设备。所述设备可包含：存储器阵列；第一电路，其与所述存储器阵列及导电线耦合，所述导电线经配置以接收表示写入到所述存储器阵列或从所述存储器阵列读取的数据的输入信号且输出第二信号，所述第一电路经配置以在采样事件时至少部分地基于所述输入信号及反馈信号来确定第一信号的电压；第二电路，其与所述第一电路的输出耦合且经配置以将一或多个可变时间延迟施加到所述第二信号并输出一或多个经延迟信号；及第三电路，其与所述第二电路及所述第一电路耦合，所述第三电路经配置以至少部分地基于由所述第二电路输出的所述一或多个经延迟信号来产生所述反馈信号。
7.本文中公开一种方法。所述方法可包含：在采样事件时，至少部分地基于反馈信号及通过导电线接收且表示写入到存储器阵列或从存储器阵列读取的数据的输入信号来确定第一信号的电压；输出具有至少部分地基于确定所述第一信号的所述电压的电压电平的第二信号；将可变时间延迟施加到所述第二信号以输出经延迟信号；及至少部分地基于所述经延迟信号来产生所述反馈信号。
8.本文中公开一种设备。所述设备可包含：存储器阵列；及控制器，其与所述存储器
阵列耦合，所述控制器可操作以致使所述设备：在采样事件时，至少部分地基于反馈信号及通过导电线接收且表示写入到所述存储器阵列或从所述存储器阵列读取的数据的输入信号来确定第一信号的电压；输出具有至少部分地基于确定所述第一信号的所述电压的电压电平的第二信号；将可变时间延迟施加到所述第二信号以输出经延迟信号；及至少部分地基于所述经延迟信号来产生所述反馈信号。
附图说明
9.图1说明根据如本文中所公开的实例的支持时变决策反馈均衡的系统的实例。
10.图2说明根据如本文中所公开的实例的支持时变决策反馈均衡的电路的实例。
11.图3说明根据如本文中所公开的实例的支持时变决策反馈均衡的电路的实例。
12.图4说明根据如本文中所公开的实例的支持时变决策反馈均衡的信号图的实例。
13.图5说明根据如本文中所公开的实例的支持时变决策反馈均衡的电路的实例。
14.图6展示根据如本文中所公开的实例的支持时变决策反馈均衡的接收装置的框图。
15.图7展示说明根据如本文中所公开的实例的支持时变决策反馈均衡的一或若干方法的流程图。
具体实施方式
16.通过导电线在装置(例如，主机装置与存储器装置)之间传输的信号可在经传输信号到达接收装置时降级。在一些实例中，经传输信号的反射发生在导电线上且干扰所述信号的后续部分(或通过导电线传输的后续信号)。为了补偿所述干扰，接收装置可在处理经接收信号之前使用均衡以抵消由先前信号引起的反射(或其它干扰)。在一些实例中，接收装置包含经配置以减少经接收信号中的干扰的决策反馈均衡(dfe)电路。
17.dfe电路可包含对经接收信号进行采样的决策电路。在一些实例中，决策电路可在单位间隔基础上对经接收信号进行采样。决策电路可基于经接收信号来进一步输出数字化信号。dfe电路还可包含将所述信号(数字化信号或模拟信号)的时间延迟及缩放版本反馈到经接收信号的后续部分以抵消由经接收信号引起的反射的反馈电路。反馈电路可包含时间延迟电路及可变增益电路。在一些实例中，时间延迟电路可将固定时间延迟(例如，全及/或分数时间延迟)施加到由决策电路输出的信号，且可变增益电路可缩放经时间延迟信号以产生反馈信号。dfe电路可从经接收信号减去反馈信号以在由决策电路处理更接近地表示原始传输信号的经修改信号之前获得所述经修改信号。
18.然而，基于包含在延迟电路中的延迟元件的类型、数量及/或固定时间延迟，dfe电路的性能可受限。即，在一些实例中，dfe电路仅包含引入等于单位间隔的整数倍的延迟的延迟元件。在此类情况下，如果信息信号的反射延迟达单位间隔的非整数倍，那么反馈信号可不与信息信号的反射对准，从而降低反馈信号的抵消性能。在一些实例中，为了更好地将反馈信号与所述反射对准且提高均衡性能，dfe电路还可包含引入单位间隔的非整数倍的延迟的分数延迟元件。然而，增加还包含分数延迟元件的dfe电路中的延迟元件的数量可增加dfe电路的复杂性、占用面积及/或功率消耗。
19.另外或替代地，dfe电路可包含有限数量的延迟元件(例如，少于3个延迟元件)—
例如，以节省功率、降低复杂性、减少占用面积等。在此类情况下，有限数量的延迟元件可产生未能与以非重叠延迟发生的更显著反射重叠的一组固定的经时间延迟信号。因此，显著反射可在没有任何补偿的情况下传递到决策电路的输入。例如，如果dfe电路包含施加一单位延迟间隔的第一延迟元件及施加三个单位延迟间隔的第二延迟元件，那么dfe电路可能不会减少具有两个单位延迟间隔的反射。在一些实例中，为了避免丢失反射，dfe电路可配置有大量延迟元件(例如，全及分数延迟元件)，且可激活将反射减少达阈值量的一组延迟元件。在一些情况下，包含及支持大量延迟元件可增加dfe电路的复杂性及占用面积。
20.为了在使用减少数量的延迟元件的同时提高dfe电路的性能，dfe电路可经配置以包含一或多个可变时间延迟元件。dfe电路可包含：决策电路，其确定经接收信息信号的电压电平且产生输出信息信号；延迟电路，其包含一或多个延迟元件且基于输出信息信号来产生一或多个经延迟信号；及可变增益电路，其包含一或多个可变增益放大器且基于一或多个经延迟信号来产生反馈信号。在一些实例中，一或多个延迟元件的延迟参数可为可编程的或可调整的使得所述经延迟信号在时间上与经接收信息信号的显著反射对准。
21.本公开的特征最初是在系统的背景下进行描述。本公开的特征还在电路及信号图的背景下进行描述。本公开的这些及其它特征参考与时变决策反馈均衡相关的设备图及流程图进行进一步说明及描述。
22.图1说明根据如本文中所公开的实例的支持时变决策反馈均衡的系统100的实例。系统100可包含主机装置105、存储器装置110及将主机装置105与存储器装置110耦合的多个通道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的背景下进行描述。
23.系统100可包含电子装置，例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的部分。例如，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、车辆控制器等的方面。存储器装置110可为所述系统的组件，所述组件可操作以存储系统100的一或多个其它组件的数据。
24.系统100的至少部分可为主机装置105的实例。主机装置105可为在使用存储器以执行过程的装置内，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、车辆控制器、系统芯片(soc)或其它一些固定或便携式电子装置以及其它实例内的处理器或其它电路系统的实例。在一些实例中，主机装置105可指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可被称为主机或主机装置105。
25.存储器装置110可为独立装置或可操作以提供可由系统100使用或引用的物理存储器地址/空间的组件。在一些实例中，存储器装置110可为可配置的以与一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可为可操作的以支持以下一或多者：用以调制信号的调制方案、用于传达信号的各种引脚配置、主机装置105及存储器装置110的物理封装的各种形状因子、主机装置105与存储器装置110之间的时钟信令及同步、时序约定或其它因素。
26.存储器装置110可为可操作的以存储主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应于并执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取
操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
27.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多者。主机装置105的组件可使用总线135来彼此耦合。
28.处理器125可为可操作的以提供系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可为通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中，处理器125可为中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或soc的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125来实施或可为处理器125的一部分。
29.bios组件130可为包含作为固件操作的bios的软件组件，其可初始化并运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。bios组件130可包含存储在只读存储器(rom)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。
30.存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所要容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-n)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-n)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个拼片、一或多个区段)，其中每一存储器单元可操作以存储至少一个位的数据。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。
31.装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含硬件、固件或使存储器装置110能够执行各种操作的指令且可为可操作的以接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可为可操作的以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者进行通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文中所描述的存储器装置110的操作。
32.本地存储器控制器165(例如，在存储器裸片160本地)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可为可操作的以与装置存储器控制器155进行通信(例如，接收或传输数据或命令或两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155及本地存储器控制器165，或外部存储器控制器120可执行本文中所描述的各种功能。因而，本地存储器控制器165可为可操作的以与装置存储器控制器155、其它本地存储器控制器165进行通信，或直接与外部存储器控制器120或处理器125进行通信，或其组合。可包含在装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于对经接收信号进行解码或解调的解码器、用于对将传输的信号进行编码或调制的编码器、或可操作用于支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。
33.外部存储器控制器120可为可操作的以在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间实现信息、数据或命令中的一或多者的通信。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，本文中所描述的外部存储器控制器120或系统100或主机装置105的其它组件或其功能可由处理器125来实施。例如，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某个组合。尽管外部存储器控制器120被描绘为在存储器装置110外部，但在一些实例中，本文中所描述的外部存储器控制器120或其功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)来实施或反之亦然。
34.主机装置105的组件可使用一或多个通道115来与存储器装置110交换信息。通道115可为可操作的以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主机装置105与所述存储器装置之间携带信息的传输媒体的实例。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可为可操作以携带信号的导电路径的实例。例如，通道115可包含第一端子，所述第一端子包含主机装置105处的一或多个引脚或垫及存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可为可操作的以充当通道的部分。
35.通道115(及相关联信号路径及端子)可专用于传达一或多种类型的信息。例如，通道115可包含一或多个命令及地址(ca)通道186、一或多个时钟信号(ck)通道188、一或多个数据(dq)通道190、一或多个其它通道192或其组合。在一些实例中，信令可使用单倍数据速率(sdr)信令或双倍数据速率(ddr)信令来通过通道115传达。在sdr信令中，信号的一个调制符号(例如，信号电平)可针对每一时钟周期(例如，在时钟信号的上升或下降沿上)配准。在ddr信令中，信号的两个调制符号(例如，信号电平)可针对每一时钟周期(例如，在时钟信号的上升沿及下降沿两者上)配准。
36.在一些实例中，ca通道186可为可操作的以在主机装置105与存储器装置110之间传达命令，包含与命令相关联的控制信息(例如，地址信息)。例如，由ca通道186携带的命令可包含具有所要数据的地址的读取命令。在一些实例中，ca通道186可包含用以对地址或命令数据中的一或多者进行解码的任何数量的信号路径(例如，八个或九个信号路径)。
37.在一些实例中，时钟信号通道188可为可操作的以在主机装置105与存储器装置110之间传达一或多个时钟信号。每一时钟信号可为可操作的以在高状态与低状态之间振荡，且可支持主机装置105与存储器装置110的动作之间的协调(例如，在时间上)。在一些实例中，时钟信号可为单端的。在一些实例中，所述时钟信号可为存储器装置110的命令及寻址操作或存储器装置110的其它全系统操作提供时序参考。因此时钟信号可被称为控制时钟信号、命令时钟信号或系统时钟信号。系统时钟信号可由系统时钟产生，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管)。
38.在一些实例中，数据通道190可为可操作的以在主机装置105与存储器装置110之间传达数据或控制信息中的一或多者。例如，数据通道190可(例如，双向)传达将写入到存储器装置110的信息或从存储器装置110读取的信息。
39.通道115可包含任何数量的信号路径(包含单个信号路径)。在一些实例中，通道
115可包含多个个别信号路径。例如，通道可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(例如，包含十六个信号路径)等。
40.通过通道115传达的信号可使用一或多种不同调制方案来调制。在一些实例中，二进制符号(或二进制级)调制方案可用以调制在主机装置105与存储器装置110之间传达的信号。二进制符号调制方案可为m进制调制方案的实例，其中m等于2。二进制符号调制方案的每一符号可为可操作的以表示一个位的数字数据(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(nrz)、单极性编码、双极性编码、曼彻斯特编码、具有两个符号的脉冲幅度调制(pam)(例如，pam2)及/或其它方案。
41.在一些实例中，非二进制符号(或多级)调制方案可用以调制在主机装置105与存储器装置110之间传达的信号。非二进制调制方案可为m进制调制方案的实例，其中m大于或等于3。与二进制符号调制方案不同，非二进制调制方案的每一符号可为可操作的以表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。非二进制调制方案的实例包含但不限于pam3、pam4、pam8等、正交幅度调制(qam)、正交相移键控(qpsk)及/或其它方案。非二进制信号(例如，pam3信号或pam4信号)可为使用调制方案来调制的信号，所述调制方案包含至少三个级以对多于一个位的信息进行编码。非二进制调制方案及符号可替代地被称为非二进制、多位或高阶调制方案及符号。
42.存储器装置110可经由一或多个通道115从主机装置105接收信息信号(例如，数据信号、控制信号、时钟信号等)—例如，在写入操作期间。类似地，主机装置105可经由一或多个通道115从存储器装置110接收信息信号—例如，在读取操作期间。在一些实例中，通道特性(例如，所述通道的频率响应、所述通道的阻抗匹配等)可能影响信息信号通过所述通道的传输。在一些实例中(例如，由于导电线与终端点之间的阻抗失配)，信息信号的反射可能在通道上产生。信息信号的反射可为信息信号的时间延迟及衰减版本，其与信息信号的稍后部分组合，从而致使将在接收装置处接收经改变信息信号(相对于从传输器传输的信息信号)。
43.存储器装置110可包含确定经接收信息信号的电压电平的决策电路。在一些实例中，决策电路可根据时钟的上升及/或下降沿周期性地对经接收信息信号进行采样。每次决策电路对经接收信号进行采样可被称为采样事件。采样事件可通过基于时钟频率的设置持续时间(也可称为单位间隔)而彼此分开。决策电路可在采样事件时将经接收信息信号的电压与一或多个阈值电压进行比较且基于所述比较来输出具有特定电压电平的电压—例如，大于或小于阈值电压或在一对阈值电压之间的电压。在一些实例中，由反射引起的信息信号的变化致使决策电路输出具有与最初从主机装置105传输的信息信号的电压电平不一致的电压电平的信号，从而导致数据存储/检索误差。
44.为了补偿在传输期间可能发生的经传输信号的变化，接收装置(例如，主机装置105或存储器装置110)可将均衡技术应用于经接收信息信号。例如，接收装置可使用dfe电路，所述dfe电路包含决策电路(其可为或包含限幅器)、延迟电路(其可包含一或多个延迟元件，也可称为抽头延迟)及可变增益(也可称为缩放电路且其可包含一或多个可变增益放大器)。决策电路可确定在决策电路的输入处接收的信号的电压电平—例如，通过将信号的电压电平与一或多个阈值电压进行比较。决策电路可基于所述比较来输出在一组可能电压电平的不同电压电平之间转变的信号(也可称为输出信号)。
45.由决策电路输出的信号可由延迟电路来接收，所述延迟电路可输出所述输出信号的一或多个延迟版本(也可称为延迟信号)。在一些实例中，延迟电路包含一或多个延迟元件，其中每一延迟元件输出相对于输出信号具有相应延迟的相应延迟信号。在一些实例中，每一延迟元件输出相对于输出信号延迟达单位间隔的整数倍(例如，一个单位间隔、两个单位间隔等)的持续时间的延迟信号。在一些实例中，一或多个延迟元件可输出延迟达不是单位间隔的整数倍(例如，一又二分之一单位间隔、一又四分之三单位间隔等)的持续时间的延迟信号，且可被称为分数延迟元件。
46.可变增益可接收经延迟信号且输出所述延迟信号的缩放版本(也可称为反馈信号)。在一些实例中，可变增益输出具有小于在可变增益处接收的对应延迟信号的量值的反馈信号—例如，反馈信号的量值可与输入信号的反射分量的量值匹配。
47.在一些实例中，反馈信号可经施加到也从传输装置接收信息信号的减法电路。减法电路可从信息信号减去反馈信号，这可导致信息信号的反射分量通过一或多个延迟信号的缩放版本减少(或抵消)。减法电路可基于减法来输出经修改信号，其中可在决策电路处接收经修改信号。在其它实例中，反馈信号可经施加到阈值产生电路且用以修改由决策电路使用的阈值电压。在此类情况下，经接收信息信号可直接输入到决策电路的第一输入且经修改阈值电压可直接输入到决策电路的第二输入(且决策电路可为或包含比较器)。在一些实例中，训练程序用以调谐可变增益的增益以最优地减少经接收信息信号的反射分量—例如通过将一或多个反馈信号的量值与一或多个对应反射的量值对准。
48.然而，基于包含在延迟电路中的延迟元件的类型、数量及/或固定时间延迟，dfe电路的性能可受限。即，在一些实例中，dfe电路仅包含引入单位间隔的整数倍的延迟的延迟元件。在此类情况下，如果信息信号的反射延迟达单位间隔的非整数倍，那么反馈信号可能不与信息信号的反射对准(或可能不良地对准)，从而降低反馈信号的抵消性能。在一些实例中，为了更好地将反馈信号与反射对准且提高均衡性能，dfe电路还可包含引入单位间隔的非整数倍的延迟的分数延迟元件。然而，增加还包含分数延迟元件的dfe电路中的延迟元件的数量可增加dfe电路的复杂性、占用面积及/或功率消耗。
49.另外或替代地，dfe电路可包含有限数量的固定延迟的延迟元件(例如，小于3个延迟元件)—例如，以节省功率、降低复杂性、减少占用面积等。在此类情况下，有限数量的延迟元件可产生未能与以非重叠延迟发生的更显著反射重叠的一组固定的经时间延迟信号。因此，显著反射可在没有任何补偿的情况下传递到决策电路的输入。例如，如果dfe电路包含施加一单位延迟间隔的第一延迟元件及施加三个单位延迟间隔的第二延迟元件，那么dfe电路可不会减少具有两个单位延迟间隔的反射。在一些实例中，为了避免丢失反射，dfe电路可配置有大量延迟元件(例如，全及分数延迟元件)，且可激活将反射减少达阈值量的一组延迟元件。然而，包含及支持大量延迟元件可增加dfe电路的复杂性及占用面积。
50.为了在使用减少数量的延迟元件的同时提高dfe电路的性能，dfe电路可经配置以包含可变时间延迟元件。dfe电路可包含：决策电路，其确定经接收信息信号的电压电平且产生输出信息信号；延迟电路，其包含一或多个可变时间延迟元件且基于输出信息信号来产生一或多个经延迟信号；及可变增益电路，其包含一或多个可变增益放大器且基于一或多个经延迟信号来产生反馈信号。在一些实例中，一或多个延迟元件的延迟参数可为可编程或可调整的使得由延迟电路产生的延迟信号在时间上与经接收信息信号的显著反射对
准。用于确定延迟元件的延迟参数的技术可包含基于经接收信息信号及对应输出信息信号的最小均方差技术。
51.图2说明根据如本文中所公开的实例的支持时变决策反馈均衡的电路的实例。电路200包含经配置以使用可变时间延迟元件来执行决策反馈均衡的组件的集合。电路200可包含输入线205、决策电路210、输出线215、控制电路220及反馈电路225。反馈电路225可包含可变增益电路230及可变时间延迟电路235。
52.输入线205可为将传输装置(例如，主机装置)与接收装置(例如，存储器装置)耦合的导电线。在一些实例中，输入线205与通道，例如图1的通道115(或一部分)耦合。在一些实例中，可确定或估计对输入线205的通道响应—例如，在测试或建模阶段期间。通道响应可指示将响应于通过输入线205传输信号而在输入线205上产生的信号。在一些实例中，定位在输入线205的末端处的信号可与定位在输入线205的起点处(靠近传输装置)的信号不同。另外或替代地，通过输入线205传输的信号的反射可在初始传输之后发生，其中所述反射可在时间上延迟且相对于初始传输衰减。在一些实例中，信号的反射可能干扰随后通过输入线205传输的其它信号(或同一信号的其它部分)。
53.决策电路210可经配置以确定对应于通过输入线205传输的信号的经接收信号的电压。在一些实例中，通过输入线205传输的信号可被称为输入(in)信号。输入信号可包含(或表示)用于存储在存储器阵列中或已从存储器阵列读取的信息。在离散时刻(也可称为采样事件)，决策电路210可将经接收信号与一或多个阈值进行比较以确定经接收信号在每一时刻的电压。例如，如果使用一个阈值，那么决策电路210可在第一采样事件时确定在经接收信号的电压高于阈值的情况下信号的第一电压(例如，1v)及在经接收信号的电压低于阈值的情况下信号的第二电压(例如，0v)。决策电路210可基于所述比较来输出在一组电压之间转变的信号—即，决策电路210可输出数字化信号。由决策电路210输出的信号可被称为输出(out)信号。输出信号可包含(或表示)用于存储在存储器阵列中或已从存储器阵列读取的信息。在一些实例中，决策电路210可包含比较器。在一些实例中，决策电路210可包含减法电路及模/数信号转换器或比较器。在一些实例中，比较器是多级比较器。模/数信号转换器及/或比较器也可被称为限幅器。
54.输出线215可经配置以将决策电路210的输出与存储或数据处理组件耦合。在一些实例中，输出线215可与用以存取存储器阵列的控制器或与存储器阵列自身耦合。在其它实例中，输出线215可与主机装置处的处理器耦合，所述处理器经配置以使用输出信号中的数据以执行功能。
55.控制电路220可经配置以调谐可变时间延迟电路235的延迟参数。另外或替代地，控制电路220可经配置以调谐可变增益电路230的缩放参数。控制电路220可经配置以基于将由决策电路210输出的信号与输入到决策电路210的信号进行比较来产生控制(ctl)信号。控制电路220可使用最小均方技术以产生控制信号。在一些实例中，控制电路220包含从输入到决策电路210的信号减去输出信号以产生控制信号的减法电路。在其它实例中，控制电路220还包含从输入到决策电路210的信号减去输出信号的减法电路、使所得信号延迟的延迟电路及从所得信号的延迟版本减去所得信号以产生控制信号的额外减法电路。
56.在一些实例中，控制电路220可经配置以产生仅用于可变时间延迟电路235的控制信号。在一些实例中，控制电路220可经配置以首先产生设置可变时间延迟电路235的延迟
参数的控制信号且接下来产生设置可变增益电路230的缩放参数的控制信号—切换组件可用以将控制信号路由到适当电路。
57.反馈电路225可经配置以基于由决策电路210输出的信号来产生反馈信号，所述反馈信号使决策电路210能够补偿输入信号中的干扰。反馈电路225可进一步经配置以基于从控制电路220接收的控制信号来产生反馈信号。即，反馈电路可基于控制信号来改变反馈信号的延迟及权重。
58.可变时间延迟电路235可经配置以基于由决策电路210输出的信号来产生一或多个延迟(dly)信号，其中不同延迟信号与输出信号之间的延迟可不同。在一些实例中，一或多个经延迟信号与输出信号之间的延迟量可基于包含在可变时间延迟电路235中的延迟元件的数量以及输入信号中的反射的时序及量值而变化。在一些实例中，可变时间延迟电路235施加导致在时间上与输入信号的反射对准的延迟信号的延迟。在一些实例中，可变时间延迟电路235施加导致与反射的子集对准的延迟信号的延迟，所述延迟信号增加(例如，优化)反馈信号对反射的抵消效果。可变时间延迟电路235可包含一或多个可变时间延迟电路，所述一或多个可变时间延迟电路可各自包含一或多个延迟元件(例如，时控锁存器、电容元件等)。在一些实例中，基于由控制电路220输出的控制信号来设置一或多个可变时间延迟电路的时间延迟参数。
59.可变增益电路230可经配置以基于从可变时间延迟电路235接收的一或多个延迟信号来产生一或多个反馈(fb)信号。可变增益电路230可经配置以将缩放因子施加到一或多个延迟信号以获得所述延迟信号的缩放版本。在一些实例中，可变增益电路230可修改(例如，减小或增大)所述延迟信号的量值以与反射的量值匹配，所述反射在时间上与对应延迟信号对准。可变增益电路230可包含一或多个可变增益放大器。在一些实例中，基于由控制电路220输出的控制信号来设置可变增益放大器的增益。
60.图3说明根据如本文中所公开的实例的支持时变决策反馈均衡的电路的实例。电路300包含经配置以使用可变时间延迟元件来执行决策反馈均衡的组件的集合。电路300可为如参考图2所描述的电路200的实例。电路300可包含输入线305、决策电路310、控制电路320、输出线315、可变增益电路330及可变时间延迟电路335，其可为参考图2所描述的输入线205、决策电路210、控制电路220、输出线215及可变增益电路230的实例。电路300还可包含第一减法电路340-1。可变时间延迟电路335及第二控制电路320-2可包含一或多个延迟元件345。可变增益电路330可包含一或多个可变增益放大器350。
61.第一减法电路340-1可经配置以从经接收输入信号减去反馈信号以获得经补偿信号，也可称为经修改(mod)信号。在一些实例中，经修改信号对应于具有减少(或没有)反射的输入信号。因此，经修改信号的电压分布可更接近地对应于原始传输信号的电压分布，且可降低决策电路310确定经修改信号的不正确电压电平(不与原始传输信号的对应电压电平匹配的电压电平)的可能性。
62.用于配置控制电路320的多个选项可为可用的。在一些实例中，电路300配置有第一控制电路320-1。第一控制电路320-1可包含第二减法电路340-2，所述第二减法电路可经配置以从输入到决策电路310中的经修改信号减去由决策电路310输出的信号。两个信号之间的差异可作为控制信号输出到可变时间延迟电路335及/或可变增益电路330。在一些实例中，可变时间延迟电路335可基于控制信号来修改延迟参数，其中两个信号之间的差异越
大，延迟参数修改也可能越大。因此，随着输出信号与经修改信号之间的差异变小，延迟参数可能变得更稳定。类似地，如果将控制信号提供到可变增益电路330，那么可变增益电路330对缩放参数的修改大小可基于两个信号之间的差异。
63.在一些实例中，电路300配置有第二控制电路320-2。第二控制电路320-2可类似地包含第二减法电路340-2。而且，第二控制电路320-2可包含第一延迟元件345-1，所述第一延迟元件可经配置以输出由第二减法电路340-2输出的信号的延迟版本(也可称为误差信号)。且第二控制电路320-2可包含第三减法电路340-3，所述第三减法电路可经配置以从误差信号减去经延迟误差信号且输出控制信号。通过从误差信号减去经延迟误差信号，经修改信号与输出信号之间的误差梯度可用以控制可变时间延迟电路335及/或可变增益电路330。因此，如果经修改信号与输出信号之间的误差达到稳态偏移，那么可变时间延迟电路335可将延迟参数维持在它们的当前值。类似地，如果将控制信号提供到可变增益电路330，那么可变增益电路330可将缩放参数维持在它们的当前值。与第一控制电路320-1相比，第二控制电路320-2可防止可变时间延迟电路335及/或可变增益电路330在经修改信号与输出信号之间的差异不稳定在零值时连续改变延迟及缩放参数。在一些实例中，第一控制电路320-1及第二控制电路320-2两者经配置以首先调谐可变时间延迟电路335的延迟参数且随后调谐可变增益电路330的缩放参数。
64.可变时间延迟电路335可包含第二延迟元件345-2到第n延迟元件345-n。在一些实例中，可变时间延迟电路335可包含一个可变时间延迟元件(例如，单个可变时间延迟元件)或可包含额外可变时间延迟元件。在一些实例中，第二延迟元件345-2可将第一延迟施加到输出信号且将经延迟信号输出到邻近延迟元件及可变增益放大器(例如，第一可变增益放大器350-1)。在一些实例中，第一延迟致使第一延迟信号的电压峰值抵消经接收信号的分散分量。在一些实例中，第一延迟致使第一延迟信号的电压峰值在时间上与在第一采样事件时接收的输入信号的一部分的反射的电压峰值对准。邻近延迟元件(例如，第n延迟元件345-n)可将额外延迟施加到由第二延迟元件345-2输出的信号且将另一经延迟信号输出到另一可变增益放大器(例如，第n可变增益放大器350-n)。在一些实例中，第一延迟及第二延迟的和数致使第二延迟信号的电压峰值在时间上与在第一采样事件时接收的输入信号的一部分的另一反射的电压峰值对准。
65.在一些实例中，可变时间延迟电路335可包含一或多个固定时间延迟元件及一或多个可变时间延迟元件。例如，第二延迟元件345-2可用固定时间延迟元件取代。在此类情况下，固定时间延迟元件可与在第二时间延迟内观察到的经接收信号的信号分量(例如，反射或分散分量)对准。与固定时间延迟元件对准的信号分量可具有包含在经接收信号中的瞬态信号分量的最大量值。而且，可变时间延迟元件可经调谐以抵消在信号分量(例如，初始反射或分散分量)之后出现的经接收信号的其它信号分量(例如，反射)且可具有小于信号分量的量值。
66.可变增益电路330可包含第一可变增益放大器350-1及第n可变增益放大器350-n。在一些实例中，可变增益电路330可包含一个可变增益放大器(例如，单个可变增益放大器)或可包含额外可变增益放大器。在一些实例中，第一可变增益放大器350-1将第一缩放因子施加到从第二延迟元件345-2接收的延迟信号且将经缩放信号输出到第一减法电路340-1。在一些实例中，第一缩放因子致使第一延迟信号的电压峰值的量值与反射的量值(例如，
近)匹配。而且，第n可变增益放大器350-n可将第二缩放因子施加到从第n延迟元件345-n接收的第n延迟信号且将经缩放信号输出到第一减法电路340-1。在一些实例中，第n缩放因子致使第n延迟信号的电压峰值的量值与另一反射的量值(例如，近)匹配。
67.图4说明根据如本文中所公开的实例的支持时变决策反馈均衡的信号图的实例。信号图400描绘导电线(或通道)对经传输信号的传输的响应。输入信号410可为电压脉冲。经接收信号415可为响应于输入信号410通过导电线的传输而在导电线上(例如，靠近接收装置)产生的信号。信号图400的时间轴可被分隔成单位间隔425，其中单位间隔425的持续时间可对应于由接收装置使用的时钟的频率。在一些实例中，单位间隔425的持续时间对应于时钟的正沿之间的持续时间、时钟的负沿之间的持续时间或时钟的正沿与负沿之间的持续时间。接收装置可经配置以对在每一单位间隔的开始(或结束)时出现在导电线上的信号进行采样。
68.如信号图400中所描绘，经接收信号415可包含多个信号分量，包含在施加脉冲之后的第一持续时间(例如，大约第一时间430-1，也可称为为t0)出现的第一信号分量，其中第一持续时间可基于导电线的传播延迟。在一些实例中，信号分量也可被称为信号特性，且在第一时间430-1之后出现的信号分量可被称为经接收信号415的瞬态分量或反射。
69.经接收信号415还可包含在施加脉冲之后的第二持续时间(例如，大约第二时间430-2，也可称为t1)出现的第二信号分量(也可称为第一反射420-1)。经接收信号415还可包含在施加脉冲之后的第三持续时间(例如，大约第三时间430-3，也可称为t2)出现的第三信号分量(也可称为第二反射420-2)。经接收信号415还可包含在施加脉冲之后的第四持续时间(例如，大约第四时间430-4，也可称为t3)出现的第四信号分量(也可称为第三反射420-3)。经接收信号415还可包含在施加脉冲之后的第五持续时间(例如，大约第五时间430-5，也可称为t4)出现的第五信号分量(也可称为第四反射420-4)。在一些实例中，经接收信号415可包含更少或更多反射。如信号图400中所描绘，不同反射的峰值可不与单位间隔的开始/结束完美对准，而是可偏移达某个量。另外，一些反射的峰值可处于或接近零值。在一些实例中，反射被识别为在初始传输之后出现且具有超过阈值的量值的信号分量。经接收信号415的反射可影响(例如，组合)源自输入信号410(未展示)的后续脉冲的输出信号。例如，如果输入信号410在第二时间430-2从高电压转变为低电压，那么第二反射420-2可与所得输出信号的第一信号分量组合，从而增大或减小所得输出信号的电压。
70.如本文中所描述，dfe电路可用以通过产生抵消反射的反馈信号来补偿反射。dfe电路可包含决策电路，所述决策电路在第一时间430-1(例如，其可对应于采样事件405)对经接收信号415的电压进行采样且基于采样电压来输出电压电平。例如，对于二进制调制方案，如果决策电路确定经接收信号415的电压大于阈值电压，那么决策电路可输出高电压。
71.在一些实例中，dfe电路还可包含输出由决策电路输出的信号的延迟版本的一或多个固定时间延迟元件，其中所述延迟版本也可被称为延迟信号。且dfe电路可包含输出延迟信号的缩放版本的可变增益放大器。在一些实例中，所述固定时间延迟元件可引入单位间隔425的持续时间的整数倍的延迟。因此，可变增益放大器可产生具有与单位间隔的开始/结束对准的峰值的经缩放信号。如本文中所描述，在一些情况下，反射的峰值可不与单位间隔的开始/结束对准，从而降低经缩放信号的抵消效果。还如本文中所描述，在一些实例中，所述固定时间延迟元件可引入不是单位间隔425的持续时间的整数倍的延迟(例如，
使用分数延迟元件)。在此类情况下，可变增益放大器可产生具有与一或多个反射的峰值对准的峰值的经缩放信号。
72.然而，为了使用固定时间延迟元件来将经缩放信号的峰值与一或多个反射的峰值对准，dfe电路可配置有过多数量的延迟元件—例如，以确保可将恰当延迟施加到经接收信号415。为了将经缩放信号的峰值与具有减少数量的延迟元件的一或多个反射的峰值对准，dfe电路可配置有可变时间延迟元件。使用可变时间延迟元件，dfe电路可修改所述延迟元件的延迟使得对应经缩放信号的峰值与一或多个反射的峰值对准。在一些实例中，dfe电路包含一或多个固定时间延迟元件及一或多个可变时间延迟元件。
73.在一些实例中，dfe电路可包含与包含在经接收信号415中的反射一样多的延迟元件。在此类情况下，第一延迟元件可经调谐以将对应于采样事件405与第一反射420-1的峰值之间的持续时间的延迟施加到由决策电路输出的信号，第二延迟元件可经调谐以将对应于采样事件405与第二反射420-2的峰值之间的持续时间的延迟施加到由决策电路输出的信号，依此类推。
74.在其它实例中，dfe电路可包含少于包含在经接收信号415中的反射的延迟元件。在此类情况下，一或多个可变时间延迟元件的延迟可经配置以抵消反射或对后续信号有最大影响的反射的组合。例如，如果dfe电路包含一个可变时间延迟元件，那么dfe电路可经配置以将可变时间延迟元件的时间延迟设置为等于采样事件405与第二反射420-2之间的持续时间—例如，以抵消第二反射420-2。在另一实例中，如果dfe电路包含两个可变时间延迟元件，那么dfe电路可经配置以将第一时间延迟元件的时间延迟设置为等于采样事件405与第二反射420-2之间的持续时间且将第二时间延迟元件的时间延迟设置为等于采样事件405与第四反射420-4之间的持续时间—例如，以抵消第二反射420-2及第四反射420-4。在一些实例中，如果dfe电路包含固定时间延迟元件及可变时间延迟元件，那么dfe电路可经配置使得固定时间延迟元件抵消经接收信号415的分散分量(例如，在第一反射430-1时)，且可变时间延迟元件可经调谐以抵消第二反射420-2。
75.在一些实例中，为了确定消除哪些反射，可识别具有超过第一阈值(例如，0.2v)的量值的反射，且可用时间延迟元件可经调谐以将反馈信号与经识别反射对准。如果存在剩余时间延迟元件，那么可识别超过第二阈值(例如，0.1v)的量值的剩余反射，且可用时间延迟元件可经调谐以将另一组反馈信号与经识别反射对准。依此类推，直到不存在剩余反射可抵消或无可用时间延迟元件需调谐。
76.如本文中所描述，dfe电路可使用不同技术以产生用以调谐可变时间延迟元件及/或可变增益元件的控制信号—例如，使用最小均方估计技术。在一些实例中，dfe电路首先使用控制信号以调谐可变时间延迟元件，其中包含可变时间延迟元件的可变时间延迟电路可基于控制信号来修改第一时间延迟元件，接着当误差信号的量值(或变化率)降到低于阈值时基于控制信号来修改第二时间延迟元件，依此类推。在调谐可变时间延迟元件之后，dfe电路可使用控制信号以调谐可变增益放大器，其中包含可变增益放大器的可变增益电路可基于控制信号来修改第一可变增益放大器，接着当误差信号的量值(或变化率)降到低于阈值时基于控制信号来修改第二可变增益放大器，依此类推。
77.在一些实例中，可在部署存储器装置之前估计、测量或建模导电线的响应，且可相应地确定或估计一组所得反射的时序及量值。在识别所述反射的时序及量值之后，可基于
所得反射的经识别时序及量值来对一组可用可变时间延迟元件的时间延迟进行编程。例如，所述一组可用可变时间延迟元件可经调谐以产生抵消更有影响的反射(例如，第二反射420-2及第四反射420-4)(或降低其量值)的反馈信号。在一些实例中，通过熔断包含在所述时间延迟元件中的一或多个熔丝(例如，熔化一或多个熔丝中的灯丝)来设置可变时间延迟元件的时间延迟，所述一或多个熔丝用以设置可变时间延迟元件的时序。
78.图5说明根据如本文中所公开的实例的支持时变决策反馈均衡的电路的实例。电路500包含经配置以使用可变时间延迟元件来执行决策反馈均衡的组件的集合。电路500可描绘决策反馈均衡电路的替代配置—例如，相对于图3的电路300。即，电路500可通过修改与输入信号的电压相比较的阈值电压的电平来执行反馈均衡，而非将反馈信号施加到通过输入线接收的输入信号。电路500可包含输入线505、输出线515及延迟元件545，其可为如图3中所描述的输入线305、输出线315及延迟元件345的相应实例。电路500还可包含比较器510及阈值确定电路520。
79.比较器510可经配置以将通过输入线505接收的输入信号与由阈值确定电路520输出的动态阈值信号进行比较。比较器510还可经配置以基于所述比较来输出具有在量化的一组电压电平之间转变的电压的输出信号。阈值确定电路520可经配置以基于从延迟元件545接收的延迟信号来修改阈值电压。在一些实例中，电路500包含用以基于输入到比较器的信号、对阈值信号的调整及由比较器510输出的信号来调谐延迟元件545的延迟的控制电路510，如本文中类似地描述。所述控制电路还可用以基于输入到比较器510的信号、对阈值信号的调整及由比较器510输出的信号来调谐包含在阈值确定电路520中的可变增益放大器的缩放参数，如本文中类似地描述。
80.图6展示根据如本文中所公开的实例的支持时变决策反馈均衡的接收装置620的框图600。接收装置620可为如参考图1到5所描述的主机装置或存储器装置的方面的实例。接收装置620或其各个组件可为用于执行如本文中所描述的时变决策反馈均衡的各个方面的构件的实例。例如，接收装置620可包含限幅器625、抽头电路630、增益放大器635、减法器640、控制电路645、阈值确定电路650、比较器655或其任何组合。这些组件中的每一者可直接或间接彼此通信(例如，经由一或多个总线)。
81.限幅器625可经配置为或以其它方式支持用于在采样事件时至少部分地基于反馈信号及通过导电线接收且表示写入到存储器阵列或从存储器阵列读取的数据的输入信号来确定第一信号的电压的构件。在一些实例中，限幅器625可经配置为或以其它方式支持用于输出具有至少部分地基于确定所述第一信号的所述电压的电压电平的第二信号的构件。抽头电路630可经配置为或以其它方式支持用于将可变时间延迟施加到所述第二信号以输出经延迟信号的构件。增益放大器635可经配置为或以其它方式支持用于至少部分地基于所述经延迟信号来产生反馈信号的构件。
82.在一些实例中，抽头电路630可经配置为或以其它方式支持用于在接收所述输入信号之前将可变时间延迟设置为第一持续时间的构件。在一些实例中，抽头电路630可经配置为或以其它方式支持用于在接收所述输入信号之后将所述可变时间延迟设置为第二持续时间的构件。
83.在一些实例中，抽头电路630可经配置为或以其它方式支持用于至少部分地基于在所述采样事件之后的所述输入信号的一或多个特性的量值及所述输入信号的所述一或
多个特性的时序来确定所述可变时间延迟的持续时间的构件。
84.在一些实例中，增益放大器635可经配置为或以其它方式支持用于至少部分地基于所述可变时间延迟的所述持续时间及所述输入信号的对应特性的量值来确定放大因子的构件。
85.在一些实例中，减法器640可经配置为或以其它方式支持用于至少部分地基于所述反馈信号来修改所述输入信号以获得所述第一信号的构件。在一些实例中，控制电路645可经配置为或以其它方式支持用于至少部分地基于所述第一信号与所述第二信号之间的差异来确定所述可变时间延迟的持续时间的构件。
86.在一些实例中，控制电路645可经配置为或以其它方式支持用于至少部分地基于所述第一信号与所述第二信号之间的差异来输出误差信号的构件。在一些实例中，控制电路645可经配置为或以其它方式支持用于使所述误差信号延迟以获得经延迟误差信号的构件。在一些实例中，控制电路645可经配置为或以其它方式支持用于确定所述误差信号与所述经延迟误差信号之间的差异的构件，其中所述可变时间延迟的所述持续时间至少部分地基于所述误差信号与所述经延迟误差信号之间的所述差异。
87.在一些实例中，阈值确定电路650可经配置为或以其它方式支持用于至少部分地基于所述反馈信号来调整参考信号的构件。在一些实例中，比较器655可经配置为或以其它方式支持用于将所述第一信号及所述参考信号进行比较的构件，其中所述第一信号等效于所述输入信号且所述第二信号的电压电平至少部分地基于所述比较。在一些实例中，限幅器625可包含或为比较器655。
88.图7展示说明根据如本文中所公开的实例的支持时变决策反馈均衡的方法700的流程图。方法700的操作可由如本文中所描述的接收装置或其组件来实施。例如，方法700的操作可由如参考图1到6所描述的接收装置来执行。在一些实例中，接收装置可执行一组指令以控制所述装置的功能元件以执行所描述功能。另外或替代地，接收装置可使用专用硬件来执行所描述功能的方面。
89.在705，所述方法可包含在采样事件时至少部分地基于反馈信号及通过导电线接收且表示写入到存储器阵列或从存储器阵列读取的数据的输入信号来确定第一信号的电压。705的操作可根据如本文中所公开的实例来执行。在一些实例中，705的操作的方面可由如参考图6所描述的限幅器625来执行。
90.在710，所述方法可包含输出具有至少部分地基于确定所述第一信号的电压的电压电平的第二信号。710的操作可根据如本文中所公开的实例来执行。在一些实例中，710的操作的方面可由如参考图6所描述的限幅器625来执行。
91.在715，所述方法可包含将可变时间延迟施加到所述第二信号以输出经延迟信号。715的操作可根据如本文中所公开的实例来执行。在一些实例中，715的操作的方面可由如参考图6所描述的抽头电路630来执行。
92.在720，所述方法可包含至少部分地基于所述经延迟信号来产生所述反馈信号。720的操作可根据如本文中所公开的实例来执行。在一些实例中，720的操作的方面可由如参考图6所描述的增益放大器635来执行。
93.在一些实例中，如本文中所描述的设备可执行一或若干方法，例如方法700。所述设备可包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令(例如，存储可由处理
器执行的指令的非暂时性计算机可读媒体)：在采样事件时，至少部分地基于反馈信号及通过导电线接收且表示写入到存储器阵列或从存储器阵列读取的数据的输入信号来确定第一信号的电压；输出具有至少部分地基于确定所述第一信号的所述电压的电压电平的第二信号；将可变时间延迟施加到所述第二信号以输出经延迟信号；及至少部分地基于所述经延迟信号来产生所述反馈信号。
94.在本文中所描述的方法700及设备的一些实例中，在可接收所述输入信号之前，将所述可变时间延迟设置为第一持续时间且在可接收所述输入信号之后，将所述可变时间延迟设置为第二持续时间。
95.本文中所描述的方法700及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：至少部分地基于在所述采样事件之后的所述输入信号的一或多个特性的量值及所述输入信号的所述一或多个特性的时序来确定所述可变时间延迟的持续时间。
96.在本文中所描述的方法700及设备的一些实例中，且所述方法、设备及非暂时性计算机可读媒体可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：至少部分地基于所述可变时间延迟的所述持续时间及所述输入信号的对应特性的量值来确定放大因子。
97.本文中所描述的方法700及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：至少部分地基于所述反馈信号来修改所述输入信号以获得所述第一信号；及至少部分地基于所述第一信号与所述第二信号之间的差异来确定所述可变时间延迟的持续时间。
98.本文中所描述的方法700及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：至少部分地基于所述第一信号与所述第二信号之间的差异来输出误差信号；使所述误差信号延迟以获得经延迟误差信号；及确定所述误差信号与所述经延迟误差信号之间的差异，其中所述可变时间延迟的所述持续时间可至少部分地基于所述误差信号与所述经延迟误差信号之间的所述差异。
99.本文中所描述的方法700及设备的一些实例可进一步包含用于以下动作的操作、特征、电路系统、逻辑、构件或指令：至少部分地基于所述反馈信号来调整参考信号；及将所述第一信号及所述参考信号进行比较，其中所述第一信号可等效于所述输入信号且所述第二信号的所述电压电平可至少部分地基于所述比较。
100.应注意，本文中所描述的方法描述可能的实施方案，且可重新布置或以其它方式修改操作及步骤，且其它实施方案也是可能的。此外，可组合来自两种或更多种方法的部分。
101.描述一种设备。所述设备可包含：存储器阵列；第一电路，其与所述存储器阵列及导电线耦合，所述导电线经配置以接收表示写入到所述存储器阵列或从所述存储器阵列读取的数据的输入信号且输出第二信号，所述第一电路经配置以在采样事件时至少部分地基于所述输入信号及反馈信号来确定第一信号的电压；第二电路，其与所述第一电路的输出耦合且经配置以将一或多个可变时间延迟施加到所述第二信号并输出一或多个经延迟信号；及第三电路，其与所述第二电路及所述第一电路耦合，所述第三电路经配置以至少部分地基于由所述第二电路输出的所述一或多个经延迟信号来产生所述反馈信号。
102.在所述设备的一些实例中，所述第一电路包含比较器、模/数信号转换器、感测放大器或其组合，所述第二电路包含时控锁存器、一或多个电容器或其组合，且所述第三电路包含增益放大器。
103.在所述设备的一些实例中，所述第二电路包含经配置以接收所述第二信号且至少部分地基于将可变时间延迟施加到所述第二信号来输出经延迟信号的延迟元件，且所述第二电路可经配置以至少部分地基于在所述采样事件之后出现的所述输入信号的一或多个特性来设置所述延迟元件的延迟参数。
104.在所述设备的一些实例中，所述输入信号的第一特性在所述采样事件之后的第一持续时间出现且所述输入信号的第二特性在所述采样事件之后的可长于所述第一持续时间的第二持续时间出现，所述第一特性的量值可小于所述第二特性的量值，且所述第二电路可经配置以至少部分地基于所述第一特性的所述量值小于所述第二特性的所述量值来将所述延迟元件的所述延迟参数设置为等于所述第二持续时间。
105.在所述设备的一些实例中，在可接收所述输入信号之前，所述延迟元件的所述延迟参数可等于所述第一持续时间。
106.在所述设备的一些实例中，所述第一信号的多个采样事件包含所述采样事件，所述多个采样事件中的每一者通过时间间隔而分开，且所述第二持续时间可通过多个时间间隔而与所述采样事件分开。
107.在所述设备的一些实例中，所述第一信号的多个采样事件包含所述采样事件，所述多个采样事件中的每一者通过时间间隔而分开，且所述第二持续时间可通过至少一个时间间隔及在所述至少一个时间间隔之后的第二时间间隔的一部分而与所述采样事件分开。
108.在所述设备的一些实例中，所述第二电路包含单个延迟元件，所述单个延迟元件等效于所述延迟元件。
109.在所述设备的一些实例中，所述第二电路包含经配置以接收所述第二信号且至少部分地基于所述第二信号来输出多个经延迟信号的多个延迟元件，且所述第二电路可经配置以至少部分地基于所述输入信号的多个特性来设置所述多个延迟元件的延迟参数。
110.在所述设备的一些实例中，所述输入信号的所述多个特性在所述采样事件之后以相应多个持续时间出现，所述多个延迟元件的数量可小于所述多个特性的数量，且所述第二电路可经配置以将所述多个延迟元件的所述延迟参数设置为等于与所述多个特性中的在超过阈值的后续采样间隔期间对所述输入信号有影响的特性相关联的持续时间。
111.在所述设备的一些实例中，所述一或多个可变时间延迟可至少部分地基于在所述采样事件之后的所述输入信号的一或多个特性的量值及所述输入信号的所述一或多个特性的时序。
112.在一些实例中，所述设备可包含与所述第一电路耦合且经配置以至少部分地基于所述第一信号及所述第二信号来输出用于校准所述第二电路的误差信号的第四电路，且其中所述第二电路可经配置以至少部分地基于所述误差信号来设置所述一或多个可变时间延迟的持续时间。
113.在一些实例中，所述设备可包含与所述第一电路及所述第三电路耦合的减法电路，所述减法电路经配置以至少部分地基于将所述输入信号及所述反馈信号相减来将所述第一信号输出到所述第一电路。
114.在所述设备的一些实例中，所述第四电路包含可经配置以至少部分地基于将所述第一信号及所述第二信号相减来输出所述误差信号的第二减法电路。
115.在所述设备的一些实例中，所述第四电路包含：第二减法电路，其经配置以至少部分地基于将所述第一信号及所述第二信号相减来输出第一误差信号；延迟元件，其经配置以使所述第一误差信号延迟以获得经延迟误差信号；及第三减法电路，其经配置以将所述第一误差信号及所述经延迟误差信号相减以获得用于校准所述第二电路的所述误差信号。
116.在所述设备的一些实例中，所述第四电路可进一步经配置以至少部分地基于所述输入信号及所述第二信号以及被校准的所述第二电路来输出用于校准所述第三电路的第二误差信号，且所述第三电路可经配置以至少部分地基于所述第二误差信号来设置所述一或多个经延迟信号的一或多个放大因子。
117.在一些实例中，所述设备可包含第四电路，所述第四电路包含所述第三电路且可经配置以至少部分地基于所述反馈信号来修改参考信号，且其中所述第一电路包含可经配置以接收所述输入信号及所述参考信号且至少部分地基于所述输入信号及所述参考信号来产生所述第二信号的比较器，其中所述输入信号可等效于所述第一信号。
118.描述另一设备。所述设备可包含：存储器阵列；及控制器，其与所述存储器阵列耦合，所述控制器可操作以致使所述设备：在采样事件时，至少部分地基于反馈信号及通过导电线接收且表示写入到所述存储器阵列或从所述存储器阵列读取的数据的输入信号来确定第一信号的电压；输出具有至少部分地基于确定所述第一信号的所述电压的电压电平的第二信号；将可变时间延迟施加到所述第二信号以输出经延迟信号；及至少部分地基于所述经延迟信号来产生所述反馈信号。
119.本文中所描述的信息及信号可使用多种不同科技及技术中的任一者来表示。例如，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些附图可将信号说明为单个信号；然而，信号可表示信号总线，其中所述总线可具有多种位宽度。
120.术语“电子通信”、“导电接触”、“连接”及“耦合”可指组件之间的关系，其支持组件之间的信号流。如果组件之间存在可随时支持组件之间的信号流的任何导电路径，那么组件被视为彼此电子通信(或导电接触或连接或耦合)。在任何给定时间，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径基于包含所连接组件的装置的操作而可为开路或闭路。所连接组件之间的导电路径可为所述组件之间的直接导电路径或所连接组件之间的导电路径可为可包含中间组件，例如开关、晶体管或其它组件的间接导电路径。在一些实例中，所连接组件之间的信号流可例如使用例如开关或晶体管的一或多个中间组件而被中断一段时间。
121.术语“耦合”是指从组件之间的开路关系(其中信号目前不能通过导电路径在组件之间进行传达)移动到组件之间的闭路关系(其中信号通过导电路径在组件之间进行传达)的条件。当组件(例如控制器)将其它组件耦合在一起时，组件启动允许通过先前不容许信号流动的导电路径在其它组件之间流动的变化。
122.术语“经隔离”是指组件之间的关系，其中信号目前不能在组件之间流动。如果组件之间存在开路，那么组件彼此隔离。例如，由定位在组件之间的开关分离的两个组件在开关断开时彼此隔离。当控制器使两个组件隔离时，控制器产生变化，其防止信号使用先前容
许信号流动的导电路径在组件之间流动。
123.本文中所论述的装置(包含存储器阵列)可经形成在半导体衬底，例如硅、锗、硅锗合金、砷化镓、氮化镓等上。在一些实例中，衬底是半导体晶片。在其它实例中，衬底可为绝缘体上硅(soi)衬底(例如玻璃上硅(sos)或蓝宝石上硅(sop))或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区的导电率。可通过离子植入或通过任何其它掺杂方法在衬底的初始形成或生长期间执行掺杂。
124.本文中所论述的切换组件或晶体管可表示场效晶体管(fet)且包括包含源极、漏极及栅极的三终端装置。所述终端可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区。可通过轻度掺杂半导体区或沟道分离源极及漏极。如果沟道是n型(即，多数载子是电子)，那么fet可被称为n型fet。如果沟道是p型(即，多数载子是空穴)，那么fet可被称为p型fet。沟道可通过绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电率。例如，分别将正电压或负电压施加到n型fet或p型fet可能导致沟道变成导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，可“导通”或“激活”晶体管。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，可“关断”或“取消激活”所述晶体管。
125.本文中所阐述的描述结合附图描述实例配置且不表示可实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”表示“充当实例、例子或说明”且非“优选”或“优于其它实例”。详细描述包含特定细节以提供对所描述技术的理解。然而，可在没有这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示熟知结构及装置以避免模糊所描述实例的概念。
126.在附图中，类似组件或特征可具有相同参考标签。此外，可通过在参考标签后加破折号及区分类似组件的第二标签来区分相同类型的各种组件。当仅在说明书中使用第一参考标签时，描述可适用于具有相同第一参考标签的类似组件中的任一者，而无关于第二参考标签。
127.可在硬件、由处理器实行的软件、固件或其任何组合中实施本文中所描述的功能。如果在由处理器实行的软件中实施，那么可将功能作为一或多个指令或代码存储在计算机可读媒体上或通过计算机可读媒体传输。其它实例及实施方案是在本公开及所附权利要求书的范围内。例如，由于软件的性质，可使用由处理器实行的软件、硬件、固件、硬接线或这些中的任一者的组合来实施上文所描述的功能。实施功能的特征也可在物理上位于各种位置处，包含经分布使得在不同物理位置处实施功能的部分。
128.例如，结合本公开所描述的各种说明性块及模块可使用经设计以执行本文中所描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，所述处理器可为任何处理器、控制器、微控制器或状态机。处理器也可被实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、结合dsp核心的一或多个微处理器或任何其它此配置)。
129.如本文中(包含在权利要求书中)所使用，如项目列表(例如，以例如“···
中的至少一者”或“···
中的一或多者”的短语开始的项目列表)中使用的“或”指示包含性列
表，使得例如a、b或c中的至少一者的列表表示a或b或c或ab或ac或bc或abc(即，a及b及c)。而且，如本文中所使用，短语“基于”不应被解释为对条件闭集的参考。例如，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a及条件b两者。换句话说，如本文中所使用，短语“基于”应以与短语“至少部分地基于”相同的方式来解释。
130.计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，所述通信媒体包含促进计算机程序从一个地方到另一地方的任何媒体的传送。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。通过实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置、或可用于以指令或数据结构形式携带或存储所要程序代码且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。而且，任何连接适当地被称为计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(dsl)或无线技术(例如红外线、无线电及微波)从网站、服务器或其它远程源传输软件，那么媒体的定义中包含同轴电缆、光纤电缆、双绞线、数字用户线(dsl)或无线技术(例如红外线、无线电及微波)。如本文中所使用，磁盘及光盘包含cd、激光光盘、光盘、数字多功能光盘(dvd)、软盘及蓝光盘，其中磁盘通常以磁性方式重现数据，而光盘则以激光光学方式重现数据。上述的组合也包含在计算机可读媒体的范围内。
131.提供本文描述以使所属领域的技术人员能够制成或使用本公开。所属领域的技术人员将明白对本公开的各种修改，且在不脱离本公开的范围的情况下，本文中所定义的通用原理可应用于其它变型。因此，本公开不限于本文中所描述的实例及设计，而是应符合与本文中所公开的原则及新颖特征一致的最广范围。