具有计算能力的存储器模块的制作方法

具有计算能力的存储器模块
1.相关申请案
2.本技术案主张2019年12月13日申请且标题为“具有计算能力的存储器模块(memory module with computation capability)”的第16/713,989号美国专利申请案的优先权，所述申请案的全部公开内容特此以引用的方式并入本文中。
技术领域
3.本文中所公开的至少一些实施例涉及具有计算能力的存储器模块。并且，本文中所公开的至少一些实施例涉及具有多个此类存储器模块的系统。


背景技术：

4.一般来说，计算机硬件组件可安装到印刷电路板(pcb)上。而且，计算机硬件组件可集成到集成电路中。并且，此类集成电路可安装到pcb上。pcb可使用导电轨道、垫及其它特征来机械支撑及电连接电子组件。
5.存储器模块可包含pcb，其中多个存储器组件安装到pcb上。此类存储器模块的实例包含单列直插式存储器模块(simm)及双列直插式存储器模块(dimms)。单列直插式存储器模块(simm)是一种类型的含有随机存取存储器的存储器模块。simm与双列直插式存储器模块(dimm)的不同之处在于simm上的触点在所述模块的两侧上均是冗余的。dimm的情况并非如此。dimm在所述模块的每一侧上具有单独电触点。另一区别是simm通常具有32位数据路径，而dimm通常具有64位数据路径。dimm常用于大到足以包含一或多个dimm的当前计算机中，且dimm可包含多个动态随机存取存储器(dram)集成电路。对于较小的计算机，例如膝上型计算机，通常使用小型双列直插式存储器模块(so-dimm)。
6.而且，存储器组件可集成到芯片上系统(soc)上。soc是将计算机组件集成在单个芯片中的集成电路(ic)。soc中常见的计算机组件包含中央处理单元(cpu)、存储器、输入/输出端口及辅助存储装置。soc可使所有其组件位于单个衬底或微芯片上，且一些芯片可比二十五分硬币更小。soc可包含各种信号处理功能且可包含专用处理器或协处理器，例如图形处理单元(gpu)。通过紧密集成，soc可比具有等效功能性的常规多芯片系统消耗少得多的功率。这使soc有益于移动计算装置(例如在智能手机及平板计算机中)的集成。而且，soc可对嵌入式系统及物联网(尤其是当智能装置较小时)有用。
附图说明
7.从下文所给出的详细描述及从本公开的各种实施例的附图，将更全面地理解本公开。
8.图1及2说明根据本公开的一些实施例的实例存储器模块。
9.图3及4说明根据本公开的一些实施例的实例存储器模块系统。
10.图5说明根据本公开的一些实施例的包含计算装置的实例联网系统。
具体实施方式
11.本文中所公开的至少一些实施例包含具有计算能力的存储器模块。并且，本文中所公开的至少一些实施例包含具有多个此类存储器模块的系统。更具体来说，本文中所公开的至少一些实施例包含存储器模块，所述存储器模块具有多个存储器芯片、至少一个控制器(例如，中央处理单元或专用控制器)及经配置以传达所述存储器模块的输入及输出数据的至少一个接口装置。输入及输出数据绕过存储器模块安装在其中的计算装置的至少一个处理器(例如，中央处理单元)。并且，至少一个接口装置可经配置以将输入及输出数据传达到计算装置中的至少一个其它存储器模块。而且，存储器模块可为存储器模块系统的多个存储器模块中的一个模块。
12.在一些实施例中，存储器模块可为或包含dimm、so-dimm、寄存式dimm(rdimm)、微型rdimm、插口式存储器堆叠、或存储器的插口式系统级封装或另一类型的堆叠式封装(pop)。并且，在一些实施例中，存储器模块可经配置以包含专用芯片，例如gpu、人工智能(ai)加速器及/或存储器中处理(pim)单元。而且，在一些实施例中，存储器模块能够通过有线连接、无线连接或其组合将结果输出到外围装置(例如，显示器或另一类型的用户接口)，而无需经过处理器与存储器模块之间的存储器总线。例如，在一些实施例中，存储器模块能够通过有线连接或无线连接将结果输出到外围装置，而无需经过存储器模块与代管存储器模块的计算装置的主处理器之间的存储器总线。本文中所公开的此存储器模块及其它存储器模块可加速图形管线的处理(例如，几何、投影、照明、剪裁、光栅化、着色、屏幕流式传输等的数据处理)。而且，具有彼此进行通信的多个此类存储器模块的系统可进一步加速图形管线的处理。
13.图1及2分别说明根据本公开的一些实施例的实例存储器模块102及202。存储器模块102或202中的任一者可为、包含设备及/或系统，或为所述设备及/或系统的一部分。
14.图1展示具有多个存储器芯片(例如，参见存储器芯片104a、104b及104c)的存储器模块102。存储器模块102还具有至少一个控制器(例如，参见控制器106a及106b)。如所展示，存储器模块102的不同实施例可具有一个控制器(例如，控制器106a)、两个控制器(例如，控制器106a及106b)或多于两个控制器。应理解，虚线框表示任选组件。而且，应理解，存储器模块102的实施例可具有两个存储器芯片或多于两个存储器芯片。
15.本文中所描述的存储器，例如存储器模块的存储器，可包含各种类型的存储器。例如，此存储器可包含具有快闪存储器单元的快闪存储器。而且，例如，此类存储器可包含内含动态随机存取存储器(dram)单元的dram。而且，例如，此类存储器还可包含内含非易失性随机存取存储器(nvram)单元的nvram。nvram单元可包含3d xpoint存储器单元。
16.存储器模块102还被展示为具有至少一个接口装置(例如，参见接口装置108a及108b)。如所展示，存储器模块102的不同实施例可具有一个接口装置(例如，接口装置108a)、两个接口装置(例如，接口装置108a及108b)或多于两个接口装置。并且，如所提及，应理解，虚线框表示任选组件。至少一个接口装置(例如，参见接口装置108a及108b)可经配置以传达存储器模块102的输入及输出数据。输入及输出数据可绕过存储器模块102安装在其中的系统的处理器(例如，主处理器)(例如，参见接口108a及108b经由连接118a及118b连接到存储器模块102安装在其中的系统的其它装置114且绕过存储器模块安装在其中的系统的一或多个处理器112)。在一些实施例中，如图1中所展示，输入及输出数据绕过存储器
模块102安装在其中的系统的数据总线(例如主数据总线)(例如，参见接口108a及108b经由连接118a及118b连接到所述存储器模块安装在其中的系统的其它装置114且绕过所述存储器模块安装在其中的系统的一或多根总线116)。应理解，虚线连接表示任选连接。
17.存储器模块102还被展示为具有总线110(其可包含多根总线)，所述总线连接多个存储器芯片(例如，参见存储器芯片104a、104b及104c)、(若干)控制器(例如，参见控制器106a及106b)及(若干)接口装置(例如，参见接口装置108a及108b)。总线110可为所述存储器模块安装在其中的系统的总线的一部分(例如，参见一或多根总线116)，其将存储器模块102连接到所述存储器模块安装在其中的系统的其余部分。如由将所述存储器模块连接到一或多根总线116及所述系统的其余部分的总线110的虚线部分所展示，在一些实施例中总线110可与总线116分开且在其它实施例中其可连接到一或多根总线116。应理解，虚线连接表示任选连接。存储器模块102的控制器中的一或多者(例如，参见控制器106a及106b)可仲裁通过总线110及绕过一或多根总线116的连接(例如，参见连接118a及118b)传达的数据。
18.所述接口装置及本文中所提及的其它接口装置可包含一或多个网络接口装置、一或多个链路、一或多根总线、一或多个端口、一或多个对等链路或其任何组合。
19.在一些实施例中，存储器模块102可实施全局共享上下文。一般来说，全局共享上下文包含经由它们的接口装置彼此进行通信的存储器模块102或202的多个例子。全局共享上下文可有益于图形处理及图形应用，因为大量存储器是有用的且接近存储器的数据处理可改进图形处理。在此类实施例及其它实施例中，(若干)接口装置(例如，参见接口装置108a及108b)可经配置以将输入及输出数据传达到安装在其中安装传达存储器模块的系统中的存储器模块的至少一个其它例子。
20.在一些实施例中，存储器模块102或本文中所描述的另一存储器模块，控制器106a或本文中所描述的另一控制器，接口装置108a或本文中所描述的另一接口装置，存储器芯片104a、104b及104c或本文中所描述的其它存储器芯片，或其任何组合可为芯片上系统(soc)、系统级封装(sop)(例如内插式小芯片系统)或异构裸片堆叠等的一部分。所有这些实施例表示不一定包含用于彼此耦合且与所述系统的其余部分耦合的pcb的紧密集成的ip块及芯片。包含或作为soc或其它实施例的一部分的实施例可包含一或多个gpu或一或多种其它类型的专用处理器及/或一或多个pim单元。包含或作为soc或其它实施例的一部分的实施例可包含处理器，所述处理器可包含或连接到存储器控制器、显示宿(例如hdmi或displayport)、用于无线接口或网络的无线电、ai引擎或加速器、神经形态处理器、缩放器型处理器、向量型处理器、cpu核心等。
21.图1中未展示的是，存储器模块102还可包含多个电触点。存储器模块102还可包含经配置以用于插入到母板的至少一个存储器插槽中的pcb。在此类实施例中，多个存储器芯片(例如，参见存储器芯片104a、104b及104c)可耦合到pcb，且多个电触点可在pcb的每一侧上。而且，(若干)控制器(例如，参见控制器106a及106b)可耦合到pcb，且(若干)接口装置(例如，参见接口装置108a及108b)可耦合到pcb。
22.在一些实施例中，(若干)控制器(例如，参见控制器106a及106b)可为、包含至少一个专用控制器，或为至少一个专用控制器的一部分。(若干)专用控制器可为以下项、包含以下项，或为以下项的一部分：gpu、ai加速器、神经处理单元(npu)、另一类型的专用控制器、pim单元或其任何组合。
23.在一些实施例中，(若干)接口装置(例如，参见接口装置108a及108b)可包含至少部分无线地通信的至少一个无线接口装置或可包含在芯片之间提供光学通信的芯片内光学互连。(若干)接口装置的另一部分可经由电线进行通信。接口装置也可为具有多种能力及/或通道及通道类型的混合接口装置。(若干)接口装置可为、包含网络接口装置(例如无线网络接口装置)，或为网络接口装置的一部分。(若干)接口装置可包含至少一个无线接口装置及/或有线链路可经配置以通过一或多个有线及/或无线网络、对等链路、端口、总线等进行通信。
24.在一些实施例中，存储器模块102可包含第一连接，所述第一连接经配置以将多个存储器芯片(例如，存储器芯片104a、104b及104c)连接到多个电触点中的至少一些，以将多个存储器芯片的输入及输出数据传达到存储器模块102安装在其中的计算装置的处理器(例如计算装置的主处理器)。存储器模块102还可包含第二连接，所述第二连接经配置以将多个存储器芯片连接到(若干)控制器(例如，参见控制器106a及106b)。存储器模块102还可包含一或多个第三连接，所述一或多个第三连接经配置以将(若干)控制器连接到(若干)接口装置(例如，参见接口装置108a及108b)使得(若干)接口装置经由绕过存储器模块102安装在其中的计算装置的处理器的通信路径从其它装置接收(若干)控制器的输入数据且将(若干)控制器的输出数据传达到其它装置。
25.图2展示与存储器模块102有些类似的存储器模块202。然而，存储器模块202被展示为具有至少一个仲裁器(例如，参见仲裁器204a及204b)。图2展示具有与图1中所展示的芯片类似的多个存储器芯片(例如，参见存储器芯片104a、104b及104c)的存储器模块202。存储器模块202也具有与图1中所展示的至少一个控制器类似的至少一个控制器(例如，参见控制器106a及106b)。同样如图2中所展示，存储器模块102的不同实施例可具有一个控制器(例如，控制器106a)、两个控制器(例如，控制器106a及106b)或多于两个控制器。应理解，虚线框表示任选组件。而且，应理解，存储器模块202的实施例可具有两个存储器芯片或多于两个存储器芯片。
26.而且，如图2中所展示，存储器模块202被描绘为具有与图1中所展示的至少一个接口装置类似的至少一个接口装置(例如，参见接口装置108a及108b)。如所展示，存储器模块202的不同实施例可具有一个接口装置(例如，接口装置108a)、两个接口装置(例如，接口装置108a及108b)或多于两个接口装置。并且，如所提及，应理解，虚线框表示任选组件。至少一个接口装置(例如，参见接口装置108a及108b)可经配置以传达存储器模块202的输入及输出数据。输入及输出数据可绕过存储器模块202安装在其中的系统的处理器(例如，主处理器)。在一些实施例中，输入及输出数据绕过存储器模块202安装在其中的系统的数据总线(例如主数据总线)。
27.另外，如所提及且如图2中所展示，存储器模块202包含至少一个仲裁器(例如，仲裁器204a及204b)。(若干)仲裁器可经配置以解决当代管计算装置的处理器试图存取多个存储器芯片(例如，参见存储器芯片104a及104b)中的数据而(若干)控制器(例如，参见控制器106a及106b)正在存取多个存储器芯片时的冲突。如所展示，存储器模块202的不同实施例可具有一个仲裁器(例如，仲裁器204a)、两个仲裁器(例如，仲裁器204a及204b)或多于两个仲裁器。并且，如所提及，应理解，虚线框及连接表示任选组件。
28.在一些实施例中，所述仲裁器可为所述控制器的部分使得每一控制器具有一个仲
裁器以在存取这些芯片的所有装置与外部装置(主处理器及系统)当中仲裁对存储器芯片的存取。在其它实施例中，所述仲裁器可为存储器芯片的部分使得每一仲裁器将按处理次序将对相应芯片的存储器请求进行排队且可解决与对存储器芯片内的同一地址的请求相关联的冲突。而且，在一些实施例中，存储器模块202的仲裁器中的一或多者(例如，参见仲裁器204a及204b)可仲裁通过总线110及绕过存储器模块202搁置在其中的系统的一或多根总线116的连接(例如，参见连接118a及118b)传达的数据。
29.如所提及且在图1及2中所展示，存储器模块102及存储器模块202包含多个存储器芯片、至少一个控制器(例如，专用控制器)及经配置以传达所述存储器模块的输入及输出数据的至少一个接口装置。模块数据的输入及输出绕过存储器模块102或202安装在其中的计算装置的处理器。并且，(若干)接口装置可经配置以将输入及输出数据传达到计算装置中的至少一个其它存储器模块(图1及2中未描绘)。在一些实施例中，如果输入及输出数据或其的一部分经由主处理器传达且由主处理器处理(例如以寄存存储器模块的状态)。
30.存储器模块102及202的接口装置各自可包含可经配置以通过一或多个通信网络传达(若干)控制器的输入及输出数据的至少一个网络接口装置。(若干)控制器可至少包含gpu、ai加速器、npu、另一类型的专用控制器、pim单元或其任何组合。存储器模块102及202的接口装置各自可包含经配置以通过一或多个无线通信网络至少部分无线地通信的至少一个无线接口装置，且一或多个无线通信网络可绕过存储器模块102或202安装在其中的计算装置的数据总线(例如主数据总线)。在一些实施例中，可在安装在系统中的多个存储器模块当中发生无线通信。例如，无线接收器可允许在非常接近的空间对准模块(如安装在pc板上的dimm)之间进行数据通信。这可增加此类通信的速度。具体来说，在一些实施例中，太赫兹无线通信(thz)可实现100s gb/sec的速度。因此，在此类实例中，芯片内或模块内thz辐射可支持本文中所公开的存储器模块当中的大量数据交换。
31.并且，如图2中具体地展示，存储器模块202包含至少一个仲裁器，所述至少一个仲裁器经配置以解决当具有所述存储器模块的计算装置的处理器试图存取多个存储器芯片中的数据而所述存储器模块的控制器正在存取所述存储器模块的多个存储器芯片时的冲突。
32.图3及4分别说明根据本公开的一些实施例的实例存储器模块系统302及402。图4展示与图3中所描绘的存储器模块系统302有些类似的存储器模块系统402。然而，存储器模块系统402被展示为具有至少一个仲裁器(例如，参见仲裁器404a及404b)。展示为包含在存储器模块系统402中的仲裁器可经配置以解决当具有或代管存储器模块系统402的计算装置的处理器试图存取所述存储器模块系统的一或多个存储器芯片中的数据而所述存储器模块系统内的控制器正在存取存储器芯片时的冲突。
33.所描绘的存储器模块系统302及402两者包含多个存储器模块(例如，参见存储器模块304a、304b及304c)。并且，所述存储器模块中的每一者包含多个存储器芯片。多个存储器模块(例如，参见存储器模块304a、304b及304c)中的每一存储器模块可为存储器模块102或存储器模块202。存储器模块系统302及402各自还包含至少一个外部控制器(例如，参见外部控制器306a及306b)及至少一个接口装置(例如，参见接口装置308a及308b)。
34.存储器模块系统302及402各自被展示为具有总线310(其可包含多根总线)，所述总线连接多个存储器模块(例如，参见存储器模块304a、304b及304c)、(若干)外部控制器
(例如，参见外部控制器306a及306b)及(若干)接口装置(例如，参见接口装置308a及308b)。
35.存储器模块系统302及402各自也被展示为具有接口装置(例如，参见接口装置308a及308b)。如所展示，存储器模块302及402的不同实施例可具有一个接口装置(例如，接口装置308a)、两个接口装置(例如，接口装置308a及308b)或多于两个接口装置。并且，如所提及，应理解，虚线框表示任选组件。接口装置(例如，参见接口装置308a及308b)可经配置以传达存储器模块系统302及402中的每一者的输入及输出数据。输入及输出数据可绕过存储器模块系统302及402中的一者安装在其中的相应系统的处理器(例如，主处理器)(例如，参见接口308a及308b经由连接318a及318b连接到存储器模块系统302及402中的一者安装在其中的系统的其它装置314且绕过所述系统的处理器312)。在一些实施例中，如图3中所展示，输入及输出数据绕过存储器模块系统302及402中的一者安装在其中的系统的数据总线(例如主数据总线)(例如，参见接口308a及308b经由连接318a及318b连接到所述系统的其它装置314且绕过所述系统的总线316(其可具有多根总线)。应理解，虚线连接表示任选连接。
36.而且，总线310可为存储器模块系统302及402中的一者安装在其中的系统的总线(例如，参见总线316)的一部分，所述总线将存储器模块系统302及402中的一者连接到所述存储器模块系统安装在其中的系统的其余部分。如由将所述存储器模块系统连接到总线316及所述系统的其余部分的总线310的虚线部分所展示，在一些实施例中总线310可与总线316分开且在其它实施例中其可连接到总线316。应理解，虚线连接表示任选连接。存储器模块系统302及402中的每一者的控制器中的一或多者(例如，参见控制器306a及306b)可仲裁通过总线310及绕过总线316的连接(例如，参见连接318a及318b)传达的数据。
37.如所展示，(若干)外部控制器(例如，参见外部控制器306a及306b)与存储器模块系统302及402中的每一者中的多个存储器模块(例如，参见存储器模块304a、304b及304c)分开。在存储器模块系统302及402的一些实施例中，至少一个外部控制器可经配置以协调由多个存储器模块的控制器(例如，参见控制器106a及106b以及存储器模块102、202及304a到304c)进行的计算。而且，(若干)外部控制器可经配置以协调通过多个存储器模块的接口装置(例如，参见接口装置108a及108b以及存储器模块102、202及304a到304c)的通信。
38.而且，如所展示，接口装置(例如，参见接口装置308a及308b)可与存储器模块系统302及402中的每一者中的多个存储器模块(例如，参见存储器模块304a、304b及304c)分开。存储器模块系统302及402的接口装置(例如，参见接口装置308a及308b)各可包含至少部分无线地通信的无线接口装置或可包含在芯片之间提供光学通信的芯片内光学互连。存储器模块系统302及402的接口装置的另一部分可经由电线进行通信。存储器模块系统302及402的接口装置各自也可为具有多种能力及/或通道及通道类型的混合接口装置。存储器模块系统302及402的接口装置可各为、包含网络接口装置(例如无线网络接口装置)，或为网络接口装置的一部分。存储器模块系统302及402的接口装置可各自包含无线接口装置及/或有线链路可经配置以通过一或多个有线及/或无线网络、对等链路、端口、总线等进行通信。
39.而且，多个存储器模块(例如，参见存储器模块304a、304b及304c)可为多种不同类型的存储器结构。例如，多个存储器模块可为以下项、为以下项的一部分或包含以下项：一或多个dimm、一或多个so-dimm、一或多个rdimm、一或多个微型rdimm、一或多个插口式存储器堆叠、存储器的一或多个插口式系统级封装或另一类型的pop、不同类型的存储器结构或
模块中的一或多者，或其任何组合。
40.而且，本文中所描述的每一存储器模块可为不同类型的存储器结构。例如，本文中所描述的存储器模块可为以下项、为以下项的一部分或包含以下项：dimm、so-dimm、rdimm、微型rdimm、插口式存储器堆叠或存储器的插口式系统级封装或另一类型的pop。
41.例如，在存储器模块系统302或402的一些实施例中，所述系统可包含多个dimm。并且，多个dimm中的每一dimm可包含经配置以用于插入到与多个dimm分开的额外pcb的存储器插槽中的pcb。而且，多个dimm中的每一dimm可包含耦合到pcb的多个存储器芯片、pcb的每一侧上的多个电触点、耦合到pcb的至少一个控制器(例如至少一个专用控制器)及经配置以传达dimm的输入及输出数据的至少一个接口装置。输入及输出数据绕过dimm及系统安装在其中的计算装置的处理器。并且，在具有dimm的系统302及402的此类实施例中，至少一个接口装置可经配置以将输入及输出数据传达到多个dimm中的至少一个其它dimm。
42.而且，在具有dimms的系统302及402的此类实施例中，至少一个外部控制器与多个dimm分开且可经配置以协调由多个dimm的专用控制器进行的计算。至少一个外部控制器还可经配置以协调通过多个dimm的接口装置的通信。并且，在此类实施例中，额外pcb与多个dimm分开且可包含经配置以接纳多个dimm的多个存储器插槽。而且，(若干)外部控制器可耦合到额外pcb，且额外pcb可为母板且(若干)外部控制器可包含中央处理单元(cpu)或另一类型的处理器，例如专用控制器。
43.在一些实施例中，多个dimm中的每一dimm的至少一个控制器可为专用控制器。例如，控制器可为以下项、为以下项的一部分或包含以下项：gpu、ai加速器、npu、另一类型的专用控制器、pim单元或其任何组合。
44.在一些实施例中，多个dimm中的dimm的一个接口装置可包含经配置以至少部分无线地通信的无线接口装置或可包含在芯片之间提供光学通信的芯片内光学互连。且，在此类实例中，对于多个dimm中的每一dimm，dimm的无线接口装置可经配置以经由绕过代管系统302或402的计算装置的处理器的一或多个无线通信链路接收控制器的输入数据且将控制器的输出数据传达到一或多个用户接口，所述系统安装在所述计算装置中。一或多个用户接口可包含任何类型的用户接口(ui)中的一或多者，包含触觉ui(触摸)、视觉ui(视力)，例如gui(经由图形显示器或监视器)、听觉ui(声音)、嗅觉ui(气味)、均衡ui(平衡)、味觉ui(味道)或其任何组合。
45.在一些实施例中，dimm可经由一或多个高速无线接口彼此进行通信。由于dimm可经安装、对准及彼此靠近，因此可使用具有接近传输器的高速无线接口在dimm当中传输数据。而且，电线可经由每一dimm的一侧而不是在插入存储器插槽中时将所述dimm连接到pcb的侧连接所述dimm。
46.一些实施例可包含具有多个存储器芯片、多个电触点及一或多个专用控制器的设备。并且，此设备可具有网络接口装置，所述网络接口装置经配置以通过绕过所述设备安装在其中的计算装置的主处理器的一或多个通信网络传达专用控制器的输入及输出数据。
47.在一些实施例中，此设备可包含经配置以用于插入到母板的存储器插槽中的印刷电路板(pcb)。并且，多个存储器芯片可耦合到pcb。并且，多个电触点可在pcb的每一侧上。而且，(若干)专用控制器可耦合到pcb。并且，网络接口装置可耦合到pcb。在此类实例及其它实例中，(若干)专用控制器可包含图形处理单元(gpu)及/或另一类型的专用控制器，例
如ai加速器。在此类实例及其它实例中，一个网络接口装置可包含经配置以通过一或多个无线网络进行通信的无线网络接口装置。并且，一或多个通信网络可绕过所述设备安装在其中的计算装置的主数据总线。
48.所述设备还可包含第一连接，所述第一连接经配置以将多个存储器芯片连接到多个电触点中的至少一些以将多个存储器芯片的输入及输出数据传达到所述系统安装在其中的计算装置的主处理器。所述设备还可包含第二连接，所述第二连接经配置以将多个存储器芯片连接到专用控制器。并且，所述设备可包含第三连接，所述第三连接经配置以将专用控制器连接到网络接口装置使得网络接口装置经由绕过所述设备安装在其中的计算装置的主处理器的通信路径从其它装置接收专用控制器的输入数据且将专用控制器的输出数据传达到其它装置。
49.所述设备还可包含仲裁器，所述仲裁器经配置以解决当主处理器试图存取多个存储器芯片中的数据而专用控制器正在存取多个存储器芯片时的冲突。
50.一些实施例可包含具有多个双列直插式存储器模块(dimm)的系统。多个dimm中的每一dimm可包含经配置以用于插入到与多个dimm分开的额外pcb的存储器插槽中的pcb。多个dimm中的每一dimm可包含耦合到pcb的多个存储器芯片及在pcb的每一侧上的多个电触点。多个dimm中的每一dimm可包含耦合到pcb的专用控制器。并且，多个dimm中的每一dimm可包含耦合到pcb且经配置以通过绕过所述系统安装在其中的计算装置的主处理器的一或多个通信网络进行通信的网络接口装置。
51.在一些实施例中，此系统可包含与多个dimm分开且经配置以协调由多个dimm的专用控制器进行的计算的外部控制器。并且，在此类实施例中，所述系统可具有与多个dimm分开且包含经配置以接纳多个dimm的多个存储器插槽的额外pcb。并且，外部控制器可耦合到额外pcb。而且，在此类实施例中，额外pcb可为母板且外部控制器可包含中央处理单元(cpu)。
52.在此类实例及其它实例中，专用控制器可包含gpu)及/或另一类型的专用控制器，例如ai加速器。并且，在此类实例及其它实例中，多个dimm中的每一dimm的网络接口装置可包含经配置以通过无线网络进行通信的无线网络接口装置。
53.在一些实施例中，对于多个dimm中的每一dimm，dimm的无线网络接口装置经配置以经由绕过所述系统安装在其中的计算装置的主处理器的一或多个无线通信链路接收专用控制器的输入数据且将专用控制器的输出数据传达到一或多个显示器。
54.一些实施例可包含dimm。dimm可包含经配置以用于插入到母板的存储器插槽中的印刷电路板(pcb)。dimm还可包含耦合到pcb的多个存储器芯片及在pcb的每一侧上的多个电触点。dimm还可包含耦合到pcb的专用控制器。dimm还可包含网络接口装置，所述网络接口装置耦合到pcb且经配置以通过绕过dimm安装在其中的计算装置的主处理器的一或多个通信网络传达专用控制器的输入及输出数据。在此类实施例及其它实施例中，且在dimm位于移动装置中的情况下，dimm可为小外形双列直插式存储器模块(so-dimm)。而且，在此类实例及其它实例中，专用控制器包含图形处理单元(gpu)及/或另一类型的专用控制器，例如ai加速器。并且，在此类实例及其它实例中，网络接口装置可包含经配置以通过一或多个无线网络进行通信的无线网络接口装置。
55.此外，在此类实例及其它实例中，dimm可包含第一连接，所述第一连接经配置以将
多个存储器芯片连接到所述电触点中的至少一些以将多个存储器芯片的输入及输出数据传达到所述系统安装在其中的计算装置的主处理器。dimm还可包含第二连接，所述第二连接经配置以将多个存储器芯片连接到gpu。并且，dimm可包含第三连接，所述第三连接经配置以将gpu连接到网络接口装置使得网络接口装置经由绕过dimm安装在其中的计算装置的主处理器的通信路径从其它装置接收gpu的输入数据且将gpu的输出数据传达到其它装置。
56.此外，在此类实例及其它实例中，一或多个通信网络绕过dimm安装在其中的计算装置的主数据总线。
57.并且，dimm可包含仲裁器，所述仲裁器经配置以解决当主处理器试图存取多个存储器芯片中的数据而专用控制器正在存取dimm的多个存储器芯片时的冲突。
58.图5说明根据本公开的一些实施例的至少包含计算装置502、522a、522b、522c及522d的实例联网系统500。而且，图5说明作为联网系统500的部分的实例计算装置502的实例部分。并且，图5展示如何将此类计算装置集成到各种机器、设备及系统中，例如iot装置、移动装置、通信网络装置及设备(例如，参见基站530)、器具(例如，参见器具540)及车辆(例如，参见车辆550)。
59.计算装置502及联网系统500的其它计算装置(例如，参见计算装置522a、522b、522c及522d)可通信地耦合到一或多个通信网络520。计算装置502至少包含总线506、控制器508(例如cpu)、第一存储器510、网络接口512、数据存储系统514、其它组件516(其可为在移动或计算装置中发现的任何类型的组件，例如gps组件、i/o组件(此类各种类型的用户接口组件)、传感器以及相机)及第二存储器518(其可包含存储器模块102或202或存储器模块系统302或402)。其它组件516可包含一或多个用户接口(例如，gui、听觉用户接口、触觉用户接口等)、显示器、不同类型的传感器、触觉、音频及/或视觉输入/输出装置、额外专用存储器、一或多个额外控制器(例如gpu)或其任何组合。总线506通信地耦合控制器508、第一存储器510、网络接口512、数据存储系统514及其它组件516，且在一些实施例中可将此类组件耦合到第二存储器512。如所提及，应理解，虚线框及连接表示任选组件。
60.计算装置502包含计算机系统，所述计算机系统至少包含可经由总线506(其可包含多根总线)彼此进行通信的控制器508、第一存储器510及第二存储器518(例如，只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)、静态随机存取存储器(sram)、交叉点或交错型存储器、交错存储器等)及数据存储系统514。在一些实施例中，第二存储器518可不通过总线506进行通信。
61.换句话说，图5包含具有可在其中操作本公开的实施例的计算机系统的计算装置502的框图。在一些实施例中，计算机系统可包含一组指令，所述指令在被执行时用于致使机器至少部分地执行本文中所论述的方法中的任何一或多者。在此类实施例中，所述机器可连接(例如，经由网络接口512联网)到lan、内联网、外联网及/或因特网(例如，参见(若干)网络520)中的其它机器。所述机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作，作为对等(或分布式)网络环境中的对等机器，或作为云计算基础设施或环境中的服务器或客户端机器。
62.控制器508表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，所述处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器、单指令多数据(simd)、多指令多数据(mimd))，或实施其它
指令集的处理器，或实施指令集组合的处理器。控制器508也可为一或多个专用处理装置，例如asic、可编程逻辑(例如fpga)、数字信号处理器(dsp)、网络处理器等。控制器508经配置以执行用于执行本文中所论述的操作及步骤的指令。控制器508可进一步包含用以通过一或多个通信网络(例如(若干)网络520)进行通信的网络接口装置，例如网络接口512。
63.数据存储系统514可包含其上存储有体现本文中所描述的方法或功能中的任何一或多者的一或多组指令或软件的机器可读存储媒体(也被称为计算机可读媒体)。数据存储系统514可具有执行能力，例如其可至少部分地执行驻留在所述数据存储系统中的指令。所述指令还可完全地或至少部分地驻留在第一存储器510及第二存储器518中的至少一者内及/或在由计算机系统执行期间驻留在控制器508内，第一存储器510及第二存储器518中的至少一者以及控制器508也构成机器可读存储媒体。第一存储器510可为或包含计算装置502的主存储器。第一存储器510及第二存储器518可具有执行能力，例如其可至少部分地执行驻留在所述存储器中的指令。
64.如所提及，联网系统500包含计算装置，且所述计算装置中的每一者可包含一或多根总线、控制器、存储器、网络接口、存储系统及其它组件。而且，图5中所展示且本文中所描述的计算装置中的每一者可包含移动装置等或为其的一部分，例如智能手机、平板计算机、iot装置、智能电视、智能手表、眼镜或其它智能家用器具、车载信息系统、可穿戴智能装置、游戏机、pc、数码相机或其任何组合。如所展示，计算装置可连接到(若干)网络520，所述网络至少包含装置本地网络(例如蓝牙等)、广域网(wan)、局域网(lan)、内联网、移动无线网络(例如4g或5g)、外联网、因特网及/或其任何组合。在一些实施例中，如虚线连接519所展示，第二存储器518可包含至少一个网络接口使得其可经由(若干)通信网络520与其它装置单独地进行通信。例如，第二存储器518的存储器模块或存储器模块系统(例如，参见存储器模块102及202，及存储器模块系统302及402)可具有其自身的网络接口使得此组件可经由(若干)通信网络520与其它装置单独地进行通信。
65.本文中所描述的计算装置中的每一者可为以下项或被以下项替换：个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络器具、服务器、网络路由器、交换机或网桥，或能够执行一组指令(按顺序或其它)的任何机器，所述指令指定由那个机器待进行的动作。
66.而且，虽然对于图5中所展示的计算装置502说明单个机器，但术语“机器”还应被理解为包含个别地或联合地执行一组(或多组)指令以执行本文中所论述的方法或操作中的一或多者的任何机器集合。且，所说明计算装置以及计算系统中的每一者可各至少包含总线及/或母板、一或多个控制器(例如一或多个cpu)、可内含暂时性数据存储装置的主存储器、至少一种类型的网络接口、可内含永久性数据存储装置的存储系统及/或其任何组合。在一些多装置实施例中，一个装置可完成本文中所描述的方法的一些部分，接着通过网络将完成结果发送到另一装置使得另一装置可继续本文中所描述的方法的其它步骤。
67.虽然存储器、控制器及数据存储部分在实例实施例中被展示为各是单个部分，但每一部分应被理解为包含可存储指令且执行它们相应操作的单个部分或多个部分。术语“机器可读存储媒体”还应被理解为包含能够存储或编码以供机器执行且致使机器执行本公开的方法中的任何一或多者的一组指令的任何媒体。因此，术语“机器可读存储媒体”应被理解为包含但不限于固态存储器、光学媒体及磁性媒体。
68.已依据对计算机存储器内的数据位的操作的算法及符号表示来呈现前述详细描述的一些部分。这些算法描述及表示是被数据处理领域的技术人员用来最有效地向所属领域的其他技术人员传达他们的工作实质的方式。算法在此被认为且通常被认为是导向所期望结果的自洽操作序列。所述操作是需要对物理量进行物理操纵的那些操作。通常，尽管并非必需的，但这些量采取能够被存储、组合、比较及以其它方式操纵的电或磁性信号的形式。已证明，有时主要出于通用的原因将这些信号称为位、值、元素、符号、字符、项、数字等是方便的。
69.然而，应记住，所有这些及类似术语应与适当物理量相关联且仅仅是应用于这些量的方便标签。本公开可涉及计算机系统或类似电子计算装置的动作及过程，所述计算机系统或类似电子计算装置将表示为计算机系统的寄存器及存储器内的物理(电子)量的数据操纵及变换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
70.本公开还涉及用于执行本文中的操作的设备。这个设备可经专门构造用于预期目的，或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储媒体中，例如任何类型的磁盘，包含软盘、光盘、cd-rom及磁光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡或适合存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
71.本文中所提出的算法及显示并非固有地与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或可证明构造更专用设备来执行所述方法是方便的。多种这些系统的结构将如在以下描述中所阐述那样出现。另外，未参考任何特定编程语言描述本公开。将明白，可使用多种编程语言来实施如本文中所描述的本公开的教示。
72.本公开可被提供为计算机程序产品或软件，所述计算机程序产品或软件可包含其上存储有指令的机器可读媒体，所述指令可用以对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
73.在前述说明书中，本公开的实施例已参考其特定实例实施例进行描述。将显而易见的是，在不脱离如所附权利要求书中所阐述的本公开的实施例的更广泛精神及范围的情况下，可对本公开进行各种修改。因此，说明书及附图应被视为说明性意义而非限制性意义。