GOA电路及显示面板的制作方法

goa电路及显示面板
技术领域
1.本技术涉及显示技术领域，具体涉及一种goa电路及显示面板。


背景技术：

2.现有液晶拼接屏需实现源极驱动侧及栅极驱动侧双边的侧印和印刷电路板的绑定，拼接时其单板模组仍需实现双边拼接，使得拼接风险及单板制程难度大，驱动和模组成本较高。
3.goa(gatedriver on array，集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分。
4.因此，如何提供一种goa电路，通过将该goa电路集成于显示区域，使液晶拼接屏只需要单边侧印及拼接，并在保证电路功能的情况下缩小电路布局的空间，增加显示面板的开口率，满足显示面板窄边框及高分辨率的要求是现有面板厂家需要努力攻克的难关。


技术实现要素：

5.本技术实施例的目的在于提供一种goa路及显示面板，该goa电路结构简单，能够在保证电路功能的情况下缩小电路布局的空间，增加显示面板的开口率，满足显示面板窄边框及高分辨率的要求。
6.一方面，本技术实施例提供一种goa电路，包括多级级联的goa单元，每一级goa单元均包括：上拉控制模块、输出模块、级传模块、下拉模块以及下拉维持模块；所述上拉控制模块，接入上一级级传信号以及参考高电平信号，并电性连接于第一节点，所述上拉控制模块用于在所述上一级级传信号的控制下将所述第一节点的电位拉高至所述参考高电平的电位；所述输出模块，接入第一时钟信号，并电性连接于所述第一节点以及所述本级扫描信号，所述输出模块用于在所述第一节点的电位控制下输出所述本级扫描信号；所述级传模块，接入所述第一时钟信号，并电性连接于所述第一节点以及本级级传信号，所述级传模块用于在所述第一节点的电位控制下输出所述本级级传信号；所述下拉模块，接入下一级扫描信号、所述本级级传信号、所述本级扫描信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于第一节点、第二节点，所述下拉模块用于在所述下一级扫描信号的控制下拉低所述第一节点、所述第二节点以及所述本级级传信号的电位至所述第一参考低电平信号的电位，并拉低所述本级扫描信号的电位至所述第二参考低电平信号的电位；所述下拉维持模块，接入复位信号、第二时钟信号、所述本级扫描信号、所述第一参考低电平信号以及所述第二参考低电平信号，并电性连接于所述第一节点、所述第二节点，所述下拉维持模块用于在所述复位信号以及所述第二时钟信号的控制下使所述第一节点以及所述第二节点的电位保持在所述第一参考低电平信号的电位，并使所述本级扫描信号的电位保持在所述第二参考低电平信号的电位。
7.可选地，在本技术的一些实施例中，所述goa单元还包括自举电容，所述自举电容的两端分别电性连接于所述第一节点与所述本级扫描信号，所述自举电容用于二次抬升所
述第一节点的电位，确保所述本级扫描信号正常输出。
8.可选地，在本技术的一些实施例中，所述上拉控制模块包括第一晶体管，所述第一晶体管的栅极接入所述上一级级传信号，所述第一晶体管的第一电极接入所述参考高电平信号，所述第一晶体管的第二电极电性连接于所述第一节点。
9.可选地，在本技术的一些实施例中，所述输出模块包括第二晶体管，所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的第一电极接入所述第一时钟信号，所述第二晶体管的第二电极电性连接于所述本级扫描信号。
10.可选地，在本技术的一些实施例中，所述级传模块包括第三晶体管，所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的第一电极接入所述第一时钟信号，所述第三晶体管的第二电极电性连接于本级级传信号。
11.可选地，在本技术的一些实施例中，所述下拉模块包括第四晶体管、第五晶体管、第六晶体管以及第七晶体管，所述第四晶体管的栅极接入所述本级级传信号，所述第四晶体管的第一电极电性连接于所述本级扫描信号，所述第四晶体管的第二电极电性连接于所述第二节点；所述第五晶体管的栅极接入所述下一级扫描信号，所述第五晶体管的第一电极电性连接于所述本级扫描信号，所述第五晶体管的第二电极接入所述第二参考低电平信号；所述第六晶体管的栅极接入所述下一级扫描信号，所述第六晶体管的第一电极电性连接于所述第一节点，所述第六晶体管的第二电极电性连接于所述第二节点；所述第七晶体管的栅极接入所述下一级扫描信号，所述第七晶体管的第一电极电性连接于所述第二节点，所述第七晶体管的第二电极接入所述第一参考低电平信号。
12.可选地，在本技术的一些实施例中，所述下拉维持模块包括第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管以及第十五晶体管，所述第八晶体管的栅极电性连接于第三节点，所述第八晶体管的第一电极电性连接于所述第一节点，所述第八晶体管的第二电极电性连接于所述第二节点；所述第九晶体管的栅极电性连接于所述第三节点，所述第九晶体管的第一电极电性连接于所述第二节点，所述第九晶体管的第二电极接入所述第一参考低电平信号；所述第十晶体管的栅极电性连接于所述第三节点，所述第十晶体管的第一电极电性连接于所述本级扫描信号，所述第十晶体管的第二电极接入所述第二参考低电平信号；所述第十一晶体管的栅极和所述第十一晶体管的第一电极均接入所述第二时钟信号，所述第十一晶体管的第二电极电性连接于第四节点；所述第十二晶体管的栅极电性连接于所述第四节点，所述第十二晶体管的第一电极接入所述第二时钟信号，所述第十二晶体管的第二电极电性连接于所述第三节点；所述第十三晶体管的栅极电性连接于第五节点，所述第十三晶体管的第一电极电性连接于所述第四节点，所述第十三晶体管的第二电极接入所述第一参考低电平信号；所述第十四晶体管的栅极电性连接于所述第五节点，所述第十四晶体管的第一电极电性连接于所述第三节点，所述第十四晶体管的第二电极接入所述第一参考低电平信号；所述第十五晶体管的栅极接入所述复位信号，所述第十五晶体管的第一电极电性连接于所述第五节点，所述第十五晶体管的第二电极接入所述第一参考低电平信号。
13.可选地，在本技术的一些实施例中，所述第一时钟信号的电位与所述第二时钟信号的电位相反。
14.可选地，在本技术的一些实施例中，工作时，启动信号输入第一级goa单元的所述
上拉控制模块中以及最后一级goa单元的所述下拉模块中。
15.另一方面，本技术提供一种显示面板，包括显示区域以及集成设置在所述显示区域上的如上所述的goa电路。
16.在本技术实施例提供的goa电路及显示面板中，本技术实施例提供一种goa电路，包括多级级联的goa单元，每一级goa单元均包括：上拉控制模块、输出模块、级传模块、下拉模块以及下拉维持模块。该goa电路结构简单，能够在保证电路功能的情况下缩小电路布局的空间，增加显示面板的开口率，满足显示面板窄边框及高分辨率的要求。
附图说明
17.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1为本技术实施例提供的goa电路的结构示意图；
19.图2为本技术实施例提供的goa电路中一goa单元的第一种实施方式的结构示意图；
20.图3为本技术实施例提供的goa电路中一goa单元的第一种实施方式的电路示意图；
21.图4为本技术实施例提供的goa电路中一goa单元的第二种实施方式的结构示意图；
22.图5为本技术实施例提供的goa电路中一goa单元的第二种实施方式的电路示意图；
23.图6为本技术实施例提供的goa电路中一goa单元的信号时序图；
24.图7为本技术实施例提供的显示面板的结构示意图。
具体实施方式
25.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
26.本技术实施例提供一种goa电路及显示面板，该goa电路结构简单，能够在保证电路功能的情况下缩小电路布局的空间，增加显示面板的开口率，满足显示面板窄边框及高分辨率的要求。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。另外，在本技术的描述中，术语“包括”是指“包括但不限于”。术语“第一”、“第二”、“第三”等仅仅作为标示使用，其用于区别不同对象，而不是用于描述特定顺序。
27.本技术所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本技术实施例中，为区分晶体管除栅极之外的两极，将源极与漏极中的一者称为第一电
极，将源极和漏极中的另一者称为第二电极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为第一电极、输出端为第二电极。此外本技术实施例所采用的晶体管为n型晶体管或p型晶体管，其中，n型晶体管为在栅极为高电位时导通，在栅极为低电位时截止；p型晶体管为在栅极为低电位时导通，在栅极为高电位时截止。
28.请参阅图1，图1为本技术实施例提供的goa电路的结构示意图。如图1所示，本技术实施例提供的goa电路包括多级级联的goa单元。图1以级联的第n-1级goa单元、第n级goa单元和第n 1级goa单元为例。
29.当第n级goa单元工作时，第n级goa单元输出的扫描信号为高电位，用于打开显示面板中一行中每个像素的晶体管开关，并通过数据信号对每个像素中的像素电极进行充电；第n级级传信号用于控制第n 1级goa单元的工作；当第n 1级goa单元工作时，第n 1级goa单元输出的扫描信号为高电位，同时第n级goa单元输出的扫描信号为低电位。
30.请参阅图2，图2为本技术实施例提供的goa电路中一goa单元的第一种实施方式的结构示意图。如图2所示，该goa单元包括：上拉控制模块101、输出模块102、级传模块103、下拉模块104、下拉维持模块105。
31.其中，上拉控制模块101接入上一级级传信号st(n-1)以及参考高电平信号vgh，并电性连接于第一节点q，上拉控制模块101用于在上一级级传信号st(n-1)的控制下将第一节点q的电位拉高至参考高电平的电位。
32.其中，输出模块102，接入第一时钟信号ck，并电性连接于第一节点q以及本级扫描信号g(n)，输出模块102用于在第一节点q的电位控制下输出本级扫描信号g(n)。
33.其中，级传模块103，接入第一时钟信号ck，并电性连接于第一节点q以及本级级传信号st(n)，级传模块103用于在第一节点q的电位控制下输出本级级传信号st(n)。
34.其中，下拉模块104，接入下一级扫描信号g(n 1)、本级级传信号st(n)、本级扫描信号g(n)、第一参考低电平信号vssq以及第二参考低电平信号vssg，并电性连接于第一节点q、第二节点p，下拉模块104用于在下一级扫描信号g(n 1)的控制下拉低第一节点q、第二节点p以及本级级传信号st(n)至第一参考低电平信号vssq的电位，并拉低本级扫描信号g(n)至第二参考低电平信号vssg的电位。
35.其中，下拉维持模块105，接入复位信号reset、第二时钟信号ckn 1、本级扫描信号g(n)、第一参考低电平信号vssq以及第二参考低电平信号vssg，并电性连接于第一节点q、第二节点p，下拉维持模块105用于在复位信号reset以及第二时钟信号ckn 1的控制下使第一节点q以及第二节点p的电位保持在第一参考低电平信号vssq的电位，并使本级扫描信号g(n)的电位保持在第二参考低电平信号vssg的电位。
36.其中，goa单元还包括自举电容c
st
，自举电容c
st
的两端分别电性连接于第一节点q与本级扫描信号g(n)，自举电容c
st
用于二次抬升第一节点q的电位，确保本级扫描信号g(n)正常输出。
37.本技术提供的goa电路结构简单，能够在保证电路功能的情况下缩小电路布局的空间，增加显示面板的开口率，满足显示面板窄边框及高分辨率的要求。
38.另外，由于将本技术的goa电路放置于显示区内部，信号数目简单，可以减少信号之间的串扰，同时可搭配高迁移率的器件，且器件数量较少，尺寸较小，因而大幅度减少了goa电路设计空间，从而可以加大关键器件的大小，比如可以增大输出模块102中器件的大
小，从而保证大尺寸高清窄边框液晶显示面板的推力。
39.请参阅图3，图3为本技术实施例提供的goa电路中一goa单元的第一种实施方式的电路示意图。如图3所示，上拉控制模块101包括第一晶体管t1，第一晶体管t1的栅极接入上一级级传信号st(n-1)，第一晶体管t1的第一电极接入参考高电平信号vgh，第一晶体管t1的第二电极电性连接于第一节点q。
40.其中，输出模块102包括第二晶体管t2，第二晶体管t2的栅极电性连接于第一节点q，第二晶体管t2的第一电极接入第一时钟信号ck，第二晶体管t2的第二电极电性连接于本级扫描信号g(n)。
41.其中，级传模块103包括第三晶体管t3，第三晶体管t3的栅极电性连接于第一节点q，第三晶体管t3的第一电极接入第一时钟信号ck，第三晶体管t3的第二电极电性连接于本级级传信号st(n)。
42.其中，下拉模块104包括第四晶体管t4、第五晶体管t5、第六晶体管t6以及第七晶体管t7，第四晶体管t4的栅极接入本级级传信号st(n)，第四晶体管t4的第一电极电性连接于本级扫描信号g(n)，第四晶体管t4的第二电极电性连接于第二节点p；第五晶体管t5的栅极接入下一级扫描信号g(n 1)，第五晶体管t5的第一电极电性连接于本级扫描信号g(n)，第五晶体管t5的第二电极接入第二参考低电平信号vssg；第六晶体管t6的栅极接入下一级扫描信号g(n 1)，第六晶体管t6的第一电极电性连接于第一节点q，第六晶体管t6的第二电极电性连接于第二节点p；第七晶体管t7的栅极接入下一级扫描信号g(n 1)，第七晶体管t7的第一电极电性连接于第二节点p，第七晶体管t7的第二电极接入第一参考低电平信号vssq。
43.其中，下拉维持模块105包括第八晶体管t8、第九晶体管t9、第十晶体管t10、第十一晶体管t11、第十二晶体管t12、第十三晶体管t13、第十四晶体管t14以及第十五晶体管t15，第八晶体管t8的栅极电性连接于第三节点m，第八晶体管t8的第一电极电性连接于第一节点q，第八晶体管t8的第二电极电性连接于第二节点p；第九晶体管t9的栅极电性连接于第三节点m，第九晶体管t9的第一电极电性连接于第二节点p，第九晶体管t9的第二电极接入第一参考低电平信号vssq；第十晶体管t10的栅极电性连接于第三节点m，第十晶体管t10的第一电极电性连接于本级扫描信号g(n)，第十晶体管t10的第二电极接入第二参考低电平信号vssg；第十一晶体管t11的栅极和第十一晶体管t11的第一电极均接入第二时钟信号ckn 1，第十一晶体管t11的第二电极电性连接于第四节点n；第十二晶体管t12的栅极电性连接于第四节点n，第十二晶体管t12的第一电极接入第二时钟信号ckn 1，第十二晶体管t12的第二电极电性连接于第三节点m；第十三晶体管t13的栅极电性连接于第五节点s，第十三晶体管t13的第一电极电性连接于第四节点n，第十三晶体管t13的第二电极接入第一参考低电平信号vssq；第十四晶体管t14的栅极电性连接于第五节点s，第十四晶体管t14的第一电极电性连接于第三节点m，第十四晶体管t14的第二电极接入第一参考低电平信号vssq；第十五晶体管t15的栅极接入复位信号reset，第十五晶体管t15的第一电极电性连接于第五节点s，第十五晶体管t15的第二电极接入第一参考低电平信号vssq。
44.其中，第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7、第八晶体管t8、第九晶体管t9、第十晶体管t10、第十一晶体管t11、第十二晶体管t12、第十三晶体管t13、第十四晶体管t14、第十五晶体管t15为同类
型晶体管。
45.其中，第一时钟信号ck的电位与第二时钟信号ckn 1的电位相反。
46.具体地，工作时，启动信号stv输入第一级goa单元的上拉控制模块101中以及最后一级goa单元的下拉模块104中。
47.具体的，请参阅图4，图4为本技术实施例提供的goa电路中一goa单元的第二种实施方式的结构示意图。如图4所示，下拉模块104与下拉维持模块105均接入第一参考低电平信号vssq。
48.具体地，下拉模块104接入下一级扫描信号g(n 1)、本级级传信号st(n)、本级扫描信号g(n)、第一参考低电平信号vssq，并电性连接于第一节点q、第二节点p，下拉模块104用于在下一级扫描信号g(n 1)的控制下拉低第一节点q、第二节点p、本级级传信号st(n)以及本级扫描信号g(n)的电位至第一参考低电平信号vssq的电位。
49.其中，下拉维持模块105接入复位信号reset、第二时钟信号ckn 1、本级扫描信号g(n)、第一参考低电平信号vssq，并电性连接于第一节点q、第二节点p，下拉维持模块105用于在复位信号reset以及第二时钟信号ckn 1的控制下使第一节点q、第二节点p以及本级扫描信号g(n)的电位保持在第一参考低电平信号vssq的电位。
50.其中，上拉控制模块101接入上一级级传信号st(n-1)以及参考高电平信号vgh，并电性连接于第一节点q，上拉控制模块101用于在上一级级传信号st(n-1)的控制下将第一节点q的电位拉高至参考高电平的电位。
51.其中，输出模块102，接入第一时钟信号ck，并电性连接于第一节点q以及本级扫描信号g(n)，输出模块102用于在第一节点q的电位控制下输出本级扫描信号g(n)。
52.其中，级传模块103，接入第一时钟信号ck，并电性连接于第一节点q以及本级级传信号st(n)，级传模块103用于在第一节点q的电位控制下输出本级级传信号st(n)。
53.其中，goa单元还包括自举电容c
st
，自举电容c
st
的两端分别电性连接于第一节点q与本级扫描信号g(n)，自举电容c
st
用于二次抬升第一节点q的电位，确保本级扫描信号g(n)正常输出。
54.需要说明的是，本技术实施例提供的下拉维持模块105和下拉模块104均电性连接于第一参考低电平信号vssq，从而可以进一步简化goa电路的结构，减少信号数目，进而进一步减少信号之间的串扰，同时减少了goa电路设计空间，增加显示面板的开口率，满足显示面板窄边框及高分辨率的要求。
55.具体的，请参阅图5，图5为本技术实施例提供的goa电路中一goa单元的第二种实施方式的电路示意图。如图5所示，下拉模块104包括第四晶体管t4、第五晶体管t5、第六晶体管t6以及第七晶体管t7，第四晶体管t4的栅极接入本级级传信号st(n)，第四晶体管t4的第一电极电性连接于本级扫描信号g(n)，第四晶体管t4的第二电极电性连接于第二节点p；第五晶体管t5的栅极接入下一级扫描信号g(n 1)，第五晶体管t5的第一电极电性连接于本级扫描信号g(n)，第五晶体管t5的第二电极接入第一参考低电平信号vssq；第六晶体管t6的栅极接入下一级扫描信号g(n 1)，第六晶体管t6的第一电极电性连接于第一节点q，第六晶体管t6的第二电极电性连接于第二节点p；第七晶体管t7的栅极接入下一级扫描信号g(n 1)，第七晶体管t7的第一电极电性连接于第二节点p，第七晶体管t7的第二电极接入第一参考低电平信号vssq。
56.其中，下拉维持模块105包括第八晶体管t8、第九晶体管t9、第十晶体管t10、第十一晶体管t11、第十二晶体管t12、第十三晶体管t13、第十四晶体管t14以及第十五晶体管t15，第八晶体管t8的栅极电性连接于第三节点m，第八晶体管t8的第一电极电性连接于第一节点q，第八晶体管t8的第二电极电性连接于第二节点p；第九晶体管t9的栅极电性连接于第三节点m，第九晶体管t9的第一电极电性连接于第二节点p，第九晶体管t9的第二电极接入第一参考低电平信号vssq；第十晶体管t10的栅极电性连接于第三节点m，第十晶体管t10的第一电极电性连接于本级扫描信号g(n)，第十晶体管t10的第二电极接入第一参考低电平信号vssq；第十一晶体管t11的栅极和第十一晶体管t11的第一电极均接入第二时钟信号ckn 1，第十一晶体管t11的第二电极电性连接于第四节点n；第十二晶体管t12的栅极电性连接于第四节点n，第十二晶体管t12的第一电极接入第二时钟信号ckn 1，第十二晶体管t12的第二电极电性连接于第三节点m；第十三晶体管t13的栅极电性连接于第五节点s，第十三晶体管t13的第一电极电性连接于第四节点n，第十三晶体管t13的第二电极接入第一参考低电平信号vssq；第十四晶体管t14的栅极电性连接于第五节点s，第十四晶体管t14的第一电极电性连接于第三节点m，第十四晶体管t14的第二电极接入第一参考低电平信号vssq；第十五晶体管t15的栅极接入复位信号reset，第十五晶体管t15的第一电极电性连接于第五节点s，第十五晶体管t15的第二电极接入第一参考低电平信号vssq。
57.其中，上拉控制模块101包括第一晶体管t1，第一晶体管t1的栅极接入上一级级传信号st(n-1)，第一晶体管t1的第一电极接入参考高电平信号vgh，第一晶体管t1的第二电极电性连接于第一节点q。
58.其中，输出模块102包括第二晶体管t2，第二晶体管t2的栅极电性连接于第一节点q，第二晶体管t2的第一电极接入第一时钟信号ck，第二晶体管t2的第二电极电性连接于本级扫描信号g(n)。
59.其中，级传模块103包括第三晶体管t3，第三晶体管t3的栅极电性连接于第一节点q，第三晶体管t3的第一电极接入第一时钟信号ck，第三晶体管t3的第二电极电性连接于本级级传信号st(n)。
60.其中，第一时钟信号ck的电位与第二时钟信号ckn 1的电位相反。进一步地，工作时启动信号stv输入第一级goa单元的上拉控制模块101中以及最后一级goa单元的下拉模块104中。
61.请参阅图6，图6为本技术实施例提供的goa电路中一goa单元的信号时序图。图6中示意的是一帧时间内一组时钟控制信号的goa电路，采用的占空比为50/50的高频信号，在实际液晶显示器中可以根据需要设定不同占空比的时钟信号进行goa电路的驱动，也可以根据液晶显示器面板的负载设计多组高频时钟信号。具体地，复位信号reset接入使得第一节点q放电。启动信号stv输入第一级goa单元的上拉控制模块101中以及最后一级goa单元的下拉模块104中，用于给第一节点q充电。
62.具体地，goa电路的启动信号stv负责启动第一级goa电路，而第n 1级goa电路的启动信号stv由第n级goa电路的级传模块103中的本级级传信号st(n)的信号负责产生，这样就可以逐级打开goa驱动电路，实现行扫描驱动。
63.其中，第一时钟信号ck与第二时钟信号ckn 1的电位相反。其中，第二时钟信号ckn 1用于拉低第一节点q和本级扫描信号g(n)的电位。具体地，第一时钟信号ck与第二时钟信
号ckn 1为一组高低电位相同、相位相反的高频时钟信号，时钟信号的脉冲宽度、周期以及高低电位主要取决于液晶显示面板的扫描信号波形的设计需要，因此在实际液晶显示器应用中不一定是如图所示的占空比为50/50的信号，而且有时候根据面板设计的需要会采用不同数量的时钟信号来承受不同设计需要的负载。
64.其中，第一晶体管t1在上一级goa电路的st(n-1)信号以及第一晶体管t1的第一电极对应的上一级gate的输出信号g(n-1)信号控制下开启第n级的goa电路。
65.其中，第一节点q的波形存在两次的电位抬升主要是为了确保所述本级扫描信号g(n)正常输出，而且第一节点q还负责在gate波形输出的作用期间关闭下拉维持模块105对第一节点q和本级扫描信号g(n)的影响，而这一期间第一参考低电平信号vssq和第二参考低电平信号vssg的电位直接决定了第一节点q和本级扫描信号g(n)的输出波形。第一参考低电平信号vssq和第二参考低电平信号vssg均为直流负压源，主要作用是保持第一节点q和本级扫描信号g(n)非输出期间有一个稳定的关闭状态。
66.请参阅图7，图7为本技术实施例提供的显示面板的结构示意图。如图7所示，该显示面板包括显示区域100以及集成设置在显示区域100上的goa电路10；其中，该goa电路10与上述的goa电路10的结构和原理类似，这里不再赘述。
67.以上对本技术实施例所提供的一种goa电路及显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。