半导体结构及其形成方法与流程

技术特征：
1.一种半导体结构，包括：半导体衬底；互连结构，设置在所述半导体衬底上方，所述互连结构包括介电结构和在所述介电结构中彼此堆叠的多个金属线；衬底通孔(tsv)，延伸穿过所述半导体衬底以与所述多个金属线中的金属线接触；以及保护套，沿着所述衬底通孔的外侧壁设置并且将所述衬底通孔的外侧壁与所述互连结构的所述介电结构分开。2.根据权利要求1所述的半导体结构，其中，所述多个金属线包括金属1线和金属3线，并且所述保护套具有内侧壁，所述保护套的内侧壁与所述衬底通孔的所述外侧壁从对应于所述金属1线的第一高度到对应于所述金属3线的第二高度直接接触。3.根据权利要求1所述的半导体结构，其中，至少一个下部金属线设置在所述金属线和所述半导体衬底的上部表面之间，并且所述金属线对应于最远离所述半导体衬底的上部表面的所述衬底通孔的顶面。4.根据权利要求3所述的半导体结构，其中，所述金属线具有第一厚度以及所述至少一个底部金属线具有小于所述第一厚度的第二厚度。5.根据权利要求1所述的半导体结构，其中，所述保护套包括与所述金属线相同的金属，并且所述保护套的外侧壁包括在所述保护套的高度上方变化的一系列脊。6.根据权利要求1所述的半导体结构，其中，所述保护套包括：第一金属环，设置在所述半导体衬底的上方的第一高度处，所述第一高度对应于所述多个金属线的第一金属线；第二金属环，接触所述第一金属环的上部表面，所述第二金属环设置在所述半导体衬底的上方的第二高度处，所述第二高度对应于所述互连结构的第一通孔。7.根据权利要求6所述的半导体结构，其中，所述第一金属环具有第一环形厚度并且所述第二金属环具有不同于所述第一环形厚度的第二环形厚度。8.根据权利要求1所述的半导体结构，其中，所述衬底通孔从所述半导体衬底的最下部表面到所述保护套的上部表面显示恒定的宽度。9.一种形成半导体结构的方法，包括：接收半导体衬底；形成第一介电层，所述第一介电层包括在所述半导体衬底的上部表面上方的第一介电材料；在所述第一介电层中形成第一导电部件，并且同时形成具有由所述第一介电材料填充的第一开口的第一导电环结构；形成第二介电层，所述第二介电层包括在所述第一介电层上方并且在所述第一导电部件上方的第一介电材料；在所述第二介电层中形成第二导电部件，并且同时形成具有由所述第一介电材料填充的第二开口的第二导电环结构，其中所述第一导电环结构和所述第二导电环结构都沿着公共轴线延伸以建立保护套；执行蚀刻以从沿着所述第一导电环结构的所述公共轴线去除所述第一介电材料，去除所述半导体衬底的部分并且从沿着所述第一导电环结构和所述第二导电环结构的所述公
共轴线去除所述第一介电材料以形成到所述半导体衬底中并且穿过所述保护套的开口；以及利用导电材料填充所述开口以建立沿着所述公共轴线的衬底通孔(tsv)。10.一种半导体结构，包括：半导体衬底，所述半导体衬底包括导电器件部件；底部介电层，设置在所述半导体衬底上方，所述底部介电层具有第一介电常数；下部金属部件，所述下部金属部件设置在所述底部介电层中并且接触所述导电器件部件；中间介电层，设置在所述底部介电层上方，所述中间介电层具有比所述第一介电常数小的第二介电常数；中间金属部件，设置在所述中间介电层中并且耦接至所述下部金属部件；上部介电层，设置在所述中间介电层上方，所述上部介电层具有所述第二介电常数；上部金属部件，设置在所述上部介电层中并且通过所述下部金属部件和通过所述中间金属部件耦接至所述导电器件部件；衬底通孔(tsv)，延伸穿过所述半导体衬底，穿过所述底部介电层，并且穿过所述中间介电层以接触所述上部金属部件；以及保护金属套，沿着所述衬底通孔的外侧壁设置并且将所述衬底通孔的所述外侧壁与所述中间介电层分开，所述保护金属套具有下部表面，所述保护金属套的下部表面与所述下部金属部件的上部表面齐平并且向上延伸至所述衬底通孔的上部表面。

技术总结
一些实施例涉及半导体结构，该半导体结构包括半导体衬底以及设置在半导体衬底上方的n个互连结构。互连结构包括介电结构和在介电结构中彼此堆叠的多个金属线。衬底通孔(TSV)延伸穿过半导体衬底以接触多个金属线中的金属线。保护套沿着TSV的外侧壁设置，并且将TSV的外侧壁与互连结构的介电结构分开。本申请的实施例还涉及形成半导体结构的方法。施例还涉及形成半导体结构的方法。施例还涉及形成半导体结构的方法。


技术研发人员：李政勋 高敏峰 林杏芝 刘人诚 杨敦年
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2021.05.10
技术公布日：2022/7/14