一种双厚度栅氧化层mos控制晶闸管器件及其制备方法
技术领域
1.本发明属于半导体功率器件技术领域，具体涉及一种双厚度栅氧化层mos控制晶闸管器件及其制备方法。
背景技术：
2.mos控制晶闸管mct(mos-controlled thyristor)是一种场控双极型半导体功率器件，它是由美国ge公司的temple在1984年国际电子器件会议上最早提出，具有通过一个栅便可以控制器件开启和关断的特点，它有着极低的导通压降和高的浪涌电流承受能力。又具备mos场效应管输入阻抗高、驱动功率低和开关速度快的优点，克服了晶闸管速度慢、不能自关断和高压mos场效应管导通压降大的不足。所以mct被认为是很有发展前途的新型功率器件得到了半导体功率器件研究者们的广泛关注。
3.常规mos控制晶闸管mct基本结构如图1所示，包含，栅极，阳极，阴极，n型衬底，p型井，重掺杂的n型区，重掺杂p型区，n型井，jfet注入区，n缓冲层，背面重掺杂p型区。
4.控制mct开启的nmos和控制mct关断的pmos也标示在图1中。
5.当给栅极加正电压时，nmos导通，其漏极电流即为pnp（p型井/n型衬底/背面重掺杂p型区）晶体管提供了基极电流使其导通，pnp晶体管的集电极电流又为npn（重掺杂的n型区/ p型井/ n型衬底）晶体管提供了基极电流而使其导通，而npn晶体管的集电极电流又反过来成为pnp晶体管的基极电流，这种正反馈使αpnp αnpn》1，mct导通。
6.当给栅极加负电压时，pmos导通，使pnp晶体管的集电极电流大部分经pmos流向阴极而不注入npn晶体管的基极，因此，npn晶体管的集电极电流(即pnp晶体管的基极电流)减小，这又使得npn晶体管的基极电流减小，这种正反馈使αpnp αnpn《1,mct关断。
7.从器件的结构来看，n型井作为开启nmos中的有源区（source），因此要求n型井的掺杂浓度越浓越好，这样一来寄生电阻很小，可以确保器件导通压降的表现；同时，n型井还是关断pmos的井区（well），n型井的掺杂浓度直接影响pmos阈值电压（vgeth）的表现。如果n型井的掺杂浓度偏高，会导致pmos的阈值电压大幅升高；目前业内mct的栅极驱动电压是-5v~ 5v。如果关断pmos的阈值电压》5v, 就会导致mct器件无法正常关断。
8.常规解决的方案是减薄栅氧化层的厚度，例如500a~800a。通过栅氧化层的减薄，可以在较浓掺杂n型井的情况下，实现关断pmos的阈值电压减小。
9.但是，栅氧化层减薄带来的负面影响是开启nmos的阈值电压的降低，业内普遍在0.5v~1.0v范围。较低的nmos阈值电压会提升系统触发的误开启风险。同时，关断pmos的阈值电压减小的幅度也很有限。
技术实现要素：
10.为解决上述栅氧化层减薄时引起开启nmos的阈值电压的降低，进而提升系统触发的误开启风险的技术问题，本发明提供一种双厚度栅氧化层mos控制晶闸管器件及其制备
方法。
11.本发明采用如下技术方案：一种双厚度栅氧化层mos控制晶闸管器件，包括栅极、阳极、阴极、n型衬底、p型井、重掺杂n型区、重掺杂p型区、n型井、jfet注入区、n型缓冲层和背面重掺杂p型区；所述n型缓冲层位于所述n 型衬底底部；所述背面重掺杂p型区位于所述n型缓冲层底部；所述阳极位于所述背面重掺杂p型区底部；所述jfet注入区将n型衬底上方部分分为两个p型井，两个p型井内均设有n型井，且n型井与所述jfet注入区之间具有间隔，两个n型井背向jfet注入区一侧均设有重掺杂n型区，n型井与重掺杂n型区之间均设有重掺杂p型区；重掺杂n型区与重掺杂p型区顶部均设有阴极；两个阴极之间设有栅极，栅极的下方设有第一栅氧化层和第二栅氧化层，所述第一栅氧化层位于p型井和jfet注入区上方，所述第二栅氧化层位于n型井和部分重掺杂p型区上方，其中第一栅氧化层的厚度大于第二栅氧化层的厚度。
12.进一步地，所述第一栅氧化层的厚度大于1000
å
。
13.进一步地，所述第二栅氧化层的厚度为400-500
å
。
14.一种所述双厚度栅氧化层mos控制晶闸管器件的制备方法，包括以下步骤：s1.准备n型衬底，进行p型井、jfet注入区和n型井工艺和推进工艺；s2.在顶部沉积或生长第一厚度的栅氧化层；s3.在p型井和jfet注入区上方的栅氧化层上涂覆光刻胶，刻蚀去除n型井上方的栅氧化层，去除光刻胶得到第一栅氧化层；s4.在n型井上沉积或生长第二厚度的栅氧化层，得到第二栅氧化层，其中第二厚度小于第一厚度；s5.形成栅极，阳极，阴极，重掺杂的n型区，重掺杂p型区，n缓冲层和背面重掺杂p型区。
15.本发明的有益效果：本发明提出了一种新颖的mos控制晶闸管器件结构。通过一张厚氧光罩（thicker gate oxide mask）实现p型井&jfet区域和n型井&重掺杂p型区的栅氧厚度差异，从而使得器件中开启nmos 和关断pmos的阈值电压独立可调，实现了器件性能的优化和提升。
附图说明
16.图1是常规mos控制晶闸管mct基本结构示意图；图2是本发明实施例mos控制晶闸管mct基本结构示意图；图3是本发明实施例进行p型井、jfet注入区和n型井工艺示意图；图4是本发明实施例在顶部沉积第一厚度的栅氧化层的示意图；图5是本发明实施例在p型井和jfet注入区上方的栅氧化层上涂覆光刻胶的示意图；图6是本发明实施例在n型井上沉积第二厚度栅氧化层的示意图。
17.附图标记说明：1、栅极；2、阳极；3、阴极；4、n型衬底；5、p型井；6、重掺杂n型区；7、重掺杂p型区；8、n型井；9、jfet注入区；10、n型缓冲层；11、背面重掺杂p型区；12、第一栅氧化层；13、第二栅氧化层。
具体实施方式
18.以下结合实施例对本发明作进一步的描述，实施例仅用于对本发明进行说明，并不构成对权利要求范围的限制，本领域技术人员可以想到的其他替代手段，均在本发明权利要求范围内。
19.此外,在本发明的描述中，需要说明的是，术语“中央”、“中心”、
ꢀ“
上”、“下”、左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
20.实施例1一种双厚度栅氧化层mos控制晶闸管器件，如图2所示，包括栅极1、阳极2、阴极3、n型衬底4、p型井5、重掺杂n型区6、重掺杂p型区7、n型井8、jfet注入区9、n型缓冲层10和背面重掺杂p型区11；所述n型缓冲层10位于所述n 型衬底4底部；所述背面重掺杂p型区11位于所述n型缓冲层10底部；所述阳极2位于所述背面重掺杂p型区11底部；所述jfet注入区9将n型衬底4上方部分分为两个p型井5，两个p型井5内均设有n型井8，且n型井8与所述jfet注入区9之间具有间隔，两个n型井8背向jfet注入区9一侧均设有重掺杂n型区6，n型井8与重掺杂n型区6之间均设有重掺杂p型区7；重掺杂n型区6与重掺杂p型区7顶部均设有阴极3；两个阴极3之间设有栅极1，栅极1的下方设有第一栅氧化层12和第二栅氧化层13，所述第一栅氧化层12位于p型井5和jfet注入区9上方，所述第二栅氧化层13位于n型井8和部分重掺杂p型区7上方，其中第一栅氧化层12的厚度大于第二栅氧化层13的厚度。
21.进一步地，所述第一栅氧化层12的厚度大于1000
å
,从而有效调整开启nmos的阈值电压（》1v）,降低系统误开启的风险。同时，nmos的电容也会下降，器件开启速度会提升。
22.进一步地，所述第二栅氧化层13的厚度为400-500
å
,在加浓n型井8掺杂的前提下，确保关断pmos的阈值电压灵活降低。适用mct的栅极驱动电压（-5v~ 5v）应用要求。
23.上述双厚度栅氧化层mos控制晶闸管器件的制备方法，包括以下步骤：s1.如图3所示，准备n型衬底4，进行p型井5、jfet注入区9和n型井8工艺和推进工艺；s2.如图4所示，在顶部沉积或生长第一厚度的栅氧化层；s3.如图5所示，在p型井5和jfet注入区9上方的栅氧化层上涂覆光刻胶，刻蚀去除n型井8上方的栅氧化层，去除光刻胶得到第一栅氧化层12；s4.如图6所示，在n型井8上沉积或生长第二厚度的栅氧化层，得到第二栅氧化层13，其中第二厚度小于第一厚度；s5.形成栅极1，阳极2，阴极3，重掺杂的n型区6，重掺杂p型区7，n缓冲层10和背面重掺杂p型区11，最终得到如图2所示的双厚度栅氧化层mos控制晶闸管器件。
24.应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
技术领域
1.本发明属于半导体功率器件技术领域，具体涉及一种双厚度栅氧化层mos控制晶闸管器件及其制备方法。
背景技术：
2.mos控制晶闸管mct(mos-controlled thyristor)是一种场控双极型半导体功率器件，它是由美国ge公司的temple在1984年国际电子器件会议上最早提出，具有通过一个栅便可以控制器件开启和关断的特点，它有着极低的导通压降和高的浪涌电流承受能力。又具备mos场效应管输入阻抗高、驱动功率低和开关速度快的优点，克服了晶闸管速度慢、不能自关断和高压mos场效应管导通压降大的不足。所以mct被认为是很有发展前途的新型功率器件得到了半导体功率器件研究者们的广泛关注。
3.常规mos控制晶闸管mct基本结构如图1所示，包含，栅极，阳极，阴极，n型衬底，p型井，重掺杂的n型区，重掺杂p型区，n型井，jfet注入区，n缓冲层，背面重掺杂p型区。
4.控制mct开启的nmos和控制mct关断的pmos也标示在图1中。
5.当给栅极加正电压时，nmos导通，其漏极电流即为pnp（p型井/n型衬底/背面重掺杂p型区）晶体管提供了基极电流使其导通，pnp晶体管的集电极电流又为npn（重掺杂的n型区/ p型井/ n型衬底）晶体管提供了基极电流而使其导通，而npn晶体管的集电极电流又反过来成为pnp晶体管的基极电流，这种正反馈使αpnp αnpn》1，mct导通。
6.当给栅极加负电压时，pmos导通，使pnp晶体管的集电极电流大部分经pmos流向阴极而不注入npn晶体管的基极，因此，npn晶体管的集电极电流(即pnp晶体管的基极电流)减小，这又使得npn晶体管的基极电流减小，这种正反馈使αpnp αnpn《1,mct关断。
7.从器件的结构来看，n型井作为开启nmos中的有源区（source），因此要求n型井的掺杂浓度越浓越好，这样一来寄生电阻很小，可以确保器件导通压降的表现；同时，n型井还是关断pmos的井区（well），n型井的掺杂浓度直接影响pmos阈值电压（vgeth）的表现。如果n型井的掺杂浓度偏高，会导致pmos的阈值电压大幅升高；目前业内mct的栅极驱动电压是-5v~ 5v。如果关断pmos的阈值电压》5v, 就会导致mct器件无法正常关断。
8.常规解决的方案是减薄栅氧化层的厚度，例如500a~800a。通过栅氧化层的减薄，可以在较浓掺杂n型井的情况下，实现关断pmos的阈值电压减小。
9.但是，栅氧化层减薄带来的负面影响是开启nmos的阈值电压的降低，业内普遍在0.5v~1.0v范围。较低的nmos阈值电压会提升系统触发的误开启风险。同时，关断pmos的阈值电压减小的幅度也很有限。
技术实现要素：
10.为解决上述栅氧化层减薄时引起开启nmos的阈值电压的降低，进而提升系统触发的误开启风险的技术问题，本发明提供一种双厚度栅氧化层mos控制晶闸管器件及其制备
方法。
11.本发明采用如下技术方案：一种双厚度栅氧化层mos控制晶闸管器件，包括栅极、阳极、阴极、n型衬底、p型井、重掺杂n型区、重掺杂p型区、n型井、jfet注入区、n型缓冲层和背面重掺杂p型区；所述n型缓冲层位于所述n 型衬底底部；所述背面重掺杂p型区位于所述n型缓冲层底部；所述阳极位于所述背面重掺杂p型区底部；所述jfet注入区将n型衬底上方部分分为两个p型井，两个p型井内均设有n型井，且n型井与所述jfet注入区之间具有间隔，两个n型井背向jfet注入区一侧均设有重掺杂n型区，n型井与重掺杂n型区之间均设有重掺杂p型区；重掺杂n型区与重掺杂p型区顶部均设有阴极；两个阴极之间设有栅极，栅极的下方设有第一栅氧化层和第二栅氧化层，所述第一栅氧化层位于p型井和jfet注入区上方，所述第二栅氧化层位于n型井和部分重掺杂p型区上方，其中第一栅氧化层的厚度大于第二栅氧化层的厚度。
12.进一步地，所述第一栅氧化层的厚度大于1000
å
。
13.进一步地，所述第二栅氧化层的厚度为400-500
å
。
14.一种所述双厚度栅氧化层mos控制晶闸管器件的制备方法，包括以下步骤：s1.准备n型衬底，进行p型井、jfet注入区和n型井工艺和推进工艺；s2.在顶部沉积或生长第一厚度的栅氧化层；s3.在p型井和jfet注入区上方的栅氧化层上涂覆光刻胶，刻蚀去除n型井上方的栅氧化层，去除光刻胶得到第一栅氧化层；s4.在n型井上沉积或生长第二厚度的栅氧化层，得到第二栅氧化层，其中第二厚度小于第一厚度；s5.形成栅极，阳极，阴极，重掺杂的n型区，重掺杂p型区，n缓冲层和背面重掺杂p型区。
15.本发明的有益效果：本发明提出了一种新颖的mos控制晶闸管器件结构。通过一张厚氧光罩（thicker gate oxide mask）实现p型井&jfet区域和n型井&重掺杂p型区的栅氧厚度差异，从而使得器件中开启nmos 和关断pmos的阈值电压独立可调，实现了器件性能的优化和提升。
附图说明
16.图1是常规mos控制晶闸管mct基本结构示意图；图2是本发明实施例mos控制晶闸管mct基本结构示意图；图3是本发明实施例进行p型井、jfet注入区和n型井工艺示意图；图4是本发明实施例在顶部沉积第一厚度的栅氧化层的示意图；图5是本发明实施例在p型井和jfet注入区上方的栅氧化层上涂覆光刻胶的示意图；图6是本发明实施例在n型井上沉积第二厚度栅氧化层的示意图。
17.附图标记说明：1、栅极；2、阳极；3、阴极；4、n型衬底；5、p型井；6、重掺杂n型区；7、重掺杂p型区；8、n型井；9、jfet注入区；10、n型缓冲层；11、背面重掺杂p型区；12、第一栅氧化层；13、第二栅氧化层。
具体实施方式
18.以下结合实施例对本发明作进一步的描述，实施例仅用于对本发明进行说明，并不构成对权利要求范围的限制，本领域技术人员可以想到的其他替代手段，均在本发明权利要求范围内。
19.此外,在本发明的描述中，需要说明的是，术语“中央”、“中心”、
ꢀ“
上”、“下”、左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
20.实施例1一种双厚度栅氧化层mos控制晶闸管器件，如图2所示，包括栅极1、阳极2、阴极3、n型衬底4、p型井5、重掺杂n型区6、重掺杂p型区7、n型井8、jfet注入区9、n型缓冲层10和背面重掺杂p型区11；所述n型缓冲层10位于所述n 型衬底4底部；所述背面重掺杂p型区11位于所述n型缓冲层10底部；所述阳极2位于所述背面重掺杂p型区11底部；所述jfet注入区9将n型衬底4上方部分分为两个p型井5，两个p型井5内均设有n型井8，且n型井8与所述jfet注入区9之间具有间隔，两个n型井8背向jfet注入区9一侧均设有重掺杂n型区6，n型井8与重掺杂n型区6之间均设有重掺杂p型区7；重掺杂n型区6与重掺杂p型区7顶部均设有阴极3；两个阴极3之间设有栅极1，栅极1的下方设有第一栅氧化层12和第二栅氧化层13，所述第一栅氧化层12位于p型井5和jfet注入区9上方，所述第二栅氧化层13位于n型井8和部分重掺杂p型区7上方，其中第一栅氧化层12的厚度大于第二栅氧化层13的厚度。
21.进一步地，所述第一栅氧化层12的厚度大于1000
å
,从而有效调整开启nmos的阈值电压（》1v）,降低系统误开启的风险。同时，nmos的电容也会下降，器件开启速度会提升。
22.进一步地，所述第二栅氧化层13的厚度为400-500
å
,在加浓n型井8掺杂的前提下，确保关断pmos的阈值电压灵活降低。适用mct的栅极驱动电压（-5v~ 5v）应用要求。
23.上述双厚度栅氧化层mos控制晶闸管器件的制备方法，包括以下步骤：s1.如图3所示，准备n型衬底4，进行p型井5、jfet注入区9和n型井8工艺和推进工艺；s2.如图4所示，在顶部沉积或生长第一厚度的栅氧化层；s3.如图5所示，在p型井5和jfet注入区9上方的栅氧化层上涂覆光刻胶，刻蚀去除n型井8上方的栅氧化层，去除光刻胶得到第一栅氧化层12；s4.如图6所示，在n型井8上沉积或生长第二厚度的栅氧化层，得到第二栅氧化层13，其中第二厚度小于第一厚度；s5.形成栅极1，阳极2，阴极3，重掺杂的n型区6，重掺杂p型区7，n缓冲层10和背面重掺杂p型区11，最终得到如图2所示的双厚度栅氧化层mos控制晶闸管器件。
24.应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
