一种通过USB实现FIFO高速数据传输的电路结构的制作方法

一种通过usb实现fifo高速数据传输的电路结构
技术领域
1.本实用新型涉及电子电路领域，具体涉及一种通过usb实现fifo高速数据传输的电路结构。


背景技术：

2.usb设备的开发一般包括usb设备硬件设计和usb软件设计。
3.在usb设备硬件的设计过程中，用户要通过设备系统的需求分析，以及对市场上usb接口芯片的充分了解，确定相应的设备硬件结构以及可能采用的硬件。在选择器件时，需要考虑到器件体积、功耗等，因为小的设备功耗，有利于采用总线供电模式。另外还必须通过设备系统的功耗来确定是否需要提供本地电源。如果是带usb接口的单片机，需要面对的问题是单片机应用系统的开发要顺带对usb设备硬件进行设计，如果是不带usb接口的单片机，需要面对的问题是如何把usb接口芯片与单片机应用系统融合。
4.usb设备的软件设计主要包括两部分：一是usb设备端的软件开发，主要完成usb协议处理与数据交换以及其它应用功能程序。二是主机端的程序，由usb通信程序(驱动程序)和用户服务程序两部分组成，主机端用户服务程序通过usb通信程序(驱动程序)与系统usbdi(usb device interface)通信，由系统完成usb协议的处理与数据传输。主机端程序的开发难度比较大，程序员不仅要熟悉usb协议，如果需要开发主机端驱动程序的话，还要熟悉主机端操作系统(如常用的windows系统)体系结构并能熟练运用ddk工具(驱动程序开发工具)。
5.综上所述，开发usb通信是复杂且繁琐的一个过程。


技术实现要素：

6.针对现有技术的不足，本实用新型公开了一种通过usb实现fifo高速数据传输的电路结构。
7.本实用新型所采用的技术方案如下：
8.一种通过usb实现fifo高速数据传输的电路结构，包括主控芯片、存储芯片和usb接口模块；所述主控芯片为高速单通道usb数据传输芯片；所述存储芯片为eeprom芯片；usb接口模块的数据信号引脚与主控芯片的数据信号引脚相连接；所述存储芯片与所述主控芯片之间通过片选引脚、时钟信号引脚以及数据传输引脚相连接；所述主控芯片包括fifo总线控制引脚。
9.其进一步的技术方案为：所述主控芯片的型号为ft232hl；所述存储芯片的型号为93lc56b；所述主控芯片的第四十三引脚连接至所述存储芯片的第三引脚和第四引脚；所述主控芯片的第四十四引脚连接至所述存储芯片的第二引脚；所述主控芯片的第四十五引脚连接至所述存储芯片的第一引脚；所述主控芯片的第六引脚和第七引脚连接至所述usb接口模块；所述主控芯片的第十三引脚至第三十三引脚作为fifo总线控制引脚。
10.其进一步的技术方案为：所述主控芯片的电源输入引脚处串联有磁珠。
11.其进一步的技术方案为：在磁珠和所述主控芯片的电源输入引脚之间的公共端和接地端之间连接有滤波电容。
12.其进一步的技术方案为：所述滤波电容包括相互并联的高频滤波电容和低频滤波电容。
13.其进一步的技术方案为：所述存储芯片的片选引脚、时钟信号引脚以及数据输出引脚均分别通过上拉电阻连接至存储芯片的电源电压处。
14.其进一步的技术方案为：所述存储芯片的数据输出引脚和所述主控芯片的数据传输引脚之间连接有阻抗匹配电阻。
15.其进一步的技术方案为：还包括电压模块；所述电压模块包括5v电压输出端以及三端稳压芯片；所述三端稳压芯片的型号为ap1117，所述三端稳压芯片的输入端连接至5v电压输出端，所述三端稳压芯片的输出端输出3.3v电压；5v电压输出端为所述usb接口模块和所述主控芯片提供外部电源；所述三端稳压芯片的输出端为存储芯片提供外部电源，且为所述主控芯片提供内部电源。
16.其进一步的技术方案为：所述主控芯片的fifo总线控制引脚连接至单片机或fpga。
17.本实用新型的有益效果如下：
18.本实用新型通过主控芯片以及其他的相连的结构构成了usb数据传输的接口，这样的硬件结构决定了后续的软件程序的开发十分简单，免去了开发驱动和芯片程序的麻烦，使用时直接将usb2.0接口转换成同步fifo接口，实现电脑usb接口与下位机的通信，使得使用者在进行usb固件开发、上位机驱动开发，上位机应用程序的开发的时候，不用关心繁复的usb数据协议。
19.在现有技术中常常碰到这样的情况：一个系统，其核心的功能是数据的处理，数据的传输只是其很小的一部分，而实际中我们常常为了这个小部分的数据传输花费大量的精力，采用本实用新型的连接结构就解决了现有技术中这样的问题，通过设置高速单通道usb数据传输芯片作为主控芯片，无需usb特定固件编程，允许用户通过标准pc串行仿真端口(例如tty接口)与usb接口通信。另外本实用新型还设置了eeprom类型的存储芯片，使得可以另外增加驱动程序，以便通过dll直接访问fifo数据程序。
20.用本实用新型所述的电路结构，设计出来的okes-usb型产品，在数据传输(数据采集和数据恢复)方面，可实现多种接口usb的转换，为各种主机提供usb高速数据传输接口和脉冲输出。
附图说明
21.图1为本实用新型的结构框图。
22.图2为本实用新型的实施例的电路图。
23.图3为本实用新型的三端稳压芯片的电路图。
具体实施方式
24.下面结合附图，说明本实用新型的具体实施方式。
25.图1为本实用新型的结构框图。如图1所示，本实用新型包括主控芯片u1、存储芯片
u2和usb接口模块j1。主控芯片u1为高速单通道usb数据传输芯片。存储芯片2为eeprom芯片。usb接口模块j1的数据信号引脚与主控芯片u1的数据信号引脚相连接。存储芯片u2与主控芯片u1之间通过片选引脚、时钟信号引脚以及数据传输引脚相连接。主控芯片u1包括fifo总线控制引脚。由于本实用新型通过主控芯片的设置，使得usb2.0接口可以直接转换成同步fifo接口，实现电脑端的usb接口与下位机的通信。存储芯片u2存储了配置信息以及需要使用的驱动的类型。
26.图2为本实用新型的实施例中的电路图。如图2所示，具体的，在本实施例中，主控芯片u1的型号为ft232hl。存储芯片u2的型号为93lc56b。主控芯片u1的第四十三引脚同时连接至存储芯片u2的第三引脚和第四引脚。存储芯片u2的第三引脚和第四引脚分别为数据输入引脚和数据输出引脚。主控芯片u1的第四十四引脚连接至存储芯片u2的第二引脚。主控芯片u1的第四十五引脚连接至存储芯片u2的第一引脚。主控芯片u1的第六引脚为数据负信号引脚，主控芯片u1的第七引脚为数据正信号引脚。主控芯片u1的第六引脚和第七引脚分别连接至usb接口模块j1的数据负信号引脚和数据正信号引脚。主控芯片u1的第十三引脚至第三十三引脚作为fifo总线控制引脚，用于连接至单片机或fpga。在主控芯片u1的第一引脚和第二引脚之间连接有12m晶振y1，为主控芯片u1提供晶振信号。
27.存储芯片u2的片选引脚、时钟信号引脚和数据输出引脚均分别通过上拉电阻r4，r3，r1连接至存储芯片u2的电源电压处。
28.主控芯片u1的电源输入引脚处串联有磁珠fb1，fb2，fb3。具体的，主控芯片u1的第四十引脚连接于磁珠fb1的第一端，磁珠fb1的第二端连接至5v电源电压，主控芯片u1的第三引脚连接至磁珠fb2的第一端，磁珠fb2的第二端连接至3.3v电源电压，主控芯片u1的第八引脚连接至磁珠fb3的第一端，磁珠fb3的第二端连接3.3v电源电压。磁珠fb1，fb2，fb3用于降低电磁干扰。进一步的，在磁珠fb1，fb2，fb3和主控芯片u1的电源输入引脚之间的公共端和接地端之间连接有滤波电容。滤波电容包括相互并联的高频滤波电容和低频滤波电容。具体的，在磁珠fb1的第一端和接地端之间并联有4.7μf的电容c7和0.1μf的电容c6，在磁珠fb2的第一端和接地端之间并联有4.7μf的电容c12和0.1μf的电容c13，在磁珠fb3的第一端和接地端之间并联有4.7μf的电容c14和0.1μf的电容c15，用以避免开关的时候电源引起的波动，在较宽的频率范围内均能抗干扰，4.7μf的电容对于滤除低频干扰有较好的作用，但是对于高频干扰，电容呈现感性，阻抗较大，因此通过并联0.1μf的电容消除高频分量。
29.存储芯片u2的数据输出引脚和主控芯片u1的数据传输引脚之间连接有阻抗匹配电阻r2。
30.本实用新型还包括电压模块。电压模块包括5v电压输出端以及三端稳压芯片u3。图3为本实用新型的三端稳压芯片的电路图。如图3所示，三端稳压芯片u3的型号为ap1117，三端稳压芯片u3的输入端连接5v电压输出端，三端稳压芯片u3的输出端输出3.3v电压。5v电压输出端为usb接口模块j1和主控芯片u1提供外部电源，分别连接至usb接口模块j1的vbus端口和主控芯片u1的第四十引脚。三端稳压芯片u3的输出端输出3.3v电压，为存储芯片u2提供外部电源，连接至存储芯片u2的第八引脚，且为主控芯片u1提供内部电源，分别连接至主控芯片u1的第三引脚、第八引脚。
31.在使用本实用新型所述的电路结构的时候，只要开发其最关心的应用程序即可，
用户编写的是应用程序，上位机对usb的响应主要是驱动程序来完成，用户可以不必关心其具体实现机制也即usb协议，大大降低了开发成本和学习成本。本实用新型没有在具体的编程方面进行创新，在具体的实现过程中对usb进行设置以及进行usb读写等操作，仅需要熟悉简单的c语言的读写即可，类似ft_open，ft_read,ft_write等最基础的操作指令，是本领域的技术人员十分熟悉的简单的操作，所涉及到具体的编程方法也仅需要用到本领域简单的技术知识，例如可参考行业内十分基础的技术手册，例如d2xx驱动编程手册、ft245同步fifo编程指南等最基本的编程操作技术手册既可以完成，本实用新型没有对这样的编程方法做出创新，本领域的技术人员在熟知本领域的基本常识之后可以使用本实用新型的电路结构根据现有技术或现有代码进行具体的操作。
32.本实用新型所涉及的主控芯片和存储芯片的型号，仅是实施例中的具体说明，也可以使用有类似功能的其他型号的芯片，具体不再赘述。
33.以上描述是对本实用新型的解释，不是对实用新型的限定，本实用新型所限定的范围参见权利要求，在不违背本实用新型的基本结构的情况下，本实用新型可以作任何形式的修改。