具有自锁安全性的半导体装置及相关联方法及系统与流程

1.本公开大体上涉及半导体装置，且更特定来说，涉及具有自锁安全性的半导体装置及相关联方法及系统。


背景技术：

2.存储器装置广泛用于存储与各种电子装置相关的信息，所述电子装置例如计算机、无线通信装置、照相机、数字显示器及类似者。存储器装置频繁作为内部半导体集成电路及/或外部可移除装置提供于计算机或其它电子装置中。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器，包含随机存取存储器(ram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)及同步动态随机存取存储器(sdram)等，需要施加电力的源来维持其数据。相比之下，非易失性存储器即使在没有被外部供电的情况下也可保留其所存储数据。非易失性存储器可用于多种技术，包含快闪存储器(例如，nand及nor)、相变存储器(pcm)、铁电随机存取存储器(feram)、电阻式随机存取存储器(rram)及磁随机存取存储器(mram)等。改进存储器装置通常可包含提高存储器单元密度、提高读取/写入速度或以其它方式减少操作延时、提高可靠性、增加数据留存、降低功耗或降低制造成本等指标。
附图说明
3.图1是示意性地说明根据本技术的实施例的存储器装置的框图。
4.图2a是说明根据本技术的实施例的针对存储器装置的自锁安全性的概念图且图2b展示说明根据本技术的实施例的自锁安全性操作的流程图。
5.图3是示意性地说明根据本技术的实施例的存储器装置的电路配置的框图。
6.图4是示意性地说明根据本技术的实施例的存储器系统的框图。
7.图5及6是说明根据本技术的实施例的操作存储器装置的方法的流程图。
具体实施方式
8.存储器装置可支持各种操作特征。一些操作特征可在存储器装置的说明书中描述，使得存储器装置的最终用户可利用说明书中描述的操作特征。另外，存储器装置可经配置以支持需要受控存取的特殊操作特征，其可被称为安全特征。此类安全特征可包含测试设计(dft)功能(其也可称为制造设计(dfm)功能)。在一些实施例中，dft功能包含特定于供应商的特征或功能(例如，仅可由存储器装置的制造商存取的测试模式)、可针对选定客户或一组选定存储器装置激活的特殊特征或功能(例如，某些测试模式、特殊能力)、对熔丝阵列(或存储器装置的其它非易失性存储器元件)的存取或类似者。在一些情况下，dft功能下的各种测试模式、特征及/或功能可称为dft模式。dft功能提供修改存储器装置操作特性的灵活性，而无需实施对存储器装置设计的永久性改变。举例来说，dft功能可使存储器装置能够在测试模式下临时执行某些操作以评估操作的可行性。在一些情况下，dft功能可对熔
丝阵列进行编程，使得特殊能力可针对某些客户默认启用。在其它实例中，dft(或dfm)功能可选择性地配置存储器装置以根据客户需要操作—例如，一个客户需要
×
4个存储器装置，而另一客户需要
×
8个存储器装置。
9.dft功能可能被未授权或敌对行为者滥用，以永久性损坏存储器装置或以不期望的方式使存储器装置降级。举例来说，存储器装置可将各种操作信息存储在非易失性存储元件中，存储器装置需要在没有电力的情况下留存所述操作信息。存储在非易失性存储器元件中的操作信息可包含与安全特征(例如，dft功能、进入测试模式及/或特殊能力)及/或供存储器装置操作的其它条件相关联的关键信息，例如微调设置、冗余实施、最优时序/偏置参数等。此外，一些非易失性存储器元件(例如，熔丝、反熔丝、熔断电容器装置、具有熔断栅极氧化物的晶体管)由于其不可逆转编程特性而被认为一次性可编程存储器单元。因此，对非易失性存储器元件(例如，熔丝阵列)的存取可允许敌对或无意的行为者永久更改关键信息(由于其不可逆转的编程特性)，这又对存储器装置的性能或功能性造成有害后果(例如，通过激活停用存储器装置的测试模式功能性)。
10.类似地，存储器装置的各种测试模式(例如，特定于供应商的特征或功能、选择性激活的特殊特征或功能)也可受益于被保护而免遭敌对或无意行为者破坏。在一些情况下，保卫对测试模式的存取阻止用户存取存储器装置的内部操作的某些方面，或者禁止未授权用户存取与测试模式相关联的特殊能力(例如，当用户没有为特殊能力付费时)。另外，保卫对测试模式的存取可缓解修改与测试模式相关联的一些电压的风险，所述风险如果管理不当，可能会永久损坏某些装置或缩短装置的寿命。因而，需要严格控制对测试模式的存取。在一些实施例中，执行dft功能的各种电路及组件可耦合到存储器装置的公用内部电势，并且对dft功能的受控存取可经由对公用内部电势的受控存取来实施。
11.本技术的若干实施例旨在提供各种级别的安全性以防止对存储器装置的非易失性存储元件的未授权存取—例如，对熔丝阵列的安全存取(例如，从熔丝阵列读取信息，允许对熔丝阵列中定义的存储器装置的功能、测试模式或时序的改变)。尽管本技术是关于为熔丝存取功能及模块提供安全性而描述的，但本技术不限于此。举例来说，本文描述的安全性特征可被实施为向存储器装置的其它模块或功能提供安全性，使得仅允许对此类模块或功能的经认证存取，即对存储器装置的安全特征存取。安全特征存取可包含对dft功能的安全存取，例如进入测试模式(例如，指向对测试模式的临时改变)、特殊特征模式或命令(例如，仅允许有限的客户进行存取)、模式寄存器及/或专用寄存器、可为永久性的(如果基于一次性可编程元件)或灵活的(如果基于nand存储器单元或pcm单元)非易失性存储器空间等。在一些实施例中，一些特殊特征模式可对客户隐藏(例如，在存储器装置的说明书中未描述)。此外，熔丝阵列可由其它类型的非易失性存储器元件的阵列代替(或作为对其的补充而提供)—例如，一或多个导电层(例如，金属互连层)、金属开关、熔断电容器装置、具有熔断栅极氧化物的晶体管、nand存储器单元、pcm单元、磁存储器单元。
12.当满足某一条件—例如，触发事件之后流逝的时间、一或多个预先识别的命令的执行、某些模式寄存器的编程时，本技术可禁止(例如，锁定)对存储器装置的熔丝阵列(或dft功能或dft功能的其它特征)的存取。本文公开的此类安全性方案可被视为自锁安全性，这是因为存储器装置不需要外部输入(例如，从主机装置或用户接收的命令、由主机装置或用户提供的安全性密钥或密码)来阻止对熔丝阵列(或其它安全特征)的存取。安全方案可
提供保护以防止无意或不期望地修改存储在熔丝阵列中的关键操作条件、对dft功能的各种特征进行反向工程尝试、对熔丝阵列(例如，熔丝阵列及/或相关联控制电路系统)进行恶意存取以对存储器装置造成不可逆转的损坏(例如，通过不可逆转地更改存储在熔丝阵列中的内容)等。
13.在一些实施例中，存储器装置可包含耦合到经配置以存取存储器装置的熔丝阵列的电路(例如，测试模式控制电路)的模块(例如，一组组件或电路)。模块可经配置以监测与存储器装置相关联的预定义事件。在一些实施方案中，预定义事件可为存储器装置的一或多个操作参数(例如，存储器装置的电压供应)。在一些实施方案中，预定义事件可为由存储器装置执行的一或多个命令(例如，激活命令、预充电命令、加载模式寄存器(lmr)命令、读取命令、写入命令)。此外，模块可经配置以确定预定义事件满足与预定义事件相关联的阈值—例如，在存储器装置的通电序列之后流逝的固定时间、在执行第一激活命令之后流逝的固定时间、对多用途模式寄存器(mpr)进行编程的lmr命令的执行，自通电事件以来第五读取命令的执行或类似者。在确定预定义事件满足阈值后，模块可停用(例如，去激活)经配置以存取存储器装置上的熔丝阵列的电路(或经配置以存取dft功能的其它保护电路系统)。在一些实施方案中，一旦通过去激活电路(或去激活保护电路系统)禁止(锁定)对熔丝阵列的存取，就可能需要关闭及开启存储器装置，以解锁允许对熔丝阵列的存取的电路(或解锁允许对dft功能的存取的保护电路系统)。
14.参考图1描述支持本技术的实施例的存储器装置。参考图2提供实例自锁安全性的概念说明及实例过程流程。图3说明根据本技术的实施例的在存储器装置中实施自锁安全性的电路配置的各种方面。参考图4描述支持本技术的实施例的存储器系统。参考图5及6描述说明操作存储器装置的各种方法的流程图。
15.图1是示意性地说明根据本技术的实施例的存储器装置100的框图。存储器装置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150可包含多个存储体(例如，图1的实例中的存储体0到15)，且每一存储体可包含多个字线(wl)、多个位线(bl)及多个存储器单元(例如，m
×
n个存储器单元)，其布置在字线(例如，m个字线，其也可被称为行)及位线(例如，n个位线，其也可被称为列)的相交处。存储器单元可包含数种不同存储器媒体类型中的任一者，包含电容、相变、磁阻、铁电或类似者。字线wl的选择可由行解码器140执行，且位线bl的选择可由列解码器145执行。可为对应位线bl提供感测放大器(samp)，并将其连接到至少一个相应本地i/o线对(liot/b)，所述本地i/o线对又可经由可用作开关的传送门(tg)耦合到至少一个相应主i/o线对(miot/b)。存储器阵列150还可包含板线及用于管理其操作的对应电路系统。
16.存储器装置100可采用多个外部端子，其包含耦合到命令总线及地址总线以接收命令信号cmd)及地址信号addr的命令及地址端子。存储器装置可进一步包含用以接收芯片选择信号cs的芯片选择端子、用以接收时钟信号ck及ckf的时钟端子、用以接收数据时钟信号wck及wckf的数据时钟端子、数据端子dq、rdqs、dbi(用于数据总线反转功能)及dmi(用于数据掩码反转功能)、电力供应端子vdd、vss、vddq及vssq。
17.可从外部向命令端子及地址端子供应地址信号及存储体地址信号。可经由命令/地址输入电路105将供应到地址端子的地址信号及存储体地址信号传送到地址解码器110。地址解码器110可接收地址信号，并向行解码器140(其可称为行驱动器)供应经解码行地址
信号(xadd)，且向列解码器145(其可称为列驱动器)供应经解码列地址信号(yadd)。地址解码器110还可接收addr输入的存储体地址部分，并向行解码器140及列解码器145两者供应经解码存储体地址信号(badd)。在一些实施例中，命令/地址输入电路105可与测试模式(tm)控制电路175耦合且将与各种测试模式功能相关联的命令中继到所述测试模式控制电路。此外，命令/地址输入电路105可与和tm控制电路175耦合的存取控制模块185耦合。当满足某一条件时，存取控制模块185可去激活(例如，停用)tm控制电路175，使得存储器装置100(连同存取控制模块185)可阻止对其熔丝阵列180的不期望存取。
18.在一些实施例中，存取控制模块185可监测与存储器装置100相关联的预定义事件，其中预定义事件包含存储器装置100的一或多个操作参数、指向存储器装置100的一或多个命令，或两者。此外，存取控制模块185可确定预定义事件满足阈值。随后，存取控制模块185可基于所述确定而停用经配置以存取存储器装置100的熔丝阵列的电路(例如，tm控制电路175)。在一些实施例中，存取控制模块185与时钟输入电路120耦合，使得存取控制模块185可响应于预定义事件的例子来对时钟循环的数量进行计数。存取控制模块185可将时钟循环的数量存储在存储器装置100内，使得存取控制模块185可将所存储的时钟循环的数量与阈值进行比较，其中当时钟循环的数量大于或等于阈值时，确定预定义事件满足阈值。
19.tm控制电路175可与熔丝阵列180耦合。熔丝阵列180包含可被视为一次性可编程非易失性存储器元件的熔丝阵列。熔丝阵列180可通过对其中的一或多个熔丝进行编程来存储存储器装置100的各种操作信息，例如包含特定时序及/或电压参数的微调设置条件、基于读取/写入时序结果的读取/写入时钟条件、用于修复存储器阵列150的一部分的冗余实施信息等。在一些情况下，熔丝阵列180中的熔丝可在制造存储器装置100后呈现高电阻状态(例如，逻辑0)—例如，经由安置在两个导电层之间的氧化物层。熔丝阵列180中的一或多个熔丝可经编程以当熔丝编程电压(或电流)跨越一或多个熔丝施加时呈现低电阻状态(例如，逻辑1)—例如，通过电应力物理更改(断裂)氧化物层使得两个导电层经由导电路径连接。因而，一旦对熔丝进行编程(例如，氧化物层破裂以呈现低电阻状态，逻辑1)，经编程熔丝就无法取消编程(例如，恢复其原始高电阻状态，逻辑0)。在一些情况下，此类熔丝可称为反熔丝。
20.此外，熔丝编程电压(或电流)可对应于比存储器装置100中的电路(例如，命令/地址输入电路105、地址解码器110、命令解码器115)的操作电压(或电流)更大的电压(或电流)，因为包含在熔丝中的氧化物层可与包含在电路中的氧化物层相同—例如，用于构建电路的金属氧化物半导体(mos)晶体管的栅极氧化物。因此，需要严格控制对包含熔丝编程能力的tm控制电路175的存取，以避免对熔丝阵列180的非期望或恶意编程及/或熔丝编程电压(或电流)的非预期激活。如本文更详细地描述，当预定义事件满足阈值时，存储器装置100(连同存取控制模块185)可通过停用tm控制电路175(或其熔丝存取功能)来阻止对熔丝阵列180的存取。
21.可从存储器控制器向命令及地址端子供应命令信号cmd、地址信号addr及芯片选择信号cs。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含存取命令，其可包含读取命令及写入命令)。芯片选择信号cs可用于选择存储器装置100以响应提供到命令及地址端子的命令及地址。当向存储器装置100提供活动cs信号时，可解码命令及地址并且可执行存储器操作。命令信号cmd可作为内部命令信号icmd经由命令/地址输入电路105
提供到命令解码器115。命令解码器115可包含用以解码内部命令信号icmd以产生用于执行存储器操作的各种内部信号及命令的电路，所述命令及信号例如用以选择字线的行命令信号及用以选择位线的列命令信号。内部命令信号还可包含输出及输入激活命令，例如时钟控制命令cmdck(图1中未展示)。
22.在一些实施例中，命令解码器115可进一步包含一或多个寄存器118以用于跟踪各种计数或值(例如，由存储器装置100接收的刷新命令的计数、由存储器装置100执行的自刷新操作、预定义事件的一或多个例子的数量(例如指向存储器装置100的读取命令的数目)、自存储器装置100的通电序列以来的时钟循环的数量)。在一些实施例中，寄存器118可位于存储器装置100中的别处(即，命令解码器115可不包含寄存器118)。在一些实施例中，寄存器118的子集可被称为模式寄存器并且经配置以经由执行指向其的命令(例如，lmr命令)来存储操作参数以提供执行各种功能、特征及模式的灵活性—例如，测试模式功能。
23.当向具有开放行的存储体发出读取命令并且作为读取命令的部分及时提供列地址时，可从由行地址(其可能已作为识别开放行的激活命令的部分提供)及列地址指定的存储器阵列150中的存储器单元读取读取数据。读取命令可由命令解码器115接收，其可向输入/输出电路160提供内部命令使得可根据rdqs时钟信号经由读取/写入放大器155及输入/输出电路160从数据端子dq、rdqs、dbi及dmi输出读取数据。读取数据可在由读取延时信息rl定义的时间提供，读取延时信息rl可编程在存储器装置100中，例如在模式寄存器(例如，寄存器118)中。读取延时信息rl可根据ck时钟信号的时钟循环来定义。举例来说，当提供相关联读取数据时，读取延时信息rl可为在读取命令由存储器装置100接收之后ck信号的时钟循环的数目。
24.当向具有开放行的存储体发出写入命令并且作为写入命令的部分及时提供列地址时，可根据wck及wckf时钟信号向数据端子dq、dbi及dmi供应写入数据。写入命令可由命令解码器115接收，其可向输入/输出电路160提供内部命令使得写入数据可由输入/输出电路160中的数据接收器接收，并经由输入/输出电路160及读取/写入放大器155向存储器阵列150供应。写入数据可写入由行地址及列地址指定的存储器单元中。写入数据可在由写入延时wl信息定义的时间提供到数据端子。写入延时wl信息可编程在存储器装置100中，例如在模式寄存器(例如，寄存器118)中。写入延时wl信息可根据ck时钟信号的时钟循环来定义。举例来说，当接收相关联写入数据时，写入延时信息wl可为在写入命令由存储器装置100接收之后ck信号的时钟循环的数目。
25.电力供应端子可供应有电力供应电势vdd及vss。这些电力供应电势vdd及vss可供应到内部电压产生器电路170。内部电压产生器电路170可基于电力供应电势vdd及vss产生各种内部电势vpp、vod、vary、vperi及类似者。内部电势vpp可在行解码器140中使用，内部电势vod及vary可在包含在存储器阵列150中的感测放大器中使用，并且内部电势vperi在许多其它电路块中使用。在一些实施例中，内部电势vperi可包含可供应到熔丝阵列180(在一些实施方案中，连同tm控制电路175)的熔丝编程电压。
26.电力供应端子还可供应有电力供应电势vddq。电力供应电势vddq可与电力供应电势vss一起供应到输入/输出电路160。在本技术的一实施例中，电力供应电势vddq可为与电力供应电势vdd相同的电势。在本技术的另一实施例中，电力供应电势vddq可为与电力供应电势vdd不同的电势。然而，专用电力供应电势vddq可用于输入/输出电路160，使得由输入/
输出电路160产生的电力供应噪声不会传播到其它电路块。
27.时钟端子及数据时钟端子可供应有外部时钟信号及互补外部时钟信号。外部时钟信号ck、ckf、wck、wckf可被供应到时钟输入电路120。ck及ckf信号可为互补的，且wck及wckf信号也可为互补的。互补时钟信号可具有相反时钟电平并同时在相反时钟电平之间转变。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，并且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，并且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
28.包含在时钟输入电路120中的输入缓冲器可接收外部时钟信号。举例来说，当由来自命令解码器115的cke信号启用时，输入缓冲器可接收ck及ckf信号以及wck及wckf信号。时钟输入电路120可接收外部时钟信号以产生内部时钟信号iclk。内部时钟信号iclk可被供应到内部时钟电路130。内部时钟电路130可基于所接收内部时钟信号iclk及来自命令解码器115的时钟启用信号cke提供各种相位及频率受控的内部时钟信号。举例来说，内部时钟电路130可包含接收内部时钟信号iclk并向命令解码器115提供各种时钟信号的时钟路径(图1中未展示)。内部时钟电路130可进一步提供输入/输出(io)时钟信号。io时钟信号可被供应到输入/输出电路160，并且可被用作用于确定读取数据的输出时序及写入数据的输入时序的时序信号。可以多个时钟频率提供io时钟信号，使得可以不同数据速率从存储器装置100输出数据并将其输入到存储器装置100。当需要高存储器速度时，较高时钟频率可为合意的。当需要较低功耗时，较低时钟频率可为合意的。内部时钟信号iclk也可供应到时序产生器135，且因此可产生各种内部时钟信号。
29.存储器装置100可连接到能够利用存储器来临时或持久存储信息的数个电子装置中的任一者或其组件。举例来说，存储器装置100的主机装置可为计算装置，例如桌上型或便携式计算机、服务器、手持装置(例如，移动电话、平板计算机、数字阅读器、数字媒体播放器)或其某一组件(例如，中央处理单元、协处理器、专用存储器控制器等)。主机装置可为联网装置(例如，交换机、路由器等)或数字图像、音频及/或视频的记录器、交通工具、器械、玩具或数个其它产品中的任一者。在一个实施例中，主机装置可直接连接到存储器装置100，尽管在其它实施例中，主机装置可间接连接到存储器装置(例如，通过联网连接或通过中间装置)。
30.图2a是说明根据本技术的实施例的针对存储器装置的自锁安全性的概念图201。图201可被视为说明基于时间的自锁安全性特征。图201展示其上第一事件在时间t1发生且第二事件在时间t2发生的时间轴。在时间t1与时间t2之间的时段210指示主机装置或用户在其期间可存取存储器装置(例如，存储器装置100)的熔丝阵列(例如，熔丝阵列180)的持续时间。自时间t2以来的持续时间215(只要向存储器装置供应操作电压，持续时间215就可为无限期的)指示主机装置或用户在其期间无法存取存储器装置的熔丝阵列的另一时段—例如，在一些情况下，熔丝阵列存取经由去激活经配置以存取熔丝阵列的电路(例如，tm控制电路175或其熔丝存取控制电路)被锁定。
31.在一些实施例中，时间t1可与存储器装置的通电事件相关。也就是说，存储器装置可监测供应到存储器装置的电压(例如，参考图1描述的vdd)，并在时间t1确定电压超过由可适用的行业标准规范—例如，针对双数据速率5(ddr5)的联合电子装置工程委员会
(jedec)规范指定的全操作电压(例如，1.2v)的某一部分(例如，70％、80％、90％)。此外，存储器装置可响应于在时间t1确定通电事件而启动对时钟循环的数量进行计数(例如，基于由时钟输入电路120产生的内部时钟信号iclk，如参考图1描述)。存储器装置可将与自通电事件以来流逝的时间关联的时钟循环的数量存储在一或多个寄存器(例如，参考图1描述的寄存器118)中，使得存储器装置可将所存储的时钟循环数量与阈值(例如，500微秒、1毫秒)进行比较。随后，存储器装置(例如，存取控制模块185)可在时间t2确定自通电事件以来流逝的时间大于阈值(例如，500微秒、1毫秒)，并停用(或去激活)电路(例如，tm控制电路175)以阻止对熔丝阵列的进一步存取—例如，根据存储器装置自身的确定锁定熔丝阵列，因此自锁。
32.在一些实施例中，时间t1可涉及存储器装置执行的特定命令—例如，用以开启特定存储体中的行的第一激活(act)命令。举例来说，存储器装置可监测自在时间t1执行第一act命令以来流逝的时间(例如，响应于确定在时间t1执行第一act命令而对时钟循环的数量进行计数)，并将所述时间与阈值(例如，200纳秒、500纳秒)进行比较。随后，存储器装置(例如，存取控制模块185)可在时间t2确定自第一act命令的执行以来流逝的时间大于阈值(例如，200纳秒、500纳秒)，并停用电路(例如，tm控制电路)以阻止对熔丝阵列的进一步存取。在一些实施方案中，时间t1可对应于时间t2。换句话说，在确定存储器装置完成执行第一act命令之后，存储器装置可立即停用电路以阻止对熔丝阵列的进一步存取。
33.在一些实施例中，时间t1可涉及存储器装置可执行的特定程序的完成—例如，在通电事件之后存储器装置执行的初始化(init)程序。举例来说，存储器装置可监测自在时间t1完成init程序以来流逝的时间(例如，响应于确定在时间t1完成init程序而对时钟循环的数量进行计数)，并将时间与阈值(例如，750毫微秒、1微秒)进行比较。随后，存储器装置可在时间t2确定自完成init程序以来流逝的时间大于阈值(例如，750纳秒、1微秒)并且停用电路以阻止对熔丝阵列的进一步存取。在一些实施方案中，时间t1可对应于时间t2。换句话说，在确定存储器装置完成init程序之后，存储器装置可立即停用电路以阻止对熔丝阵列的进一步存取。
34.在一些实施例中，存储器装置可经配置以在满足某一条件时暂停对时钟循环的数量进行计数。举例来说，在时段210期间的中间时间ti，可激活电路(例如，tm控制电路175)以存取熔丝阵列180。在一些实施方案中，存储器装置(例如，存取控制模块185)可通过监测供应到电路的大于存储器装置的操作电压(例如，1.2v，vdd)的电压(例如，3v，熔丝编程电压)来确定电路被激活(例如，熔丝阵列180正在被编程)。以此方式，存储器装置可延长时段210，使得电路可完成熔丝编程操作而不在时间t2被锁定。一旦存储器装置确定熔丝编程操作完成(例如，熔丝编程电压不再供应到tm控制电路175)，存储器装置就可恢复对时钟循环的数量进行计数以启用基于时间的自锁安全性特征。
35.图2b展示说明根据本技术的实施例的针对存储器装置的自锁安全性特征的流程图202。流程图202可被视为说明基于命令的自锁安全性特征。流程图202包含指向存储器阵列的表示为方框250的命令序列及指向熔丝存取的表示为方框260的命令序列。每一方框250可表示一或多个命令，例如读取命令、写入命令、act命令或类似者。在一些实施例中，存储器装置可经配置以监测指向存储器装置的一或多个命令并将命令的一或多个例子的数量存储在存储器装置中。此外，存储器装置可经配置以将所存储的一或多个命令的数量与
阈值进行比较以确定一或多个命令满足阈值—如下文更详细地描述。在一些情况下，存储器装置可基于所述确定经由去激活经配置以存取熔丝阵列的电路(例如，tm控制电路175或其熔丝存取控制电路)来阻止对熔丝阵列存取的存取。
36.在一些实施例中，每一方框250可包含相同命令—例如，读取命令或任何命令—指向存储器装置。因而，实例流程图202可表示基于指向存储器装置的命令的数量的自锁安全性特征—例如，阈值是三(3)个读取命令。也就是说，存储器装置(例如，存取控制模块185)监测指向其存储器阵列(例如，参考图1描述的存储器阵列150)的读取命令并将读取命令的数量存储在寄存器(例如，寄存器118)中。在方框260-a处，存储器装置可基于小于阈值(即，指向存储器装置的三(3)个读取命令)的读取命令的数量(例如，方框250-a及250-b处的两(2)个读取命令)而允许主机装置或用户存取熔丝阵列。在方框250-c处，存储器装置可将指向存储器装置的读取命令的数量更新为三(3)个并确定满足阈值。随后，存储器装置可停用电路(例如，tm控制电路175)以阻止主机装置或用户对熔丝阵列的进一步存取。举例来说，在方框260-b处，阻止在方框250-c处的第三读取命令之后接收的指向熔丝阵列的存取命令。实例流程图202描绘对应于指向存储器装置的三(3)个读取命令的用以禁止此后的任何熔丝存取的阈值，但本技术不限于此。举例来说，阈值可对应于任何命令(例如，写入命令、act命令、预充电命令)的任何数量(例如，一(1)个、两(2)个、四(4)个甚至更多)。
37.在一些实施例中，每一方框250可包含指向存储器装置的相同命令或不同命令。举例来说，方框250-a包含读取命令，方框250-b包含写入命令，且方框250-c包含读取命令。因而，实例流程图202可表示基于对应于一或多个命令的特定序列—例如，读取命令、写入命令及读取命令的阈值的自锁安全性特征。在方框260-a处，存储器装置可基于尚未满足包括命令序列的阈值而允许主机装置或用户存取熔丝阵列。(例如，在框250-a处的第一读取命令由在框250-b处的写入命令跟随)。在一些实施方案中，额外命令(例如，lmr命令)可存在于方框260-a与方框260-b之间。在方框250-c处，存储器装置可将指向存储器装置的命令序列更新为方框250-a处的第一读取命令、方框250-b处的写入命令及方框250-c处的第二读取命令并确定满足阈值。随后，存储器装置可停用电路(例如，tm控制电路175)以阻止主机装置或用户对熔丝阵列的进一步存取。举例来说，在方框260-b处，阻止在方框250-c处的第二读取命令之后接收的指向熔丝阵列的存取命令。实例流程图202描绘对应于指向存储器装置的三个特定命令的用以禁止此后的任何熔丝存取的阈值，但本技术不限于此。举例来说，阈值可对应于任何命令(例如，写入命令、act命令、预充电命令、lmr命令)的任何数量(例如，一(1)个、两(2)个、四(4)个甚至更多)的任何组合。
38.在一些实施例中，方框250-c可包含对应于阈值的一或多个命令—例如，第一读取命令、写入命令、第二读取命令—而与包含在方框250-a或方框250-b或两者中的先前命令无关。当存储器装置确定在方框250-c处满足阈值时(例如，方框250-c包括第一读取命令、写入命令、第二读取命令)，存储器装置可停用电路(例如，tm控制电路175)以阻止主机装置或用户对熔丝阵列的进一步存取。举例来说，在方框260-b处，阻止在特定命令序列之后接收的指向熔丝阵列的存取命令。
39.在一个实施例中，方框250-c可包含对特定模式寄存器(例如，多用途寄存器)进行编程的命令。因此，在此实施例中，阈值对应于对特定模式寄存器进行编程。当存储器装置确定在方框250-c处满足阈值时(例如，在方框250-c处接收并执行对多用途寄存器进行编
程的lmr命令)，存储器装置可停用电路(例如，tm控制电路175)以阻止主机装置或用户对熔丝阵列的进一步存取。举例来说，在方框260-b处，阻止在多用途寄存器被编程之后接收的指向熔丝阵列的存取命令。
40.在一些实施例中，图201中所说明的基于时间的自锁安全性特征与流程图202中所说明的基于命令的自锁安全性特征可组合。举例来说，在方框250-c处满足阈值(例如，指向存储器装置、经编程多用途模式寄存器的三个读取命令)的一或多个命令(例如，第三读取命令、对多用途寄存器进行编程的lmr命令)可对应于图201中描绘的在时间t1的第一事件。此后，存储器装置可在时段210期间允许对熔丝阵列的存取，而不是立即阻止对熔丝阵列的存取。
41.在一些实施例中，一旦存储器装置阻止熔丝阵列存取，存储器阵列就可需要断电及上电序列以允许存取熔丝阵列。在一些实施例中，存储器装置可经配置以当满足特定条件时—例如，当从主机装置或用户接收特定命令序列时—允许存取熔丝阵列使得可避免断电及上电序列。
42.图3是示意性地说明根据本技术的实施例的存储器装置的电路配置的框图300。图300可包含与参考图1描述的熔丝存取功能及熔丝阵列相关联的存储器装置100的电路及组件的方面。图300包含寄存器330(其可为寄存器118的实例或包含寄存器118的方面)、熔丝控制组件375(其可为tm控制电路175的实例或包含tm控制电路175的方面)及熔丝阵列380(其可为熔丝阵列180的实例或包含熔丝阵列180的方面)。此外，图300说明与寄存器330及熔丝控制组件375耦合的存取控制模块310(其可为存取控制模块185的实例或包含存取控制模块185的方面)。
43.在一些实施例中，存取控制模块310包含监测组件315、计数器320及比较器325，其可包含相关领域的技术人员已知的各种有源组件(例如，晶体管)及/或无源组件(例如，电阻器、电容器、导体)。存取控制模块310还可经配置以监测与存储器装置相关联的预定义事件340并且接收第一信号345及第二信号350。存取控制模块310可经配置以在预定义事件340满足阈值时停用熔丝控制组件375。预定义事件340可包含存储器装置的一或多个操作参数(例如，电力供应电势vdd及vss、时钟信号ck及ckf)、指向存储器装置的一或多个命令(例如，读取命令、写入命令、act命令、lmr命令)，或两者。
44.监测组件315可经配置以监测与存储器装置相关联的预定义事件340。在一些实施例中，预定义事件340可与通电事件相关，其中供应到存储器装置的电压(例如，vdd)超过存储器装置的操作电压(例如，1.2v)的一定百分比。在一些实施例中，预定义事件340可与指向存储器装置的一或多个命令相关—例如，从主机装置接收的读取命令、向主机装置输出数据的读取命令的执行、对某一模式寄存器(例如，多用途寄存器)编程的lmr命令。在一些实施例中，预定义事件340可与存储器装置执行的程序(例如，在存储器装置的通电事件之后的初始化程序)相关。在一些实施例中，预定义事件340可与一或多个命令中的某些模式相关。举例来说，预定义事件340可对应于指向存储器装置的三个读取命令(例如，三个连续读取命令或与其它命令交错的三个读取命令)，或特定命令序列(例如，包括第一读取命令、写入命令及第二读取命令的序列，其可连续或与其它命令交错)。监测组件315可基于监测与存储器装置相关联的预定义事件340而向计数器320指示预定义事件340的一或多个例子。
45.计数器320可经配置以存储预定义事件340的一或多个例子的数量、与预定义事件340的一或多个例子关联的时间，或两者。在一些实施例中，计数器320可经配置以从监测组件315接收第一信号345(例如，参考图1描述的内部时钟信号iclk)、预定义事件340的一或多个例子的指示，或两者。通过实例的方式，当监测组件315向计数器320指示预定义事件340的第一例子(例如，通电事件)发生时，计数器320可响应于接收所述指示而开始对包含在第一信号345中的时钟循环的数量进行计数。因而，计数器320可跟踪自通电事件以来流逝的时间。在另一实例中，当监测组件315向计数器320指示指向存储器装置的一或多个读取命令的每一例子时，计数器320可更新与预定义事件相关联的例子—例如，第一读取命令、第二读取命令，等等的数量—使得计数器320可跟踪预定义事件340的例子的数量。在一些实施例中，计数器320可经配置以将与预定义事件340相关的此信息(例如，自通电事件以来流逝的时间、指向存储器装置的读取命令的数量)存储在寄存器330中。在一些实施例中，计数器320可经配置以包含寄存器以存储与预定义事件340相关的此信息并将所述信息传输到比较器325。
46.比较器325可经配置以将所存储的一或多个例子的数量与可作为第二信号350的部分提供的阈值进行比较。比较器325在一些情况下结合计数器320可确定预定义事件340满足阈值。在一些情况下，阈值可对应于指向存储器装置的命令的特定数量。举例来说，比较器325可将所存储的预定义事件340的一或多个例子(例如，存储在寄存器330或计数器320的寄存器中的读取命令的两(2)个例子)的数量与阈值(例如，读取命令的三(3)个例子)进行比较，其中当一或多个例子的数量大于或等于阈值时确定预定义事件340(例如，读取命令的例子)满足阈值(例如，三(3)个读取命令)。在一些情况下，阈值可对应于自预定义事件340(例如，通电事件)发生以来流逝的特定时间(或等于或大于所流逝的特定时间的时钟循环的数量)。举例来说，比较器325可将所存储的时钟循环的数量(例如，存储在寄存器330或计数器320的寄存器中的对应于10毫秒的n个时钟循环)与阈值(例如，对应于20毫秒的20毫秒或m个时钟循环)进行比较，其中当所存储的时钟循环的数量(例如，n个时钟循环)大于或等于阈值(例如，m个时钟循环)时，确定预定义事件340(例如，自通电事件以来流逝的时间)满足阈值(例如，20毫秒，对应于20毫秒的m个时钟循环)—例如，自通电事件以来流逝的时间大于或等于阈值(例如，20毫秒)。在一些实施例中，比较器325可基于确定预定义事件340已满足阈值来停用熔丝控制组件375使得可阻止对熔丝阵列380的后续存取。
47.在一些实施例中，当对熔丝阵列380的存取被阻止时，存取控制模块310可允许读取熔丝阵列380。举例来说，存取控制模块310可去激活熔丝编程电压355，而不是停用熔丝控制组件375。以此方式，熔丝控制组件375可从熔丝阵列380检索(例如，读取)信息，但在没有熔丝编程电压355的情况下无法修改或向熔丝阵列380写入信息。在一些实施例中，当熔丝控制组件375被激活以存取(例如，读取、写入)熔丝阵列380时，存取控制模块310可暂停对时钟循环的数量进行计数。以此方式，一旦熔丝存取被允许并且正在进行，存取控制模块310就可为主机装置存取熔丝阵列380提供可靠的持续时间。随后，当熔丝控制组件375在存取熔丝阵列380之后被去激活时，存取控制模块310可恢复对时钟循环的数量进行计数。在一些实施例中，存取控制模块310可确定熔丝编程电压355经启用以激活熔丝控制组件375—即，供应到熔丝控制组件375的电压(例如，3v)大于存储器装置的操作电压(例如1.2v，vdd)—并基于所述确定而暂停对时钟循环的数量进行计数。
48.图4是示意性地说明根据本技术的实施例的存储器系统401的框图。存储器系统401包含存储器装置400，其可为参考图1描述的存储器装置100的实例或包含存储器装置100的方面。如所展示，存储器装置400包含主存储器402(例如，dram、nand快闪、nor快闪、feram、pcm等)及耦合到主机装置408(例如，上游中央处理单元(cpu))的控制电路系统406。主存储器402可为参考图1描述的存储器阵列150的实例或包含存储器阵列150的方面。控制电路系统406包含参考图1及3描述的各种组件的方面。举例来说，控制电路系统406可包含命令/地址输入电路105、tm控制电路175、存取控制模块185或310、熔丝控制组件375等的方面。此外，存储器装置400包含熔丝阵列407，其可为参考图1及3描述的熔丝阵列180或380的实例或包含熔丝阵列180或380的方面。
49.主存储器402包含多个存储器部件420，其各自包含多个存储器单元。存储器部件420可为个别存储器裸片、单个存储器裸片中的存储器平面、与穿硅通路(tsv)垂直连接的存储器裸片的堆叠或类似者。举例来说，在一个实施例中，存储器部件420中的每一者可由半导体裸片形成，并与其它存储器单元裸片一起布置在单个装置封装中。在其它实施例中，多个存储器部件420可共同位于单个裸片上及/或跨越多个装置封装分布。在一些实施例中，存储器部件420还可被细分为存储器区428(例如，存储体、秩(rank)、通道、块、页面等)。
50.存储器单元可包含例如浮动栅极、电荷俘获、相变、电容性、铁电、磁阻及/或经配置以持久或半持久存储数据的其它合适存储元件。主存储器402及/或个别存储器部件420还可包含其它电路组件，例如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、数据输出/数据输入寄存器等，以用于存取及/或编程(例如，写入)存储器单元及其它功能，例如用于处理信息及/或与控制电路系统406或主机装置408通信。尽管为说明的目的，在所说明实施例中展示有一定数目的存储器单元、行、列、区及存储器部件，但存储器单元、行、列、区及存储器部件的数目可变化，并且在其它实施例中，其规模可比所说明实例中展示的更大或更小。举例来说，在一些实施例中，存储器装置400可仅包含一个存储器部件420。替代地，存储器装置400可包含两个、三个、四个、八个、十个或更多(例如，16、32、64或更多)个存储器部件420。尽管存储器部件420在图4中展示为各自包含四个存储器区428，但在其它实施例中，每一存储器部件420可包含一个、两个、三个、八个或更多(例如，16、32、64、100、128、256或更多)个存储器区。
51.在一个实施例中，控制电路系统406可提供在与主存储器402相同的裸片上(例如，包含命令/地址/时钟输入电路系统、解码器、电压及时序产生器、输入/输出电路系统等)。在另一实施例中，控制电路系统406可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)、存储器裸片上的控制电路系统等)或其它合适处理器。在一个实施例中，控制电路系统406可包含处理器，其经配置以执行存储在存储器中的指令以执行用于控制存储器装置400的操作的各种过程、逻辑流及例程，包含管理主存储器402及处置存储器装置400与主机装置408之间的通信。在一些实施例中，控制电路系统406可包含具有用于存储(例如)行计数器、存储体计数器、存储器指针、所提取数据等的存储器寄存器的嵌入式存储器。在本技术的另一实施例中，存储器装置400可不包含控制电路系统，且可代替地依赖外部控制(例如，由主机装置408或者由与存储器装置400分离的处理器或控制器提供)。
52.主机装置408可为能够利用存储器来临时或持久存储信息的数个电子装置中的任
一者或其组件。举例来说，主机装置408可为计算装置，例如桌上型或便携式计算机、服务器、手持装置(例如，移动电话、平板计算机、数字阅读器、数字媒体播放器)或其某一组件(例如，中央处理单元、协处理器、专用存储器控制器等)。主机装置408可为联网装置(例如，交换机、路由器等)或数字图像、音频及/或视频的记录器、交通工具、器械、玩具或数个其它产品中的任一者。在一个实施例中，主机装置408可直接连接到存储器装置400，尽管在其它实施例中，主机装置408可间接连接到存储器装置(例如，通过联网连接或通过中间装置)。
53.在操作中，控制电路系统406可直接写入或以其它方式编程(例如，擦除)主存储器402的各个存储器区。控制电路系统406通过主机装置总线或接口710与主机装置408通信。在一些实施例中，主机装置408及控制电路系统406可通过专用存储器总线(例如，dram总线)通信。在其它实施例中，主机装置408及控制电路系统406可通过串行接口进行通信，例如串行附接的scsi(sas)、串行at附接(sata)接口、外围组件互连快速(pcie)或其它合适接口(例如，并行接口)。主机装置408可向控制电路系统406发送各种请求(例如，以分组或分组流的形式)。请求可包含用以读取、写入、擦除、返回信息及/或执行特定操作(例如，刷新操作、trim操作、预充电操作、激活操作、损耗均衡操作、废弃项目收集操作等)的命令。
54.在一些实施例中，控制电路系统406可经配置以跟踪在主存储器402中(例如，在控制电路系统406的嵌入式存储器中的寄存器或表中)在多个存储器部件420中执行的操作(例如，读取操作、写入操作、擦除操作、激活操作等)以促进根据需要执行刷新操作。在这方面，控制电路系统406可经配置以比较由不同存储器部件420经历的操作的数目或速率，并基于由存储器部件420经历的操作的数目或速率之间的比较来执行或调度对存储器部件420的刷新操作。替代地，控制电路系统406可经配置以基于每一存储器部件420与一或多个预定阈值(例如，操作的阈值数目、操作的阈值速率等)的比较来对存储器部件420执行或调度刷新操作。因此，作为超过阈值数目或速率的操作的目标的存储器部件420可比另一部件420更频繁地刷新，这归因于不同部件420可经受无序刷新操作的自由度。
55.在一些实施例中，存储器装置400可经配置以监测与存储器装置400相关联的预定义事件，其中预定义事件包含存储器装置400的一或多个操作参数、从主机装置408接收的指向存储器装置400的一或多个命令，或两者。存储器装置可确定预定义事件满足阈值，并基于所述确定而停用经配置以存取存储器装置400的熔丝阵列407的电路(例如，tm控制电路175、熔丝控制组件375)。在一些实施例中，存储器装置400可包含耦合到电路的模块(例如，存取控制模块310)使得存储器装置可经由模块停用电路。在一些实施例中，此模块可包含经配置以监测预定义事件的第一组件(例如，监测组件315)及经配置以确定预定义事件满足阈值的第二组件—例如，比较器325、计数器320，或两者。
56.图5是说明根据本技术的实施例的操作存储器装置的方法的流程图500。流程图500可为存储器装置100(或存取控制模块185或310，或存储器装置400的控制电路系统406)可如参考图1到4描述那样执行的方法的实例或包含所述方法的方面。
57.所述方法包含监测与存储器装置相关联的预定义事件，所述预定义事件包含存储器装置的一或多个操作参数、指向存储器装置的一或多个命令，或两者(方框510)。根据本技术的一个方面，方框510的监测特征可由控制电路系统(例如，控制电路系统406)或存取控制模块185或310(连同监测组件315，在一些实施方案中)执行，如参考图1到4描述。
58.所述方法进一步包含确定预定义事件满足阈值(方框515)。根据本技术的一个方
面，方框515的确定特征可由控制电路系统(例如，控制电路系统406)或存取控制模块185或310执行，如参考图1到4描述。
59.所述方法进一步包含基于所述确定而停用经配置以存取存储器装置的熔丝阵列的电路(方框520)。根据本技术的一个方面，方框520的停用特征可由控制电路系统(例如，控制电路系统406)或存取控制模块185或310执行，如参考图1到4描述。
60.在一些实施例中，所述方法可进一步包含基于监测预定义事件而将预定义事件的一或多个例子的数量存储在存储器装置中。在一些实施例中，所述方法可进一步包含将所存储的一或多个例子的数量与阈值进行比较，并确定一或多个例子的数量大于或等于阈值。在一些实施例中，所述方法可进一步包含响应于预定义事件的例子而对时钟循环的数量进行计数，并将时钟循环的数量存储在存储器装置中。在一些实施例中，所述方法可进一步包含将所存储的时钟循环的数量与阈值进行比较，并确时序钟周期的数量大于或等于阈值。
61.在一些实施例中，所述方法可进一步包含在激活电路以存取存储器装置的熔丝阵列时暂停对时钟循环的数量进行计数。在一些实施例中，所述方法可进一步包含当电路在存取存储器装置的熔丝阵列之后被停用时，恢复对时钟循环的数量进行计数。在一些实施例中，预定义事件可对应于指向存储器装置的特定命令序列，并且阈值可包含特定命令序列的一或多个例子。在一些实施例中，预定义事件可对应于供应到存储器装置的电压超过存储器装置的操作电压的一部分，并且阈值可包含所述电压超过操作电压的部分的固定持续时间。在一些实施例中，预定义事件可包含指向存储器装置的命令，并且阈值可包含在所述命令由存储器装置执行之后的固定持续时间。
62.图6是说明根据本技术的实施例的操作存储器装置的方法的流程图600。流程图600可为存储器装置100(或存取控制模块185或310，或存储器装置400的控制电路系统406)可如参考图1到4描述那样执行的方法的实例或包含所述方法的方面。
63.所述方法包含监测与存储器装置相关联的预定义事件，所述预定义事件包含存储器装置的一或多个操作参数、指向存储器装置的一或多个命令，或两者(方框610)。根据本技术的一个方面，方框610的监测特征可由控制电路系统(例如，控制电路系统406)或存取控制模块185或310(连同监测组件315，在一些实施方案中)执行，如参考图1到4描述。
64.所述方法进一步包含响应于预定义事件的发生而对时钟循环的数量进行计数(方框615)。根据本技术的一个方面，方框615的计数特征可由控制电路系统(例如，控制电路系统406)或存取控制模块185或310(连同计数器320，在一些实施方案中)执行，如参考图1到4描述。
65.所述方法进一步包含基于对时钟循环的数量进行计数来确定在预定义事件的发生之后已消逝固定持续时间(方框620)。根据本技术的一个方面，方框620的确定特征可由控制电路系统(例如，控制电路系统406)或存取控制模块185或310执行，如参考图1到4描述。
66.所述方法进一步包含基于所述确定而停用经配置以存取存储器装置的熔丝阵列的存储器装置的电路(方框625)。根据本技术的一个方面，方框625的停用特征可由控制电路系统(例如，控制电路系统406)或存取控制模块185或310执行，如参考图1到4描述。
67.在一些实施例中，预定义事件可对应于供应到存储器装置的电压超过存储器装置
的操作电压的一部分。在一些实施例中，预定义事件可对应于指向存储器装置的特定命令序列。在一些实施例中，预定义事件可对应于对存储器装置的模式寄存器进行编程的命令。在一些实施例中，预定义事件可对应于一或多个命令的子集与完成一或多个命令的子集之后的预时序间跨度的组合。在一些实施例中，停用存储器装置的电路可允许读取存储器装置的熔丝阵列。在一些实施例中，所述方法可进一步包含确定供应到电路的电压大于存储器装置的操作电压，以及基于所述确定而暂停对时钟循环的数量进行计数。
68.应注意，上文所描述的方法描述可能的实现方案，且操作及步骤可经重新布置或以其它方式修改，且其它实现方案是可能的。此外，可组合来自方法中的两者或两者以上的实施例。
69.本文中所描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说，可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中所述总线可具有各种位宽度。
70.本文中所论述的装置(包含存储器装置)可形成于半导体衬底或裸片(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况下，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于：磷、硼或砷)的掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行。
71.可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。其它实例及实施方案是在本公开及所附权利要求书的范围内。实施功能的特征还可在物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。
72.如本文中使用，包含权利要求书中，如在项目列表(例如，前面标有例如“中的至少一者”或“中的一或多者”的短语的项目列表)中使用的“或”指示包含列表使得(例如)a、b或c中的至少一者的列表意味着a或b或c或ab或ac或bc或abc(即，a及b及c)。此外，如本文中使用，短语“基于”不应理解为对一组封闭条件的引用。举例来说，描述为“基于条件a”的实例步骤可基于条件a及条件b两者而不脱离本公开的范围。换句话说，如本文中使用，短语“基于”应以与短语“至少部分基于”的相同方式理解。
73.可从上文了解，本文已为了说明而描述本发明的特定实施例，但可在不背离本发明的范围的情况下作出各种修改。而是，在前述描述中，讨论众多特定细节以提供本技术的实施例的透彻及可行描述。然而，相关领域的技术人员将认识到，可在无一或多个特定细节的情况下实践本公开。在其它例子中，未展示或未详细描述通常与存储器系统及装置相关联的众所周知的结构或操作以免使本技术的其它方面不清楚。一般来说，应了解，除本文中所揭示的特定实施例之外，各种其它装置、系统及方法也可在本技术的范围内。