像素驱动电路、显示设备以及像素驱动方法与流程

1.本发明涉及显示技术，尤其涉及一种像素驱动电路、显示设备及像素驱动方法。


背景技术：

2.有机发光二极管(oled)显示器是当今平板显示器研究领域的热点之一。与使用稳定电压来控制亮度的薄膜晶体管-液晶显示器(tft-lcd)不同，oled由需要保持恒定以控制照明的驱动电流来驱动。oled显示面板包括多个像素单元，所述多个像素单元配置有以多行和多列布置的像素驱动电路。每个像素驱动电路包括驱动晶体管，该驱动晶体管具有连接至每行一条栅线的栅极端子和连接至每列一条数据线的漏极端子。当其中像素单元被选通的行导通时，连接至驱动晶体管的开关晶体管导通，并且数据电压从数据线经由开关晶体管施加到驱动晶体管，使得驱动晶体管将与数据电压对应的电流输出到oled器件。oled器件被驱动以发射相应亮度的光。


技术实现要素：

3.在一个方面，本公开提供了一种像素驱动电路，包括：存储电容器，其包括第一电容器电极和第二电容器电极，所述第一电容器电极连接至电压电源线；驱动晶体管，其被配置为当所述第二电容器电极的电压大于所述驱动晶体管的阈值电压时，生成用于驱动发光元件发光的驱动电流，所述驱动晶体管的栅极连接至所述第二电容器电极；数据写入子电路，其连接至数据线并连接至所述第二电容器电极，所述数据写入子电路被配置为在数据写入阶段将数据电压信号的电压和所述驱动晶体管的阈值电压写入到所述第二电容器电极；发光控制子电路，其连接至所述驱动晶体管，所述发光控制子电路被配置为在发光阶段，控制所述电压电源线的电压电源信号以被写入到所述驱动晶体管，以生成驱动信号；以及第一复位晶体管，其具有连接至复位控制信号线的栅极、连接至第一复位信号线的源极、以及连接至所述驱动晶体管的栅极和所述第二电容器电极的漏极；其中，所述第一复位晶体管被配置为在复位阶段被导通，以允许由所述第一复位信号线提供的第一初始化电压信号被写入所述第二电容器电极；在电压保持阶段，所述第一复位晶体管被配置为关断，并且所述第一复位信号线被配置为向所述第一复位晶体管的源极提供电压保持信号；以及所述电压保持信号不同于所述第一初始化电压信号。
4.可选地，所述像素驱动电路还包括第二复位晶体管，所述第二复位晶体管具有连接至所述复位控制信号线的栅极、连接至第二复位信号线的源极、以及连接至所述发光控制子电路和所述发光元件的阳极的漏极，所述第二复位晶体管被配置为在所述复位阶段，将第二初始化电压信号写入所述发光元件的所述阳极；其中，所述第一复位信号线和所述第二复位信号线彼此独立；以及所述电压保持信号不同于所述第二初始化电压信号。
5.可选地，所述像素驱动电路还包括连接至所述第一复位信号线的双信号开关子电路；其中，所述双信号开关子电路被配置为在所述复位阶段生成所述第一初始化电压信号，并且在所述电压保持阶段生成所述电压保持信号。
6.可选地，所述双信号开关子电路包括：第一控制晶体管，其具有连接至第一控制信号线的栅极、连接至被配置为提供所述电压保持信号的第一开关信号线的源极、以及连接至所述第一复位信号线的漏极；以及第二控制晶体管，其具有连接至第二控制信号线的栅极、连接至被配置为提供所述第一初始化电压信号的第二开关信号线的源极、以及连接至所述第一复位信号线的漏极；其中，在所述复位阶段和所述数据写入阶段，所述第一控制晶体管被配置为关断，并且所述第二控制晶体管被配置为导通；以及在所述电压保持阶段，所述第一控制晶体管被配置为导通，并且所述第二控制晶体管被配置为关断。
7.可选地，所述像素驱动电路还包括连接至所述双信号开关子电路的反向开关子电路；其中，在所述复位阶段，所述反向开关子电路被配置为生成第一关断控制信号，其通过第一控制信号线到达所述双信号开关子电路的第一控制晶体管的栅极，以关断所述第一控制晶体管，并且生成第二导通控制信号，其通过第二控制信号线到达所述双信号开关子电路的第二控制晶体管的栅极，以导通所述第二控制晶体管；以及在所述电压保持阶段，所述反向开关子电路被配置为生成第一导通控制信号，其通过所述双信号开关子电路的所述第一控制信号线到达所述第一控制晶体管的栅极，以导通所述第一控制晶体管，并且生成第二关断控制信号，其通过第二控制信号线到达所述双信号开关子电路的所述第二控制晶体管的栅极，以关断所述第二控制晶体管。
8.可选地，所述反向开关子电路包括：第三控制晶体管，其具有连接至所述第一控制信号线的栅极、连接至被配置为提供第一电压信号的第一电压信号线的源极、以及连接至所述第二控制信号线的漏极；以及第四控制晶体管，其具有连接至第三控制信号线的栅极、连接至被配置为提供第二电压信号的第二电压信号线的源极、以及连接至所述第二控制信号线的漏极；其中，在所述复位阶段和所述数据写入阶段，所述第三控制晶体管被配置为关断，并且所述第四控制晶体管被配置为导通；以及在所述电压保持阶段，所述第三控制晶体管被配置为导通，并且所述第四控制晶体管被配置为关断。
9.可选地，所述数据写入子电路包括第一晶体管和第二晶体管；所述第一复位晶体管包括连接到复位控制信号线的栅极、连接到第一复位信号线的源极、以及连接到所述存储电容器的第二电容器电极和所述驱动晶体管的栅极的漏极；以及所述第二晶体管的栅极连接至栅线、源极连接至所述存储电容器的所述第二电容器电极和所述驱动晶体管的栅极、以及漏极连接至所述驱动晶体管的漏极。
10.可选地，所述发光控制子电路包括第三晶体管和第四晶体管；所述第三晶体管的栅极连接至发光控制信号线、源极连接至所述电压电源线、以及漏极连接至所述驱动晶体管的源极和所述第一晶体管的漏极；以及所述第四晶体管包括连接至所述发光控制信号线的栅极、连接至所述驱动晶体管的漏极和所述第二晶体管的漏极的源极、以及连接至发光元件的阳极的漏极。
11.在另一方面，本公开提供了一种阵列基板，包括：第一控制阵列上栅极电路，其包括多个级联的第一移位寄存器；第二控制阵列上栅极电路，其包括多个级联的第二移位寄存器；以及多行双信号开关子电路和反向开关子电路，各行包括双信号开关子电路和反向开关子电路；其中，所述各行中的所述双信号开关子电路连接至第一复位信号线；以及所述各行中的所述反向开关子电路连接至所述双信号开关子电路；所述双信号开关子电路被配置为在复位阶段，生成第一初始化电压信号，以及在电压保持阶段，生成电压保持信号；在
所述复位阶段，所述反向开关子电路被配置为生成第一关断控制信号，其通过第一控制信号线到达所述双信号开关子电路的第一控制晶体管的栅极，以关断所述第一控制晶体管，并且生成第二导通控制信号，其通过第二控制信号线到达所述双信号开关子电路的第二控制晶体管的栅极，以导通第二控制晶体管；以及在所述电压保持阶段，所述反向开关子电路被配置为生成第一导通控制信号，其通过所述第一控制信号线到达所述双信号开关子电路的所述第一控制晶体管的栅极，以导通所述第一控制晶体管，并且生成第二关断控制信号，其通过第二控制信号线到达所述双信号开关子电路的所述第二控制晶体管的栅极，以关断所述第二控制晶体管。
12.可选地，所述多行双信号开关子电路和反向开关子电路分别连接至所述第一控制阵列上栅极电路的多个第一移位寄存器，所述多行的数量与所述多个第一移位寄存器的数量相同，所述多个第一移位寄存器中的各个第一移位寄存器被配置为向所述多行中的各行中的反向开关子电路提供所述第三关断控制信号和所述第三导通控制信号；以及所述多行双信号开关子电路和反向开关子电路共同连接至所述第二控制阵列上栅极电路的单个第二移位寄存器，所述单个第二移位寄存器被配置为向所述多行双信号开关子电路和反向开关子电路中的反向开关子电路和双信号开关子电路提供所述第一导通控制信号和所述第一关断控制信号。
13.可选地，所述阵列基板还包括：栅极扫描阵列上栅极电路，其包括多个级联的第三移位寄存器，所述多个级联的第三移位寄存器被配置为生成多个栅极驱动信号；以及发光扫描阵列上栅极电路，其包括被配置为生成多个发光控制信号的多个级联的第四移位寄存器；其中，所述多个级联的第一移位寄存器中的各个第一移位寄存器和所述多个级联的第三移位寄存器中的各个第三移位寄存器具有相同的电路结构；所述多个级联的第二移位寄存器中的各个第二移位寄存器和所述多个级联的第四移位寄存器中的各个第四移位寄存器具有相同的电路结构；分别在所述多个级联的第一移位寄存器中的各个第一移位寄存器和所述多个级联的第三移位寄存器中的各个第三移位寄存器中的输出晶体管的尺寸的比在1:3到1:2的范围内；以及分别在所述多个级联的第二移位寄存器中的各个第二移位寄存器和所述多个级联的第四移位寄存器中的各个第四移位寄存器中的输出晶体管的尺寸的比在1:3到1:2的范围内。
14.可选地，所述阵列基板还包括多行像素驱动电路，其分别电连接至所述多行双信号开关子电路和反向开关子电路；其中，所述多行像素驱动电路位于所述阵列基板的显示区域中；所述第一控制阵列上栅极电路、所述第二控制阵列上栅极电路、所述栅极扫描阵列上栅极电路、所述发光扫描阵列上栅极电路、和所述多行双信号开关子电路和反向开关子电路位于所述阵列基板的外围区域中；所述发光扫描阵列上栅极电路位于所述栅极扫描阵列上栅极电路远离所述显示区域的一侧；分别来自所述多行双信号开关子电路和反向开关子电路中的一列双信号开关子电路位于所述发光扫描阵列上栅极电路远离所述栅极扫描阵列上栅极电路的一侧；分别来自所述多行双信号开关子电路和反向开关子电路中的一列反向开关子电路位于该列双信号开关子电路远离所述发光扫描阵列上栅极电路的一侧；所述第一控制阵列上栅极电路位于该列反向开关子电路远离该列双信号开关子电路的一侧；以及所述第二控制阵列上栅极电路位于所述第一控制阵列上栅极电路远离该列反向开关子电路的一侧。
15.在另一方面，本公开提供了一种显示设备，包括本文所述的像素驱动电路、连接至所述第三控制信号线的第一控制阵列上栅极电路、以及连接至所述第一控制信号线的第二控制阵列上栅极电路；该显示设备包括：多行像素驱动电路；所述像素驱动电路在所述多行像素驱动电路的各行中；所述多行像素驱动电路中的各行连接至所述双信号开关子电路和所述反向开关子电路；以及所述双信号开关子电路被配置为针对所述多行像素驱动电路中的各行，在所述复位阶段，生成所述第一初始化电压信号，并且在所述电压保持阶段，生成所述电压保持信号。
16.可选地，所述显示设备还包括数据驱动集成电路；其中，所述数据驱动集成电路被配置为：在显示多帧图像中的各帧图像之前，在各帧图像中向多个子像素提供数据电压信号；以及将计算值指定为所述电压保持信号的值；其中，所述计算值是基于各帧图像中的所述多个子像素的所述数据电压信号通过函数来计算的。
17.可选地，所述函数包括平均算法；以及所述计算值等于所述驱动晶体管的阈值电压与所述多个子像素的所述数据电压信号的平均值的和。
18.可选地，所述平均算法选自由均方根值算法、算术平均算法、几何平均算法和加权平均算法组成的组。
19.可选地，所述函数基于数据信号补偿模型f(vdata(1)、vdata(2)、
……
、vdata(n))；以及vdata(1)、vdata(2)、
……
、vdata(n)代表所述多个子像素的所述数据电压信号。
20.在另一方面，本公开提供了一种像素驱动方法，包括：在复位阶段，导通第一复位晶体管，以允许第一初始化电压信号写入存储电容器的第二电容器电极；在数据写入阶段，导通数据写入子电路，以允许数据电压信号的电压和驱动晶体管的阈值电压被写入所述第二电容器电极；在电压保持阶段，关断所述第一复位晶体管，并将来自第一复位信号线的电压保持信号提供给所述第一复位晶体管的源极；以及在发光阶段，导通所述发光控制子电路，以控制电压电源线的电压电源信号写入所述驱动晶体管，并且当所述第二电容器电极的电压大于所述驱动晶体管的阈值电压时，所述驱动晶体管生成驱动电流，以驱动发光元件发光；其中，所述电压保持信号不同于所述第一初始化电压信号。
21.可选地，所述像素驱动方法还包括在所述复位阶段，导通第二复位晶体管，以在所述复位阶段，允许第二初始化电压信号进入所述发光元件的阳极；其中，所述电压保持信号不同于所述第二初始化电压信号。
22.可选地，所述像素驱动方法还包括使用连接至所述第一复位信号线的双信号开关子电路，在所述复位阶段，生成所述第一初始化电压信号，并且在所述电压保持阶段，生成所述电压保持信号。
23.可选地，在所述复位阶段生成所述第一初始化电压信号包括：通过第一控制信号线将第一关断控制信号提供给所述双信号开关子电路的第一控制晶体管的栅极，以关断所述第一控制晶体管；通过第二开关信号线将所述第一初始化电压信号提供给第二控制晶体管的源极；以及通过第二控制信号线将第二导通控制信号提供给所述双信号开关子电路的所述第二控制晶体管的栅极，以导通所述第二控制晶体管，从而允许所述第一初始化电压信号从所述第二控制晶体管的源极传递到所述第二控制晶体管的漏极，并且进而传递到与所述第二控制晶体管的漏极连接的所述第一复位信号线。
24.可选地，所述像素驱动方法还包括：在所述复位阶段中，通过所述第一控制信号线
将所述第一关断控制信号提供给所述双信号开关子电路的反向开关子电路的第三控制晶体管的栅极，以关断连接至所述反向开关子电路的所述第三控制晶体管，并且同时将所述第一关断控制信号提供给所述第一控制晶体管的栅极，以关断所述第一控制晶体管；通过第二电压信号线将第二电压信号提供给所述反向开关子电路的第四控制晶体管的源极；以及通过第三控制信号线将第三导通控制信号提供给所述反向开关子电路的所述第四控制晶体管的栅极，以导通所述反向开关子电路的所述第四控制晶体管，从而允许所述第二电压信号从所述第四控制晶体管的源极传递到所述第四控制晶体管的漏极，并且进而传递到与所述第二控制晶体管的栅极连接的所述第二控制信号线，所述第二电压信号在所述复位阶段用作导通所述第二控制晶体管的所述第二导通控制信号。
25.可选地，在所述电压保持阶段生成所述电压保持信号包括：通过第一开关信号线将所述电压保持信号提供给第一控制晶体管的源极；通过第一控制信号线将第一导通控制信号提供给所述双信号开关子电路的第一控制晶体管的栅极，以导通所述第一控制晶体管，从而允许所述电压保持信号从所述第一控制晶体管的源极传递到所述第一控制晶体管的漏极，并且进而传递到与所述第一控制晶体管的漏极连接的所述第一复位信号线；以及通过第二控制信号线将第二关断控制信号提供给所述双信号开关子电路的第二控制晶体管的栅极，以关断所述第二控制晶体管。
26.可选地，所述像素驱动方法还包括：在所述电压保持阶段，通过第一电压信号线将第一电压信号提供到连接至所述双信号开关子电路的反向开关子电路的第三控制晶体管的源极；通过所述第一控制信号线将所述第一导通控制信号提供给所述第三控制晶体管的栅极以导通所述第三控制晶体管，从而允许所述第一电压信号从所述第三控制晶体管的源极传递到所述第三控制晶体管的漏极，并且进而传递到与所述第二控制晶体管的栅极连接的所述第二控制信号线，所述第一电压信号在所述电压保持阶段用作关断所述第二控制晶体管的所述第二关断控制信号；以及通过第三控制信号线将第三关断控制信号提供给所述反向开关子电路的第四控制晶体管的栅极，以关断所述第四控制晶体管。
27.可选地，所述像素驱动方法还包括使用连接至所述第一复位信号线的所述双信号开关子电路，在所述数据写入阶段，生成所述第一初始化电压信号。
28.可选地，所述像素驱动方法还包括使用连接至所述第一复位信号线的所述双信号开关子电路，在初始阶段，生成所述第一初始化电压信号。
29.可选地，所述像素驱动方法，还包括：在显示多帧图像中的各帧图像之前，获得在各帧图像中显示面板的多个子像素的数据电压信号；以及将计算值指定为所述电压保持信号的值；其中，所述计算值是基于各帧图像中的所述多个子像素的所述数据电压信号通过函数来计算的。
30.可选地，所述函数包括平均算法；以及所述计算值等于所述驱动晶体管的阈值电压与所述多个子像素的所述数据电压信号的平均值的和。
31.可选地，所述平均算法选自由均方根值算法、算术平均算法、几何平均算法和加权平均算法组成的组。
32.可选地，所述函数基于数据信号补偿模型f(vdata(1)、vdata(2)、
……
、vdata(n))；以及vdata(1)、vdata(2)、
……
、vdata(n)代表所述多个子像素的所述数据电压信号。
附图说明
33.根据各个公开的实施例，以下附图仅是用于说明目的示例，并且不旨在限制本发明的范围。
34.图1是根据本公开的一些实施例中具有像素驱动电路的显示面板的平面图。
35.图2是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。
36.图3是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。
37.图4是根据本公开的一些实施例中操作具有像素驱动电路的显示面板的时序图。
38.图5是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。
39.图6是根据本公开的一些实施例中操作具有像素驱动电路的显示面板的时序图。
40.图7是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。
41.图8是根据本公开的一些实施例中操作具有像素驱动电路的显示面板的时序图。
42.图9是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。
43.图10是示出根据本公开的一些实施例中的显示设备的结构的示意图。
44.图11是根据本公开的一些实施例中的显示设备的外围区域的布局的图像。
45.图12是示出根据本公开的一些实施例中的多行像素驱动电路的结构的电路图。
46.图13是根据本公开的一些实施例中操作具有像素驱动电路的显示面板的时序图。
47.图14是发光控制移位寄存器的电路图。
48.图15是在图14所示的发光控制移位寄存器操作的情况下的信号的时序图。
49.图16是本公开的一些实施例提供的显示基板的移位寄存器单元的电路结构示意图。
50.图17是在图16所示的发光控制移位寄存器操作的情况下的信号的时序图。
具体实施方式
51.现在将参考以下实施例更具体地描述本公开。应当注意，本文中呈现的一些实施例的以下描述仅用于说明和描述的目的。其不是穷举的或限于所公开的精确形式。
52.本公开尤其提供了一种像素驱动电路、显示设备和像素驱动方法，其基本上避免了由于现有技术的限制和缺点而导致的一个或多个问题。在一个方面，本公开提供了一种像素驱动电路。在一些实施例中，像素驱动电路包括：存储电容器，其具有第一电容器电极和第二电容器电极，所述第一电容器电极连接至电压电源线；驱动晶体管，其被配置为当所述第二电容器电极的电压大于所述驱动晶体管的阈值电压时，生成用于驱动发光元件发光的驱动电流，所述驱动晶体管的栅极连接至所述第二电容器电极；数据写入子电路，其连接至数据线并连接至所述第二电容器电极，所述数据写入子电路被配置为在数据写入阶段将数据电压信号的电压和所述驱动晶体管的阈值电压写入到所述第二电容器电极；发光控制子电路，其连接至所述驱动晶体管，所述发光控制子电路被配置为在发光阶段，控制所述电压电源线的电压电源信号以被写入到所述驱动晶体管，以生成驱动信号；以及第一复位晶体管，其具有连接至复位控制信号线的栅极、连接至第一复位信号线的源极、以及连接至所述驱动晶体管的栅极和所述第二电容器电极的漏极。可选地，所述第一复位晶体管被配置为在复位阶段被导通，以允许由所述第一复位信号线提供的第一初始化电压信号被写入所述第二电容器电极。可选地，在电压保持阶段，所述第一复位晶体管被配置为关断，并且所
述第一复位信号线被配置为向所述第一复位晶体管的源极提供电压保持信号。可选地，所述电压保持信号不同于所述第一初始化电压信号。
53.图1是根据本公开的一些实施例中的阵列基板的平面图。参照图1，阵列基板包括子像素sp的阵列。每个子像素包括电子元件，例如，发光元件。在一个示例中，发光元件由像素驱动电路pdc驱动。阵列基板包括栅极gl、数据线dl、电压电源线(例如，高电压电源线vdd)和第二电压电源线(例如，低电压电源线vss)，其中的每一个电连接至像素驱动电路pdc。子像素sp中的各个子像素的发光由像素驱动电路pdc驱动。在一个示例中，高电压信号(例如，vdd信号)通过高电压电源线vdd输入到连接至发光元件的阳极的像素驱动电路pdc；低电压信号(例如vss信号)通过低电压电源线vss输入到发光元件的阴极。高电压信号(例如vdd信号)和低电压信号(例如vss信号)之间的电压差是驱动电压δv，其驱动发光元件的发光。
54.在本阵列基板中可以使用各种适当的像素驱动电路。适当的驱动电路的示例包括3t1c、2t1c、4t1c、4t2c、5t2c、6t1c、7t1c、7t2c和8t2c。在一些实施例中，多个像素驱动电路中的各个像素驱动电路是7t1c驱动电路。在本阵列基板中可以使用各种适当的发光元件。合适的发光元件的示例包括有机发光二极管、量子点发光二极管和微发光二极管。可选地，发光元件为微发光二极管。可选地，发光元件是包括有机发光层的有机发光二极管。
55.图2是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。参考图2，在一些实施例中，像素驱动电路pdc包括储存电容器cst，该储存电容器cst具有第一电容器电极ce1和第二电容器电极ce2，第一电容器电极ce1连接至电压电源线vdd；驱动晶体管td，所述驱动晶体管td的栅极连接至第二电容器电极ce2；数据写入子电路scdw，其连接至数据线dl且连接至第二电容器电极ce2；发光控制子电路sclec，其连接至驱动晶体管td；以及第一复位晶体管tr1，其具有连接至复位控制信号线rst的栅极、连接至第一复位信号线slr1的源极、以及连接至驱动晶体管td的栅极和第二电容器电极ce2的漏极。驱动晶体管td被配置为当第二电容器电极ce2的电压大于驱动晶体管td的阈值电压时，生成驱动电流，以驱动发光元件le发光。数据写入子电路scdw被配置为在数据写入阶段将数据电压信号的电压与驱动晶体管td的阈值电压写入第二电容器电极ce2。发光控制子电路sclec被配置为在发光阶段控制电压电源线vdd的电压电源信号写入驱动晶体管td，以生成驱动信号。
56.在一些实施例中，像素驱动电路pdc还包括第二复位晶体管tr2，其具有连接至复位控制信号线rst的栅极、连接至第二复位信号线slr2的源极、以及连接至发光控制子电路sclec和发光元件le的阳极的漏极。第二复位晶体管tr2被配置为在复位阶段将第二初始化电压信号写入发光元件le的阳极。
57.图3是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。参照图2与图3，在一些实施例中，数据写入子电路scdw包括第一晶体管t1与第二晶体管t2；发光控制子电路sclec包括第三晶体管t3与第四晶体管t4。
58.参照图3，在一些实施例中，像素驱动电路pdc包括驱动晶体管td；存储电容器cst，其具有第一电容器电极ce1和第二电容器电极ce2；第一复位晶体管t1，其具有连接至复位控制信号线rst的栅极、连接至第一复位信号线slr1的源极、以及连接至存储电容器cst的第二电容器电极ce2和驱动晶体管td的栅极的漏极；第一晶体管t1，其具有连接至栅线gl的栅极、连接至数据线dl的源极、以及连接至驱动晶体管td的源极的漏极；第二晶体管t2，其
栅极连接至栅线gl、源极连接至存储电容器cst的第二电容器电极ce2和驱动晶体管td的栅极、以及漏极连接至驱动晶体管td的漏极；第三晶体管t3，其栅极连接至发光控制信号线em、源极连接至电压电源线vdd、以及漏极连接至驱动晶体管td的源极和第一晶体管t1的漏极；第四晶体管t4，其具有连接至发光控制信号线em的栅极、连接至驱动晶体管td和第二晶体管t2的漏极的源极、以及连接至发光元件le的阳极的漏极；以及第二复位晶体管tr2，其具有连接至第二复位控制信号线rst2的栅极、连接至第二复位信号线vint2的源极、以及连接至第四晶体管t4的漏极和发光元件le的阳极的漏极。第一电容器电极ce1连接至电压电源线vdd以及第三晶体管t3的源极。
59.图4是根据本公开的一些实施例中操作具有像素驱动电路的显示面板的时序图。参考图4，在一些实施例中，时序包括五个阶段：初始阶段i、复位阶段ii、数据写入阶段iii、电压保持阶段iv以及发光阶段v。在一些实施例中，数据写入阶段iii包括第一子阶段iiia以及第二子阶段iiib。在第一子阶段iiia中，执行驱动晶体管的阈值电压的提取。
60.参照图3和图4，在初始阶段i，通过复位控制信号线rst向第一复位晶体管tr1和第二复位晶体管tr2的栅极提供关断复位控制信号voff-rc，以关断第一复位晶体管tr1和第二复位晶体管tr2。在初始阶段i，栅线gl被提供有关断信号，因此数据写入子电路中的第一晶体管t1与第二晶体管t2被关断。发光控制信号线em被提供高电压信号，以关断发光控制子电路的第三晶体管t3和第四晶体管t4。
61.在复位阶段ii，通过复位控制信号线rst向第一复位晶体管tr1的栅极提供导通复位控制信号von-rc，以导通第一复位晶体管tr1；允许第一初始化电压信号vint1从第一复位晶体管tr1的源极传递到第一复位晶体管tr1的漏极，并继而传递到第二电容器电极ce2和驱动晶体管td的栅极。驱动晶体管td的栅极被初始化。导通复位控制信号von-rc也通过复位控制信号线rst被提供到第二复位晶体管tr2的栅极，以导通第二复位晶体管tr2；允许第二初始化电压信号vint2从第二复位晶体管tr2的源极传递到第二复位晶体管tr2的漏极，并继而传递到发光元件le的阳极。初始化发光元件le的阳极，以提高发光元件le的对比度。第一电容器电极ce1从电压电源线vdd接收高电压信号。由于第一电容器电极ce1和第二电容器电极ce2之间的电压差增加，在复位阶段ii中对第二电容器电极ce2充电。在复位阶段ii，栅线gl被提供有关断信号，因此数据写入子电路中的第一晶体管t1和第二晶体管t2关断。发光控制信号线em被提供有高电压信号，以关断发光控制子电路的第三晶体管t3和第四晶体管t4。连接驱动晶体管td的栅极与第二电容器电极ce2的节点n1的电压电平gtd等于第一初始化电压信号vint1的电压电平。
62.在数据写阶段iii，再次通过复位控制信号线rst将关断复位控制信号voff-rc提供给第一复位晶体管tr1和第二复位晶体管tr2的栅极，以关断第一复位晶体管tr1和第二复位晶体管tr2。在数据写入阶段iii的第一子阶段iiia，栅线gl被提供有导通信号，因此数据写入子电路中的第一晶体管t1与第二晶体管t2被导通。驱动晶体管td的栅极和漏极分别与第二晶体管t2的源极和漏极连接。由于第二晶体管t2在数据写入阶段iii的第一子阶段iiia导通，驱动晶体管td的栅极和漏极连接并短路，且仅驱动晶体管td的栅极和源极之间的pn结有效，从而使驱动晶体管td处于二极管连接模式。第一晶体管t1在数据写入阶段iii的第一子阶段iiia中导通。通过数据线dl传输的数据电压信号由第一晶体管t1的源极接收，并进而传输到驱动晶体管td的源极，该源极连接至第一晶体管t1的漏极。连接至驱动晶
体管td的源极的节点n2具有数据电压信号的电压电平。由于只有在驱动晶体管td的栅极与源极之间的pn结有效，因此在第一子阶段iiia，节点n1处的电压电平gtd逐渐上升至(vdata vth)，其中vdata为数据电压信号的电压电平，且vth为pn结的阈值电压th的电压电平。因为第一电容器电极ce1和第二电容器电极ce2之间的电压差降低到相对小的值，所以存储电容器cst放电。发光控制信号线em被提供有高电压信号，以关断发光控制子电路的第三晶体管t3和第四晶体管t4。在第二子阶段iiib，栅线gl被提供有关断信号，数据写入子电路中的第一晶体管t1与第二晶体管t2关断，且在第二子阶段iiib，节点n1处的电压电平gtd保持在(vdata vth)。
63.在发光阶段v，再次通过复位控制信号线rst将关断复位控制信号voff-rc提供给第一复位晶体管tr1和第二复位晶体管tr2的栅极，以关断第一复位晶体管tr1和第二复位晶体管tr2。栅线gl被提供有关断信号，数据写入子电路中的第一晶体管t1与第二晶体管t2关断。发光控制信号线em提供有低电压信号，以导通发光控制子电路的第三晶体管t3和第四晶体管t4。在发光阶段v，节点n1处的电压电平gtd保持在(vdata vth)，驱动晶体管td由电压电平gtd导通，工作在饱和区。形成以下路径：通过第三晶体管t3、驱动晶体管td、第四晶体管t4至发光元件le。驱动晶体管td生成驱动电流，以驱动发光元件le发光。在连接至驱动晶体管td的漏极的节点n3处的电压电平等于发光元件le的发光电压。
64.具有发光二极管的显示面板由驱动电流驱动而发光。通常，通过控制驱动晶体管的驱动电压来生成驱动电流。可以使用以下公式计算驱动电流：
[0065][0066]
其中id代表驱动电流，vdata代表数据电压信号的电压电平，vref代表参考电压线的电压电平，vgs代表驱动晶体管td的栅极和源极之间的电压，μ代表驱动晶体管td的迁移率，cox(w/l)代表栅极的隔离层的电容，w代表tft的沟道的宽度，以及l代表tft的沟道的长度。
[0067]
存储电容器cst通常用作用于保持驱动晶体管td的栅极处的电压电平的部件。在高频显示器(例如60hz到120hz)中，保持电压所需的典型持续时间是8.3ms到16.67ms。然而，在低频显示器(例如，1hz或更低)中，保持电压所需的典型持续时间可以长达1秒或更长。因此，电压保持对于低频显示器是关键的。
[0068]
本公开的发明人发现，在发光阶段v，如果第一复位晶体管tr1的源极被提供有低电压信号，则第一复位晶体管tr1的源极和第一复位晶体管tr1的漏极之间的电压差可能是相对较大的值，导致从第一复位晶体管tr1的漏极到源极的漏电，降低了节点n1处的电压电平。本公开的发明人发现，该漏电影响驱动晶体管td的vgs(驱动晶体管td的栅极和源极之间的电压差)，导致显示面板的对比度受损和闪烁。作为说明该问题的示例，如果第一复位晶体管tr1的源极具有-3v的电压电平，并且第一复位晶体管tr1的漏极具有0v至6v的电压电平(与发光阶段v中的gtd的电压电平相同)，则第一复位晶体管tr1的源极和第一复位晶体管tr1的漏极之间的电压差在3v至9v的范围内，导致驱动晶体管td的栅极处的电荷泄漏。
[0069]
本公开的发明人发现，出乎意料且令人惊讶的是，通过在像素驱动电路中使第一复位信号线slr1和第二复位信号线slr2彼此独立，可以避免漏电问题。在一些实施例中，操作像素驱动电路的时序还包括在数据写入阶段iii与发光阶段v之间的电压保持阶段iv。在
电压保持阶段iv，控制信号保持在与第二子阶段iiib中的控制信号相同的对应状态，除了电压保持信号vvm提供给第一复位信号线slr1。作为用于说明目的示例，第一复位晶体管tr1的源极具有3v的电压电平，且第一复位晶体管tr1的漏极具有0v到6v的电压电平(与发光阶段v中的gtd的电压电平相同)，第一复位晶体管tr1的源极和第一复位晶体管tr1的漏极之间的电压差现在减小到-3v到3v，从而显著地防止了驱动晶体管td的栅极处的电荷泄漏，特别是在低频显示器中。
[0070]
表1示出了与其中第一复位晶体管和第二复位晶体管共享相同复位信号或相同复位信号线的参考像素驱动电路(“参考pdc”)相比，根据本公开的像素驱动电路(“本pdc”)中的意外且令人惊讶的电压漏电的减少。在一个示例中，在时序操作的所有阶段，向参考像素驱动电路中的第一复位信号线提供恒定的第一初始化电压(例如，处于-3v的电平)；并且在初始阶段、复位阶段、数据写入阶段，根据本公开的像素驱动电路中的第一复位信号线被提供有第一初始化电压(例如，处于-3v的电平)；以及在电压保持阶段和发光阶段，被提供有电压保持电压(例如，处于3v的电平)。
[0071]
表1、与参考像素驱动电路相比，根据本公开的像素驱动电路中的电压漏电的减少。
[0072][0073]
在表1中，v
data
代表数据电压信号的电压电平，v
anode
代表在发光元件的阳极处测量的电压电平，且gtd代表在连接驱动晶体管的栅极和第二电容器电极的节点n1处测量的电压电平，v
leakage
代表在第一复位晶体管的漏极和源极之间的电压漏电的测量值。如表1所示，本像素驱动电路的电压漏电可被减少高达92.58％(v
data
＝4.2v)。可选地，电压漏电可以减少至少40％(v
data
＝6.6v)。
[0074]
因此，在一些实施例中，第一复位晶体管tr1被配置为在复位阶段ii被接通，以允许由第一复位信号线slr1提供的第一初始化电压信号vint1写入第二电容器电极ce2中；第一复位晶体管tr1被配置为关断，并且第一复位信号线slr1被配置为在电压保持阶段iv，向第一复位晶体管tr1的源极提供电压保持信号vvm。电压保持信号vvm不同于第一初始化电压信号vint1。可选地，与第一初始化电压信号vint1相比，电压保持信号vvm更接近发光阶段v中的电压电平gtd。可选地，电压保持信号vvm与发光阶段v中的电压电平gtd之间的第一电压差小于数据写入阶段iii中的第一初始化电压信号vint1与发光阶段v中的电压电平gtd之间的第二电压差。可选地，第一电压差比第二电压差小至少20％，例如至少30％、至少40％、至少50％、至少60％、至少70％、至少80％、至少90％或至少1000％。
[0075]
类似地，在一些实施例中，电压保持信号vvm不同于第二初始化电压信号vint2。可选地，与第二初始化电压信号vint2相比，电压保持信号vvm更接近发光阶段v中的电压电平gtd。可选地，电压保持信号vvm与发光阶段v中的电压电平gtd之间的第一电压差小于数据
写入阶段iii中的第二初始化电压信号vint2与发光阶段v中的电压电平gtd之间的第三电压差。可选地，第一电压差比第三电压差小至少20％，例如至少30％、至少40％、至少50％、至少60％、至少70％、至少80％、至少90％或至少1000％。
[0076]
可选地，第一初始化电压信号vint1和第二初始化电压信号vint2基本相同。如本文所用，术语“基本上相同”是指两个值之间的差异不超过基值(例如，两个值中的一个)的10％，例如不超过基值的8％、不超过6％、不超过4％、不超过2％、不超过1％、不超过0.5％、不超过0.1％、不超过0.05％和不超过0.01％。
[0077]
第一复位信号线slr1和第二复位信号线slr2彼此独立。可选地，第二复位信号线slr2提供有第二初始化电压信号vint2，该第二初始化电压信号vint2在操作的所有阶段(包括初始阶段i、复位阶段ii、数据写入阶段iii、电压保持阶段iv和发光阶段v)中是恒定的。可选地，第一复位信号线slr1在初始阶段i、复位阶段ii和数据写入阶段iii，提供有第一初始化电压信号vint1；以及在电压保持阶段iv和发光阶段v，提供有电压保持信号vvm。可选地，在显示面板中的多个子像素中分别连接至多个像素驱动电路的第二复位信号线共同连接至公共电源。
[0078]
图5是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。图6是根据本公开的一些实施例中操作具有像素驱动电路的显示面板的时序图。参照图5与图6，在一些实施例中，像素驱动电路还包括双信号开关子电路scdss，其连接至第一复位信号线slr1。双信号开关子电路scdss被配置成在复位阶段ii生成第一初始化电压信号vint1，并且在电压保持阶段iv生成电压保持信号vvm。可选地，双信号开关子电路scdss被配置为在初始阶段i、复位阶段ii、数据写入阶段iii生成第一初始化电压信号vint1；并在电压保持阶段iv和发光阶段v生成电压保持信号vvm。
[0079]
在一些实施例中，双信号开关子电路scdss包括第一控制晶体管tc1和第二控制晶体管tc2。可选地，第一控制晶体管tc1包括连接至第一控制信号线slc1的栅极、连接至被配置为提供电压保持信号vvm的第一开关信号线sls1的源极、以及连接至第一复位信号线slr1的漏极。可选地，第二控制晶体管tc2包括连接至第二控制信号线slc2的栅极、连接至被配置为提供第一初始化电压信号vint1的第二开关信号线sls2的源极、以及连接至第一复位信号线slr1的漏极。在复位阶段ii和数据写入阶段iii，第一控制晶体管tc1被配置为关断，而第二控制晶体管tc2被配置为导通。可选地，在初始阶段i、复位阶段ii和数据写入阶段iii，第一控制晶体管tc1被配置为关断，而第二控制晶体管tc2被配置为导通。在电压保持阶段iv，第一控制晶体管tc1被配置为导通，而第二控制晶体管tc2被配置为关断。可选地，在电压保持阶段iv和发光阶段v，第一控制晶体管tc1被配置为导通，而第二控制晶体管tc2被配置为关断。
[0080]
参看图5和图6，在初始阶段i、复位阶段ii和数据写入阶段iii中的至少一者，第一关断控制信号voff1通过第一控制信号线slc1提供到第一控制晶体管tc1的栅极，以关断双信号开关子电路scdss的第一控制晶体管tc1。通过第二开关信号线sls2，将第一初始化电压信号vint1提供到第二控制晶体管tc1的源极。通过第二控制信号线slc2，将第二导通控制信号von2提供给第二控制晶体管tc2的栅极，以导通双信号开关子电路scdss的第二控制晶体管tc2，从而允许第一初始化电压信号vint1从第二控制晶体管tc2的源极传递至第二控制晶体管tc2的漏极，并进而传递至连接至第二控制晶体管tc2的漏极的第一复位信号线
slr1。第一复位信号线slr1被配置为在初始阶段i、复位阶段ii和数据写入阶段iii中的至少一个中向第一复位晶体管tr1提供第一初始化电压信号vint1。
[0081]
在电压保持阶段iv和发光阶段v中的至少一个中，第二关断控制信号voff2通过第二控制信号线slc2被提供到第二控制晶体管tc2的栅极，以关断双信号开关子电路scdss的第二控制晶体管tc2。电压保持信号vvm通过第一开关信号线sls1提供给第一控制晶体管tc1的源极。通过第一控制信号线slc1，将第一导通控制信号von1提供至第一控制晶体管tc1的栅极，以导通双信号开关子电路scdss的第一控制晶体管tc1，从而允许电压保持信号vvm从第一控制晶体管tc1的源极传递至第一控制晶体管tc1的漏极，并进而传递至连接至第一控制晶体管tc1的漏极的第一复位信号线slr1。第一复位信号线slr1被配置为在电压保持阶段iv及发光阶段v的至少其中之一中，将电压保持信号vvm提供至第一复位晶体管tr1。其它控制信号(复位控制信号线rst、栅线gl、发光控制信号线em、电压电平gtd、第一复位信号线slr1及第二复位信号线slr2)的时序与图4及相关文字中所描述的时序极为相似。
[0082]
图7是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。图8是根据本公开的一些实施例中操作具有像素驱动电路的显示面板的时序图。参照图7与图8，在一些实施例中，像素驱动电路还包括反向开关子电路scis，其连接至双信号开关子电路scdss。在初始阶段i、复位阶段ii和数据写入阶段iii中的至少一个中，反向开关子电路scis被配置为生成第一关断控制信号voff1，其通过第一控制信号线slc1到达第一控制晶体管tc1的栅极，以关断双信号开关子电路scdss的第一控制晶体管tc1，且生成第二导通控制信号von2，其通过第二控制信号线slc2到达第二控制晶体管tc2的栅极，以导通双信号开关子电路scdss的第二控制晶体管tc2。在电压保持阶段iv和发光阶段v中的至少一个中，反向开关子电路scis被配置为生成第一导通控制信号von1，其通过第一控制信号线slc1到达第一控制晶体管tc1的栅极，以导通双信号开关子电路scdss的第一控制晶体管tc1，并且生成第二关断控制信号voff2，其通过第二控制信号线slc2到达第二控制晶体管tc2的栅极，以关断双信号开关子电路scdss的第二控制晶体管tc2。
[0083]
在一些实施例中，反向开关子电路scis包括第三控制晶体管tc3和第四控制晶体管tc4。可选地，第三控制晶体管tc3包括连接至第一控制信号线slc1的栅极、连接至被配置为提供第一电压信号(例如，高电压信号)的第一电压信号线slv1的源极、以及连接至第二控制信号线slc2的漏极。可选地，第四控制晶体管tc4包括连接至第三控制信号线slc3的栅极、连接至被配置为提供第二电压信号(例如，低电压信号)的第二电压信号线slv2的源极、以及连接至第二控制信号线slc2的漏极。
[0084]
第一控制信号线slc1连接至第三控制晶体管tc3的栅极和第一控制晶体管tc1的栅极两者。第二控制信号线slc2连接至第三控制晶体管tc3和第四控制晶体管tc4的漏极、以及第二控制晶体管tc2的栅极。
[0085]
在复位阶段ii和数据写入阶段iii，第三控制晶体管tc3被配置为关断，而第四控制晶体管tc4被配置为导通。可选地，在初始阶段i、复位阶段ii和数据写入阶段iii，第三控制晶体管tc3被配置为被关断，而第四控制晶体管tc4被配置为被导通。在电压保持阶段iv，第三控制晶体管tc3被配置为被导通，而第四控制晶体管tc4被配置为被关断。可选地，在电压保持阶段iv和发光阶段v，第三控制晶体管tc3被配置为导通，而第四控制晶体管tc4被配置为关断。
[0086]
参照图7及图8，在初始阶段i、复位阶段ii和数据写入阶段iii的至少一个中，第一关断控制信号voff1通过第一控制信号线slc1提供至反向开关子电路scis的第三控制晶体管tc3的栅极，以关断连接至双信号开关子电路scdss的反向开关子电路scis的第三控制晶体管tc3，并且第一关断控制信号voff1被同时提供至第一控制晶体管tc1的栅极，以关断第一控制晶体管tc1。通过第二电压信号线slv2将第二电压信号(例如，低电压信号)提供给反向开关子电路scis的第四控制晶体管tc4的源极。通过第三控制信号线slc3将第三导通控制信号von3提供至反向开关子电路scis的第四控制晶体管tc4的栅极，以导通反向开关子电路scis的第四控制晶体管tc4，从而允许第二电压信号从第四控制晶体管tc4的源极传递至第四控制晶体管tc4的漏极，并且进而传递至连接至第二控制晶体管tc2的栅极的第二控制信号线slc2。第二电压信号(例如，低电压信号线)用作第二导通控制信号von2，以在初始阶段i、复位阶段ii和数据写入阶段iii中的至少一个中，导通第二控制晶体管tc2。
[0087]
在电压保持阶段iv和发光阶段v中的至少一个中，第三关断控制信号voff3通过第三控制信号线slc3被提供到反向开关子电路scis的第四控制晶体管tc4的栅极，以关断第四控制晶体管tc4。通过第一电压信号线slv1将第一电压信号(例如，高电压信号)提供到连接至双信号开关子电路scdss的反向开关子电路scis的第三控制晶体管tc3的源极。通过第一控制信号线slc1将第一导通控制信号von1提供给第三控制晶体管tc3的栅极，以导通第三控制晶体管tc3，从而允许第一电压信号(例如，高电压信号)从第三控制晶体管tc3的源极传递至第三控制晶体管tc3的漏极，并进而传递至连接至第二控制晶体管tc2的栅极的第二控制信号线slc2。第一电压信号(例如高电压信号)被用作第二关断控制信号voff2，以在电压保持阶段iv和发光阶段v中的至少一个中，关断第二控制晶体管tc2。其它控制信号(复位控制信号线rst、栅线gl、发光控制信号线em、电压电平gtd、第一复位信号线slr1、第二复位信号线slr2、第一控制信号线slc1和第二控制信号线slc2)的时序与图4和图6以及相关文本中所描述的时序基本相似。
[0088]
参照图8，第三导通控制信号von3在初始阶段i与复位阶段ii具有不同的电压电平。第三导通控制信号von3在复位阶段ii的电压电平低于第三导通控制信号von3在初始阶段i的电压电平。
[0089]
在另一方面，本公开还提供了一种显示设备，包括在此描述的像素驱动电路、连接至第三控制信号线的第一控制阵列上栅极电路、以及连接至第一控制信号线的第二控制阵列上栅极电路。图9是示出根据本公开的一些实施例中的像素驱动电路的结构的电路图。图10是示出根据本公开的一些实施例中的显示设备的结构的示意图。图11是根据本公开的一些实施例中的显示设备的外围区域的布局的图像。参照图9至图11，在一些实施例中，显示设备逐行地在多个子像素中显示图像。因此，用于驱动各行子像素的每行像素驱动电路连接至双信号开关子电路scdss和反向开关子电路scis。为了实现以逐行方式扫描第一复位信号线，显示设备包括附加的阵列上栅极单元，例如连接至第三控制信号线slc3的第一控制阵列上栅极电路rst_goa和连接至第一控制信号线slc1的第二控制阵列上栅极电路ems_goa。该显示设备还包括连接至多行栅线的栅极扫描阵列上栅极电路gate_goa和连接至多行发光控制信号线的发光扫描阵列上栅极电路em_goa。
[0090]
图11示出了其中第二控制阵列上栅极电路ems_goa、第一控制阵列上栅极电路rst_goa、反向开关子电路scis、双信号开关子电路scdss、发光扫描阵列上栅极电路em_goa
和栅极扫描阵列上栅极电路gate_goa顺序布置的示例。可以实现各种替代布置，其中可以改变各种电路的顺序。
[0091]
第一控制阵列上栅极电路rst_goa被配置为生成用于多行像素驱动电路的每一行中的第三控制信号线slc3的信号。参照图8与图10，第三导通控制信号von3在初始阶段i与复位阶段ii具有不同的电压电平。第三导通控制信号von3在复位阶段ii的电压电平低于第三导通控制信号von3在初始阶段i的电压电平。在初始阶段i，第三导通控制信号von3的电压电平为(vgl-vth)，其中vth为驱动晶体管td的阈值电压，vgl为提供给第二电压信号线slv2的第二电压信号。在复位阶段ii，由于第一控制阵列上栅极电路rst_goa的升压功能，第三导通控制信号von3进一步降低至电压电平(2vgl-vgh-vth)，其中vth为驱动晶体管td的阈值电压，vgh为提供至第一电压信号线slv1的第一电压信号，vgl为提供至第二电压信号线slv2的第二电压信号。因此，在复位阶段ii，第三导通控制信号von3远低于vgl的电压电平，这有助于第四控制晶体管tc4充分导通。
[0092]
在一些实施例中，显示设备包括多行像素驱动电路。这里描述的像素驱动电路是多行像素驱动电路中的各行中的像素驱动电路。可选地，所述多行像素驱动电路中的各行连接至双信号开关子电路和反向开关子电路。可选地，针对多行像素驱动电路中的各行，双信号开关子电路被配置为在复位阶段中生成第一初始化电压信号，并且在电压保持阶段中生成电压保持信号。
[0093]
图12是示出根据本公开的一些实施例中的多行像素驱动电路的结构的电路图。图13是根据本公开的一些实施例中操作具有像素驱动电路的显示面板的时序图。参照图12与图13，示出了多行像素驱动电路的一行rn与下一相邻行r(n 1)。多行像素驱动电路的每一行(例如，相应行rn和下一相邻行r(n 1))连接至一组反向开关子电路sci和双信号开关子电路scdss，用于在复位阶段接收第一初始化电压信号，并在电压保持阶段接收电压保持信号。多行像素驱动电路中的每一行(例如，相应行rn和下一相邻行r(n 1))连接至第一控制阵列上栅极电路rst_goa中的单独一个第一控制阵列上栅极电路，其提供第三关断控制信号voff3和第三导通控制信号von3。然而，多行像素驱动电路(例如，相应行rn和下一相邻行r(n 1))共同连接至第二控制阵列上栅极电路ems_goa中的单个第二控制阵列上栅极电路，其将第一导通控制信号von1和第一关断控制信号voff1提供至多行像素驱动电路(例如，相应行rn和下一相邻行r(n 1))中的反向开关子电路scis和双信号开关子电路scdss。
[0094]
在一些实施例中，发光扫描阵列上栅极电路em_goa和第二控制阵列上栅极电路ems_goa、栅极扫描阵列上栅极电路gate_goa和第一控制阵列上栅极电路rst_goa中的每一个都包括多个级联的移位寄存器。
[0095]
图14是发光控制移位寄存器的电路图。在本公开的一些示例中，如图14所示的发光控制移位寄存器表示发光扫描阵列上栅极电路em_goa中的各个移位寄存器，或第二控制阵列上栅极电路ems_goa中的各个移位寄存器。图15是在图14所示的发光控制移位寄存器操作的情况下的信号的时序图。下面将参考图14和图15简要描述发光控制移位寄存器的操作过程。
[0096]
如图14所示，发光控制移位寄存器100包括十个晶体管(第一晶体管t1、第二晶体管t2、......、第十晶体管t10)以及三个电容器(第一电容器c1、第二电容器c2和第三电容器c3)。例如，在多个发光控制移位寄存器级联的情况下，第一级发光控制移位寄存器100中
的第一晶体管t1的第一电极被配置为连接至第一触发信号线estv1以接收第一触发信号estv1，发光控制移位寄存器100的其它级的每一级中的第一晶体管t1的第一电极连接至前一级发光控制移位寄存器100，以接收由前一级发光控制移位寄存器100输出的第一输出信号em。
[0097]
此外，在图14和图15中，ck代表第一时钟信号端，eck代表第一时钟信号线和第一时钟信号，第一时钟信号端ck连接至第一时钟信号线eck，以接收第一时钟信号；cb代表第二时钟信号端，ecb代表第二时钟信号线和第二时钟信号，第二时钟信号端cb连接第二时钟信号线ecb，以接收第二时钟信号，例如，第一时钟信号eck和第二时钟信号ecb可使用占空比大于50％的脉冲信号；vgh1表示第一电源线和由第一电源线提供的第一电源电压。例如，第一电源电压为dc高电平电压，vgl1表示第三电源线和第三电源线提供的第二电源电压，例如，第二电源电压为dc低电平电压，第一电源电压大于第二电源电压；n1、n2、n3和n4分别表示第一节点、第二节点、第三节点和第四节点。
[0098]
如图14所示，第一晶体管t1的栅极连接至第一时钟信号端ck(即，第一时钟信号线eck)，以接收第一时钟信号，第一晶体管t1的第一电极连接至输入端in，且第一晶体管t1的第二电极连接至第一节点n1。例如，在发光控制移位寄存器是第一级移位寄存器的情况下，输入端in连接至第一触发信号线estv1，以接收第一触发信号，在发光控制移位寄存器是除第一级移位寄存器之外的移位寄存器的情况下，发光控制移位寄存器的输入端in连接至发光控制移位寄存器的前一级发光控制移位寄存器的输出端out。
[0099]
第二晶体管t2的栅极连接至第一节点n1，第二晶体管t2的第一电极连接至第一时钟信号线eck，以接收第一时钟信号，且第二晶体管t2的第二电极连接至第二节点n2。
[0100]
第三晶体管t3的栅极连接至第一时钟信号线eck，以接收第一时钟信号，第三晶体管t3的第一电极连接至第三电源线vgl1，以接收第二电源电压，且第三晶体管t3的第二电极连接至第二节点n2。
[0101]
第四晶体管t4的栅极连接至第二时钟信号端cb(即，第二时钟信号线ecb)，以接收第二时钟信号，第四晶体管t4的第一电极连接至第一节点n1，第四晶体管t4的第二电极连接至第五晶体管t5的第一电极。
[0102]
第五晶体管t5的栅极连接至第二节点n2，第五晶体管t5的第二电极连接至第一电源线vgh，以接收第一电源电压。
[0103]
第六晶体管t6的栅极连接至第二节点n2，第六晶体管t6的第一电极连接至第二时钟信号线ecb，以接收第二时钟信号，而第六晶体管t6的第二电极连接至第三节点n3。
[0104]
第一电容器c1的第一端连接至第二节点n2，且第一电容器c1的第二端连接至第三节点n3。
[0105]
第七晶体管t7的栅极连接至第二时钟信号线ecb，以接收第二时钟信号，第七晶体管t7的第一电极连接至第三节点n3，第七晶体管t7的第二电极连接至第四节点n4。
[0106]
第八晶体管t8的栅极连接至第一节点n1，第八晶体管t8的第一电极连接至第一电源线vgh1，以接收第一电源电压，第八晶体管t8的第二电极连接至第四节点n4。
[0107]
第九晶体管t9的栅极连接至第四节点n4，第九晶体管t9的第一电极连接至第一电源线vgh1，以接收第一电源电压，第九晶体管t9的第二电极连接至输出端out。
[0108]
第三电容器c3的第一端连接至第四节点n4，且第三电容器c3的第二端连接至第一
电源线vgh1，以接收第一电源电压。
[0109]
第十晶体管t10的栅极连接至第一节点n1，第十晶体管t10的第一电极连接至第三电源线vgl1，以接收第二电源电压，且第十晶体管t10的第二电极连接至输出端out。
[0110]
第二电容器c2的第一端连接至第二时钟信号线ecb，以接收第二时钟信号，第二电容器c2的第二端连接至第一节点n1。
[0111]
图14所示的发光控制移位寄存器100中的晶体管都是以p型晶体管为例来描述的，即，在每个晶体管的栅极连接至低电平的情况下，每个晶体管导通，且在每个晶体管的栅极连接至高电平的情况下，每个晶体管关断。在这种情况下，第一电极可以是源极，第二电极可以是漏极。
[0112]
本公开的实施例包括但不限于图14所示的配置，例如，图14所示的发光控制移位寄存器100中的各个晶体管也可以是n型晶体管，或可以是p型晶体管和n型晶体管，只要所选类型的晶体管的端口极性根据本公开的实施例中相应晶体管的端口极性对应连接即可。
[0113]
如上所述，在本公开的一些示例中，如图14所示的发光控制移位寄存器表示发光扫描阵列上栅极电路em_goa中的各个移位寄存器，或第二控制阵列上栅极电路ems_goa中的各个移位寄存器。在一些实施例中，发光扫描阵列上栅极电路em_goa中的第九晶体管t9的尺寸大于第二控制阵列上栅极电路ems_goa中的第九晶体管t9的尺寸。可选地，发光扫描阵列上栅极电路em_goa中的第九晶体管t9的尺寸与第二控制阵列上栅极电路ems_goa中的第九晶体管t9的尺寸的比在2:1至3:1的范围内。可选地，发光扫描阵列上栅极电路em_goa中的第九晶体管t9的沟道长度与第二控制阵列上栅极电路ems_goa中的第九晶体管t9的沟道长度的比在2:1至3:1的范围内。可选地，发光扫描阵列上栅极电路em_goa中的第九晶体管t9的沟道宽度与第二控制阵列上栅极电路ems_goa中的第九晶体管t9的沟道宽度的比在2:1至3:1的范围内。
[0114]
在一些实施例中，发光扫描阵列上栅极电路em_goa中的第十晶体管t10的尺寸大于第二控制阵列上栅极电路ems_goa中的第十晶体管t10的尺寸。可选地，发光扫描阵列上栅极电路em_goa中的第十晶体管t10的尺寸与第二控制阵列上栅极电路ems_goa中的第十晶体管t10的尺寸的比在2:1至3:1的范围内。可选地，发光扫描阵列上栅极电路em_goa中的第十晶体管t10的沟道长度与第二控制阵列上栅极电路ems_goa中的第十晶体管t10的沟道长度的比在2:1至3:1的范围内。可选地，发光扫描阵列上栅极电路em_goa中的第十晶体管t10的沟道宽度与第二控制阵列上栅极电路ems_goa中的第十晶体管t10的沟道宽度的比在2:1至3:1的范围内。
[0115]
图16是本公开的一些实施例提供的显示基板的移位寄存器单元的电路结构示意图。图17是在图16所示的发光控制移位寄存器操作的情况下的信号的时序图。在本公开的一些示例中，如图16所示的移位寄存器表示栅极扫描阵列上栅极(gate-on-array)电路gate_goa中的相应的移位寄存器，或表示第一控制阵列上栅极电路rst_goa中的相应移位寄存器。
[0116]
例如，如图16所示，移位寄存器单元100包括输入控制电路110、输入电路120、输出电路130和输出端gout。
[0117]
例如，显示基板的第一信号线组包括第一时钟信号线ck和第二时钟信号线cb，第一时钟信号线ck被配置为提供第一时钟信号，第二时钟信号线cb被配置为提供第二时钟信
号。多条电源线包括第一电源线vgl和第二电源线vgh，第一电源线vgl被配置成提供第一电源信号，而第二电源线vgh被配置成提供第二电源信号。
[0118]
例如，输入控制电路110被配置为响应于第一时钟信号将第一电源信号输入到输出电路130。
[0119]
例如，如图16所示，输入控制电路110分别电连接至第一电源线vgl、第一时钟信号线ck以及第二节点n2。第一电源线vgl被配置为提供第一电源信号，第一时钟信号线ck被配置为提供第一时钟信号，且第二节点n2电连接至输出电路130。输入控制电路110被配置为在第一时钟信号线ck上的第一时钟信号的控制下，将第一电源线vgl上的第一电源信号写入至第二节点n2。也就是说，在第一时钟信号的控制下，当输入控制电路110导通时，第一电源线vgl上的第一电源信号可以传输到输出电路130。
[0120]
例如，输入控制电路110包括第一晶体管t1，并且输入控制电路110的控制端包括第一晶体管t1的栅极。第一晶体管t1的栅极电连接至第一时钟信号线ck，以接收第一时钟信号，第一晶体管t1的第一电极电连接至第一电源线vgl，以接收第一电源信号，第一晶体管t1的第二电极电连接至第二节点n2。
[0121]
例如，输入电路120被配置为响应于第一时钟信号，将输入信号输入到输出电路130。
[0122]
例如，如图16所示，输入电路120分别电连接至输入信号线stv、第一时钟信号线ck以及第三节点n3。输入信号线stv被配置成提供输入信号，第一时钟信号线ck被配置成提供第一时钟信号，且第三节点n3电连接至输出电路130。输入电路120被配置成在第一时钟信号线ck上的第一时钟信号的控制下，将输入信号线stv上的输入信号写入第三节点n3。也就是说，在第一时钟信号的控制下，在输入电路120导通的情况下，输入信号线stv上的输入信号可以被传输到输出电路130。
[0123]
例如，输入电路120包括第二晶体管t2，并且输入电路120的控制端包括第二晶体管t2的栅极。第二晶体管t2的栅极电连接至第一时钟信号线ck，以接收第一时钟信号，第二晶体管t2的第一电极电连接至输入信号线stv，以接收输入信号，且第二晶体管t2的第二电极电连接至第三节点n3。
[0124]
注意，在图16所示的示例中，第一晶体管t1的栅极与第二晶体管t2的栅极皆电连接至第一时钟信号线ck，但本公开的实施例并不以此为限。在一些示例中，第一晶体管t1的栅极与第二晶体管t2的栅极也可分别电连接至两条不同的信号线。
[0125]
例如，输出电路130被配置为在输入信号和第一电源信号的控制下，将第二时钟信号或第二电源信号输出到输出端gout。
[0126]
例如，如图16所示，输出电路130分别电连接至第二节点n2、第三节点n3、输出端gout、第一电源线vgl、第二电源线vgh、第一时钟信号线ck以及第二时钟信号线cb。第一电源线vgl被配置成提供第一电源信号，第二电源线vgh被配置成提供第二电源信号，第二时钟信号线cb被配置成提供第二时钟信号。在写入第三节点n3的输入信号和写入第二节点n2的第一电源信号的控制下，输出电路130将第二时钟信号线cb上的第二时钟信号或第二电源线vgh上的第二电源信号输出至输出端gout。也就是说，在输入信号和第一电源信号的控制下，在输出电路130允许第二时钟信号线cb电连接至输出端gout的情况下，第二时钟信号可以作为输出信号输出到输出端gout。替代地，在输出电路130允许第二电源线vgh电连接
至输出端gout的情况下，第二电源信号可作为输出信号输出到输出端gout。
[0127]
例如，在栅极驱动电路包括图16所示的多个级联的移位寄存器单元100的情况下，输出端gout可以电连接至相应的栅线，以控制显示基板10上的像素阵列中的多行像素单元顺序地导通，即，输出端gout的输出信号可以用作用于控制显示基板10的每个像素单元的开关状态电压信号。
[0128]
例如，输出电路130包括输出子电路、第一输出控制子电路和第二输出控制子电路。
[0129]
例如，如图16所示，输出子电路分别电连接至第二时钟信号线cb、输出端gout和第一节点n1。输出子电路被配置为在第一节点n1的电平的控制下，将第二时钟信号线cb上的第二时钟信号作为输出信号输出到输出端gout。
[0130]
例如，输出子电路包括第八晶体管t8，第八晶体管t8的栅极电连接至第一节点n1，第八晶体管t8的第一电极电连接至第二时钟信号线cb，以接收第二时钟信号，且第八晶体管t8的第二电极电连接至输出端gout。
[0131]
例如，第一输出控制子电路分别电连接至第二电源线vgh、输出端gout和第二节点n2。第一输出控制子电路被配置为在第二节点n2的电平的控制下，将第二电源线vgh上的第二电源信号作为输出信号输出到输出端gout。
[0132]
例如，第一输出控制子电路包括第三晶体管t3，第三晶体管t3的栅极电连接至第二节点n2，第三晶体管t3的第一电极电连接至第二电源线vgh，以接收第二电源信号，且第三晶体管t3的第二电极电连接至输出端gout。
[0133]
例如，第二输出控制子电路分别电连接至第一节点n1、第二节点n2、第三节点n3、第一时钟信号线ck、第二时钟信号线cb、第一电源线vgl以及第二电源线vgh。第二输出控制子电路被配置为控制第一节点n1的电平和第二节点n2的电平。例如，在第一节点n1的电平可控制输出子电路导通的情况下，输出子电路可将第二时钟信号作为输出信号写入输出端gout；并且在第二节点n2的电平可控制第一输出控制子电路导通的情况下，第一输出控制子电路可将第二电源信号作为输出信号写入输出端gout。
[0134]
例如，第二输出控制子电路包括第四晶体管t4、第五晶体管t5、第六晶体管t6和第七晶体管t7。
[0135]
例如，第四晶体管t4的栅极电连接至第二节点n2，第四晶体管t4的第一电极电连接至第二电源线vgh，以接收第二电源信号，而第四晶体管t4的第二电极电连接至第五晶体管t5的第一电极。
[0136]
例如，第五晶体管t5的栅极电连接至第二时钟信号线cb，以接收第二时钟信号，且第五晶体管t5的第二电极电连接至第三节点n3。
[0137]
例如，第六晶体管t6的栅极电连接至第一电源线vgl，以接收第一电源信号，第六晶体管t6的第一电极电连接至第三节点n3，第六晶体管t6的第二电极电连接至第一节点n1。
[0138]
例如，第七晶体管t7的栅极电连接至第三节点n3，第七晶体管t7的第一电极电连接至第一时钟信号线ck，以接收第一时钟信号，第七晶体管t7的第二电极电连接至第二节点n2。
[0139]
例如，如图16所示，输出电路130还包括第一存储子电路，该第一存储子电路用于
保持第二节点n2处的电平。例如，第一储存子电路包括第一电容器c1，第一电容器c1的第一电极电连接至第二节点n2，第一电容器c1的第二电极电连接至第二电源线vgh和第三晶体管t3的第一电极。
[0140]
例如，如图16所示，输出电路130还包括第二存储子电路，且第二存储子电路用来保持第一节点n1处的电平。例如，第二储存子电路包括第二电容器c2，第二电容器c2的第一电极电连接至第一节点n1，第二电容器c2的第二电极电连接至输出端gout和第八晶体管t8的第二电极。
[0141]
例如，第一电源信号和第二电源信号都可以是直流电压信号。例如，第一电源信号是低电平信号(例如，0v、-5v或其它电压)，而第二电源信号是高电平信号(例如，5v、10v或其它电压)。应注意，低电平信号和高电平信号是相对的，并且低电平信号小于高电平信号。在不同的实施例中，高电平信号的值可以不同，低电平信号的值也可以不同。
[0142]
注意，图16所示的输入控制电路110、输入电路120以及输出电路130仅为本公开的实施例的示例，而本公开的实施例所提供的显示基板的移位寄存器单元包括但不限于图16所示的情况。
[0143]
注意，本公开的实施例中使用的所有晶体管可以是薄膜晶体管、场效应晶体管或其他具有相同特性的开关元件。这里使用的晶体管的源极和漏极可以在结构上对称，因此，晶体管的源极和漏极可以在结构上没有差别。在本公开的实施例中，为了区分晶体管的栅极之外的两个电极，将两个电极中的一个电极描述为第一电极，将两个电极中的另一个电极描述为第二电极，使得可以根据需要互换本公开的实施例中的所有或部分晶体管的第一电极和第二电极。例如，本公开的实施例中描述的晶体管的第一电极可以是源极，并且本公开的实施例中描述的晶体管的第二电极可以是漏极。替代地，晶体管的第一电极可以是漏极，晶体管的第二电极可以是源极。此外，根据特性，晶体管可以被划分为n型晶体管和p型晶体管。在晶体管是p型晶体管的情况下，导通电压是低电平电压(例如，0v、-5v或其它值)，并且关断电压是高电平电压(例如，5v、10v或其它值)；在晶体管是n型晶体管的情况下，导通电压是高电平电压(例如，5v、10v或其它值)，并且关断电压是低电平电压(例如，0v、-5v或其它值)。
[0144]
例如，在图16中所说明的本公开的实施例中，所有晶体管均为p型晶体管。
[0145]
例如，在图16所示的本公开的实施例中，晶体管的沟道可以对应于例如晶体管的有源层的源极区域和漏极区域之间的沟道区域，源极区域和漏极区域之间的距离是晶体管的沟道的长度，并且晶体管的沟道的延伸方向是从晶体管的第一电极到第二电极的方向。从由第一晶体管t1至第八晶体管t8构成的组中选择的至少一个的沟道的延伸方向与时钟信号线(例如，第一时钟信号线ck和第二时钟信号线cb)的延伸方向平行，使得减小了显示基板中包括多个级联的移位寄存器单元的栅极驱动电路所占用的位置的宽度，从而优化了显示基板的布局结构，减小了包括该显示基板的显示装置的边框尺寸，实现了窄边框设计。
[0146]
如上所述，在本公开的一些示例中，如图16所示的移位寄存器表示栅极扫描阵列上栅极电路gate_goa中的各个移位寄存器，或第一控制阵列上栅极电路rst_goa中的各个移位寄存器。在一些实施例中，栅极扫描阵列上栅极电路gate_goa中的第三晶体管t3的尺寸大于第一控制阵列上栅极电路rst_goa中的第三晶体管t3的尺寸。可选地，栅极扫描阵列上栅极电路gate_goa中的第三晶体管t3的尺寸与第一控制阵列上栅极电路rst_goa中第三
晶体管t3的尺寸的比在2:1至3:1的范围内。可选地，栅极扫描阵列上栅极电路gate_goa中第三晶体管t3的沟道长度与第一控制阵列上栅极电路rst_goa中第三晶体管t3的沟道长度的比在2:1至3:1的范围内。可选地，栅极扫描阵列上栅极电路gate_goa中第三晶体管t3的沟道宽度与第一控制阵列上栅极电路rst_goa中第三晶体管t3的沟道宽度的比在2:1至3:1的范围内。
[0147]
可选地，栅极扫描阵列上栅极电路gate_goa中的第八晶体管t8的尺寸与第一控制阵列上栅极电路rst_goa中的第八晶体管t8的尺寸的比在2:1至3:1的范围内。可选地，栅极扫描阵列上栅极电路gate_goa中的第八晶体管t8的沟道长度与第一控制阵列上栅极电路rst_goa中的第八晶体管t8的沟道长度的比在2:1至3:1的范围内。可选地，栅极扫描阵列上栅极电路gate_goa中的第八晶体管t8的沟道宽度与第一控制阵列上栅极电路rst_goa中的第八晶体管t8的沟道宽度的比在2:1至3:1的范围内。
[0148]
在一些实施例中，显示设备还包括数据驱动集成电路。可选地，数据驱动集成电路被配置为在显示多帧图像中的各帧图像之前，在各帧图像中向多个子像素提供数据电压信号；以及将计算的值指定为电压保持信号的值。可选地，计算的值是通过基于各帧图像中的多个子像素的数据电压信号的函数计算的。可选地，函数包括平均算法，并且计算的值等于驱动晶体管的阈值电压与多个子像素的数据电压信号的平均值之和。可选地，平均算法选自由均方根值算法、算术平均算法、几何平均算法和加权平均算法组成的组。可选地，该函数基于数据信号补偿模型f(vdata(1)、vdata(2)、......、vdata(n))；vdata(1)、vdata(2)、......、vdata(n)代表多个子像素的数据电压信号。
[0149]
在另一方面，本公开提供了一种阵列基板。参考图11至图17，在一些实施例中，阵列基板包括第一控制阵列上栅极电路rst_goa，其包括多个级联的第一移位寄存器；第二控制阵列上栅极电路ems_goa，其包括多个级联的第二移位寄存器；以及多行双信号开关子电路和反向开关子电路，各行包括双信号开关子电路scdss和反向开关子电路scis。
[0150]
在一些实施例中，各行中的双信号开关子电路scdss连接至第一复位信号线slr1；并且各行中的反向开关子电路scis连接至双信号开关子电路scdss。可选地，双信号开关子电路scdss被配置成在复位阶段生成第一初始化电压信号vint1，并且在电压保持阶段生成电压保持信号vvm。可选地，在复位阶段，反向开关子电路scis被配置为通过第一控制信号线slc1向第一控制晶体管tc1的栅极生成第一关断控制信号，以关断双信号开关子电路scdss的第一控制晶体管tc1，并且通过第二控制信号线slc2向第二控制晶体管tc2的栅极生成第二导通控制信号von2，以导通双信号开关子电路scdss的第二控制晶体管tc2。可选地，在电压保持阶段，反向开关子电路scis被配置为通过第一控制信号线slc1向第一控制晶体管tc1的栅极生成第一导通控制信号von1，以导通双信号开关子电路scdss的第一控制晶体管tc1，并且通过第二控制信号线slc2向第二控制晶体管tc2的栅极生成第二关断控制信号voff2，以关断双信号开关子电路scdss的第二控制晶体管tc2。
[0151]
在一些实施例中，多行双信号开关子电路与反向开关子电路分别连接至第一控制阵列上栅极电路rst_goa的多个第一移位寄存器。可选地，所述多个行的数量与所述多个第一移位寄存器的数量相同。可选地，多个第一移位寄存器中的各个第一移位寄存器被配置为向多个行中的各行中的反向开关子电路scis提供第三关断控制信号voff3和第三导通控制信号von3。
[0152]
在一些实施例中，多行双信号开关子电路和反向开关子电路共同连接至第二控制阵列上栅极电路ems_goa的单个第二移位寄存器。可选地，单个第二移位寄存器被配置为向多行双信号开关子电路和反向开关子电路中的反向开关子电路和双信号开关子电路提供第一导通控制信号von1和第一关断控制信号voff1。
[0153]
在一些实施例中，阵列基板还包括栅极扫描阵列上栅极电路gate_goa，其包括多个级联的第三移位寄存器，该第三移位寄存器被配置为生成多个栅极驱动信号；以及发光扫描阵列上栅极电路em_goa，其包括被配置为生成多个发光控制信号的多个级联的第四移位寄存器。可选地，多个级联的第一移位寄存器中的各个第一移位寄存器和多个级联的第三移位寄存器中的各个第三移位寄存器具有相同的电路结构。可选地，多个级联的第二移位寄存器中的各个第二移位寄存器和多个级联的第四移位寄存器中的各个第四移位寄存器具有相同的电路结构。可选地，分别在多个级联的第一移位寄存器中的各个第一移位寄存器和多个级联的第三移位寄存器中的各个第三移位寄存器中的输出晶体管的尺寸的比在1:3至1:2的范围内。可选地，分别在多个级联的第二移位寄存器中的各个第二移位寄存器和多个级联的第四移位寄存器中的各个第四移位寄存器中的输出晶体管的尺寸的比在1:3至1:2的范围内。
[0154]
在一些实施例中，阵列基板还包括多行像素驱动电路，其分别电连接至多行双信号开关子电路与反向开关子电路。可选地，多行像素驱动电路位于阵列基板的显示区域aa内。可选地，第一控制阵列上栅极电路rst_goa、第二控制阵列上栅极电路ems_goa、栅极扫描阵列上栅极电路gate_goa、发光扫描阵列上栅极电路em_goa以及多行双信号开关子电路和反向开关子电路位于阵列基板的外围区域。可选地，发光扫描阵列上栅极电路em_goa位于栅极扫描阵列上栅极电路gate_goa远离显示区域aa的一侧。可选地，多行双信号开关子电路和反向开关子电路中的一列双信号开关子电路位于发光扫描阵列上栅极电路em_goa远离栅极扫描阵列上栅极电路gate_goa的一侧。可选地，多行双信号开关子电路和反向开关子电路中的一列反向开关子电路位于该列双信号开关子电路的远离发光扫描阵列上栅极电路em_goa的一侧。可选地，第一控制阵列上栅极电路rst_goa位于该列反向开关子电路的远离该列双信号开关子电路的一侧。可选地，第二控制阵列上栅极电路ems_goa位于第一控制阵列上栅极电路rst_goa的远离该列反向开关子电路的一侧。
[0155]
如本文所使用，术语“显示区域”是指显示面板中实际显示图像的阵列基板的区域。可选地，显示区域可以包括子像素区域和子像素间区域。子像素区域指的是子像素的发光区域，例如，对应于液晶显示器中的像素电极的区域，或对应于有机发光二极管显示面板中的发光层的区域。子像素间区域是指相邻子像素区域之间的区域，例如对应于液晶显示器中的黑矩阵的区域，或对应于有机发光二极管显示面板中的像素限定层的区域。可选地，子像素间区域是同一像素中的相邻子像素区域之间的区域。可选地，子像素间区域是两个相邻像素中的两个相邻子像素区域之间的区域。如本文所使用，术语“外围区域”是指显示面板中的阵列基板的区域，在该区域中，提供各种电路和导线以将信号传输到显示基板。为了增加显示设备的透明度，显示设备的不透明或非透明部件(例如，电池、印刷电路板、金属框架)可以被设置在外围区域中而不是在显示区域中。
[0156]
在另一方面，本公开提供一种像素驱动方法。在一些实施例中，像素驱动方法包括，在复位阶段，导通第一复位晶体管，以允许第一初始化电压信号写入存储电容器的第二
电容器电极；在数据写入阶段，导通数据写入子电路，以允许数据电压信号的电压和驱动晶体管的阈值电压被写入所述第二电容器电极；在电压保持阶段，关断所述第一复位晶体管，并将来自第一复位信号线的电压保持信号提供到所述第一复位晶体管的源极；以及在发光阶段，当所述第二电容器电极的电压大于所述驱动晶体管的阈值电压时，导通所述发光控制子电路，以控制电压电源线的电压电源信号写入所述驱动晶体管，并且所述驱动晶体管生成驱动电流，以驱动发光元件发光。所述电压保持信号不同于所述第一初始化电压信号。可选地，所述像素驱动方法还包括通过复位控制信号线向所述第一复位晶体管的栅极提供关断复位控制信号，以在初始阶段、数据写入阶段、电压保持阶段和发光阶段中的至少一个，关断所述第一复位晶体管。可选地，所述像素驱动方法还包括，在所述复位阶段，通过复位控制信号线向所述第一复位晶体管的栅极提供导通复位控制信号，以允许来自所述第一复位信号线的所述第一初始化电压信号被写入所述存储电容器的所述第二电容器电极。
[0157]
在一些实施例中，像素驱动方法还包括，在复位阶段，导通第二复位晶体管，以允许在复位阶段，第二初始化电压信号进入发光元件的阳极。电压保持信号不同于第二初始化电压信号。
[0158]
在一些实施例中，像素驱动方法还包括使用连接至所述第一复位信号线的双信号开关子电路，在所述复位阶段，生成所述第一初始化电压信号，并且在所述电压保持阶段，生成所述电压保持信号。
[0159]
在一些实施例中，在所述复位阶段生成所述第一初始化电压信号包括：通过第一控制信号线将第一关断控制信号提供给所述双信号开关子电路的第一控制晶体管的栅极，以关断所述第一控制晶体管；通过第二开关信号线将所述第一初始化电压信号提供给第二控制晶体管的源极；以及通过第二控制信号线将第二导通控制信号提供给所述双信号开关子电路的所述第二控制晶体管的栅极，以导通所述第二控制晶体管，从而允许所述第一初始化电压信号从所述第二控制晶体管的源极传递到所述第二控制晶体管的漏极，并且进而传递到与所述第二控制晶体管的漏极连接的所述第一复位信号线。
[0160]
在一些实施例中，像素驱动方法还包括，在复位阶段，通过所述第一控制信号线将所述第一关断控制信号提供给反向开关子电路的第三控制晶体管的栅极，以关断连接至所述双信号开关子电路的所述反向开关子电路的所述第三控制晶体管，并且同时将所述第一关断控制信号提供给所述第一控制晶体管的栅极，以关断所述第一控制晶体管；通过第二电压信号线将第二电压信号提供给所述反向开关子电路的第四控制晶体管的源极；以及通过第三控制信号线将第三导通控制信号提供给所述反向开关子电路的所述第四控制晶体管的栅极，以导通所述反向开关子电路的所述第四控制晶体管，从而允许所述第二电压信号从所述第四控制晶体管的源极传递到所述第四控制晶体管的漏极，并且进而传递到与所述第二控制晶体管的栅极连接的所述第二控制信号线，所述第二电压信号在所述复位阶段用作导通所述第二控制晶体管的所述第二导通控制信号。
[0161]
在一些实施例中，在所述电压保持阶段生成所述电压保持信号包括：通过第一开关信号线将所述电压保持信号提供给第一控制晶体管的源极；通过第一控制信号线将第一导通控制信号提供给所述双信号开关子电路的第一控制晶体管的栅极，以导通所述第一控制晶体管，从而允许所述电压保持信号从所述第一控制晶体管的源极传递到所述第一控制晶体管的漏极，并且进而传递到与所述第一控制晶体管的漏极连接的所述第一复位信号
线；以及通过第二控制信号线将第二关断控制信号提供给所述双信号开关子电路的第二控制晶体管的栅极，以关断所述第二控制晶体管。
[0162]
在一些实施例中，像素驱动方法还包括，在所述电压保持阶段，通过第一电压信号线将第一电压信号提供到连接至所述双信号开关子电路的反向开关子电路的第三控制晶体管的源极；通过所述第一控制信号线将所述第一导通控制信号提供给所述第三控制晶体管的栅极，以导通所述第三控制晶体管，从而允许所述第一电压信号从所述第三控制晶体管的源极传递到所述第三控制晶体管的漏极，并且进而传递到与所述第二控制晶体管的栅极连接的所述第二控制信号线，所述第一电压信号在所述电压保持阶段用作关断所述第二控制晶体管的所述第二关断控制信号；以及通过第三控制信号线将第三关断控制信号提供给所述反向开关子电路的第四控制晶体管的栅极，以关断所述第四控制晶体管。
[0163]
在一些实施例中，像素驱动方法还包括使用连接至所述第一复位信号线的所述双信号开关子电路，在所述数据写入阶段，生成所述第一初始化电压信号。
[0164]
在一些实施例中，像素驱动方法还包括使用连接至所述第一复位信号线的所述双信号开关子电路，在初始阶段，生成所述第一初始化电压信号。
[0165]
在一些实施例中，像素驱动方法还包括，在显示多帧图像中的各帧图像之前，获得在各帧图像中显示面板的多个子像素的数据电压信号；以及将计算值指定为所述电压保持信号的值。可选地，所述计算值是通过基于各帧图像中的所述多个子像素的所述数据电压信号的函数来计算的。可选地，该函数包括平均算法。可选地，所述计算值等于所述驱动晶体管的阈值电压与所述多个子像素的所述数据电压信号的平均值的和。如本文所用，术语“平均值”包括导致由此形成的平均值的所有已知计算方法。平均算法的示例包括但不限于，均方根值算法、算术平均算法、几何平均算法和加权平均算法。可选地，平均算法选自由均方根值算法、算术平均算法、几何平均算法和加权平均算法组成的组。可选地，所述函数基于数据信号补偿模型f(vdata(1)、vdata(2)、
……
、vdata(n))；其中，vdata(1)、vdata(2)、
……
、vdata(n)代表所述多个子像素的所述数据电压信号。
[0166]
为了说明和描述的目的，已经给出了本发明的实施例的上述描述。其不是穷举的，也不是要将本发明限制为所公开的精确形式或示例性实施例。因此，前面的描述应当被认为是说明性的而不是限制性的。显然，许多修改和变化对于本领域技术人员将是显而易见的。选择和描述实施例是为了解释本发明的原理及其最佳模式实际应用，从而使得本领域技术人员能够理解本发明的各种实施例以及适合于所考虑的特定使用或实现的各种修改。本发明的范围旨在由所附权利要求及其等价物来限定，其中除非另有说明，否则所有术语都意味着其最广泛的合理意义。因此，术语“本发明(the invention、the present invention)”等不一定将权利要求范围限制为特定实施例，并且对本发明的示例性实施例的引用不意味着对本发明的限制，并且不应推断出这样的限制。本发明仅由所附权利要求的精神和范围来限定。此外，这些权利要求可能涉及使用“第一”、“第二”等，随后是名词或元素。这些术语应当被理解为命名法，并且不应当被解释为对由这些命名法所修改的元件的数量进行限制，除非已经给出了特定的数量。所描述的任何优点和益处可能不适用于本发明的所有实施例。应当理解，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行改变。此外，本公开中的元件和组件都不是要贡献给公众，无论该元件或组件是否在所附权利要求中明确叙述。