用于存储器装置的快速模式的制作方法

用于存储器装置的快速模式


背景技术：

1.下文大体上涉及一种包含至少一个存储器装置的系统，且更具体地说，涉及用于存储器装置的快速模式。
2.系统可包含各种存储器装置和控制器，所述存储器装置和控制器经由一或多个总线耦合以管理多种电子装置中的信息，所述电子装置例如计算机、无线通信装置、物联网、摄像头、数字显示器等。存储器装置广泛地用于在此类电子装置中存储信息。通过编程存储器单元的不同状态来存储信息。举例来说，二进制存储器单元可存储两个状态中的一个，通常由逻辑“1”或逻辑“0”标示。一些存储器单元能够存储多于两个状态中的一个。为了存取所存储信息，存储器装置可读取或感测存储器单元中的所存储状态。为了存储信息，存储器装置可将状态写入或编程到存储器单元。
3.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻性ram(rram)、快闪存储器、相变存储器(pcm)、3维交叉点存储器(3d xpoint)、快闪存储器(例如浮动栅极快闪装置和电荷捕集快闪装置，其可用于或非(nor)或与非(nand)存储器装置中)等。存储器装置可为易失性或非易失性的。例如快闪存储器单元的非易失性存储器单元即使在不存在外部电源的情况下仍可维持其所存储逻辑状态达很长一段时间。例如dram单元的易失性存储器单元除非被外部电源周期性地刷新，否则可能随时间推移而丢失其所存储状态。基于快闪的存储器装置与一些非易失性和易失性存储器装置相比可具有改进的性能。
附图说明
4.图1说明根据如本文中所公开的实例的支持用于存储器装置的快速模式的存储器装置的实例。
5.图2说明根据如本文中所公开的实例的支持用于存储器装置的快速模式的nand存储器电路的实例。
6.图3说明根据如本文中所公开的实例的支持用于存储器装置的快速模式的系统的实例。
7.图4说明根据如本文中所公开的实例的支持用于存储器装置的快速模式的过程的流程图的实例。
8.图5说明根据如本文中所公开的实例的支持用于存储器装置的快速模式的过程的流程图的实例。
9.图6说明根据如本文中所公开的实例的支持用于存储器装置的快速模式的过程的流程图的实例。
10.图7展示根据本公开的各方面的支持用于存储器装置的快速模式的装置的框图。
11.图8到10展示说明根据如本文中所公开的实例的支持用于存储器装置的快速模式的一或多种方法的流程图。
具体实施方式
12.对于一些电子系统，减少系统在系统启动程序(例如，系统通电)之后可用所需的时间量可能是有益的。举例来说，一些电子汽车系统，包含安全关键系统，可能会受到要求的约束，所述要求定义系统在系统启动程序之后可用的最长时间。作为一个此类实例，汽车的一些系统(例如，高级驾驶员辅助系统(adas))可能需要倒车摄像头在倒车摄像头通电后约1.0或1.2秒或更短的时间内准备就绪。许多此类系统需要存储器装置进行操作。时间要求可包含此类存储器装置(例如，受管理nand存储器装置)执行某些过程的时间，所述过程例如初始化存储器装置、准备好来自存储器装置的数据等。举例来说，系统可能需要倒车摄像头的存储器装置在系统开始通电后约0.5秒或更短的时间内返回汽车的初始屏幕数据。
13.作为另一实例，系统(例如，符合控制器局域网(can)规范的系统)可能需要存储器装置在约2.0秒或更短的时间内向域控制网关的网关提供数据。系统可能需要在约2.0秒或更短的时间内加载网关操作系统(os)和驱动程序。因而，存储器装置可能需要在约0.6秒或更短的时间内执行初始化和读取操作。
14.在系统启动程序期间，例如由于nand存储器装置的受管理输入/输出等待时间较长，存储器装置可能会执行花费相对较长时间的操作。此等待时间是在受管理nand初始化期间，此时可能会刷新系统块或映射表块或这两者。此刷新可能花费约几百毫秒，从而增加几百毫秒的初始化时间。此等待时间的另一实例是在读取操作期间，此时将读取干扰块刷新为新块可能会增加存储器装置的读取等待时间。此等待时间的又一实例是在写入操作期间，此时可能会触发前台垃圾收集，从而增加写入等待时间。
15.为了减少等待时间，一些系统可实施异构存储器装置。举例来说，nor存储器装置可快于相当的nand存储器装置(例如，具有更低读取时间)。在一个实例中，系统可实施nor装置作为系统启动装置，且实施受管理nand装置以用于数据存储。然而，具有异构存储器装置的系统可能与系统的成本和复杂性增加相关联。
16.本文中描述例如在系统启动(例如启动电子汽车系统)期间减少存储器装置的等待时间的技术。存储器装置可支持多个模式，其中第一模式(例如，快速模式)可包含一组能力，并且第二模式(例如，正常或标准模式)可包含所述一组能力以及一或多个额外能力。在系统启动程序期间，存储器装置可被初始化，且根据第一模式(快速模式)操作。根据第一模式的操作可允许与所述一组能力相关联的动作(例如，用于系统启动的关键操作)和直到系统启动完成之后的与一或多个额外能力相关联的延迟动作。举例来说，存储器装置可允许某些初始化、读取或写入操作，但暂停、延迟或修改某些其它读取和写入、刷新或管理操作，直到系统启动完成。存储器装置可在初始化期间在作为默认操作模式的第一模式下操作，或者响应于(例如，从存储器控制器)接收到的命令而在第一模式下操作。存储器装置可响应于接收到的命令或在满足阈值的情况下退出第一模式以在第二模式下操作。通过在第一模式下操作时延迟存储器装置的某些动作直到系统启动完成，例如电子汽车系统的系统可减少系统启动所需的时间，从而以较低的成本减少等待时间，并提高系统的整体性能。
17.首先在如参考图1到3所描述的存储器装置和存储器电路的上下文中描述本公开的特征。在如参考图4到6所描述的过程的上下文流程图中描述本公开的特征。本公开的这些和其它特征由如参考图7到10所描述的与用于存储器装置的快速模式相关的系统图、设备图和流程图进一步说明且参考所述系统图、设备图和流程图进行描述。
18.图1说明根据如本文中所公开的实例的存储器装置100的实例。在一些情况下，存储器装置100可被称为存储器芯片、存储器裸片或电子存储器设备。存储器装置100可包含一或多个存储器单元，例如存储器单元105-a和存储器单元105-b(未标记其它存储器单元)。存储器单元105可为例如快闪存储器单元(例如在图1中所展示的存储器单元105-a的放大图中)、dram存储器单元、feram存储器单元、pcm存储器单元或另一类型的存储器单元。
19.每一存储器单元105可被编程为存储表示一或多个信息位的逻辑状态。在一些情况下，存储器单元105可例如在可被称为slc存储器单元的单层级单元(slc)存储器块的存储器单元中一次存储一个信息位(例如，逻辑状态0或逻辑状态1)。在一些情况下，单个存储器单元105可一次存储多于一个信息位。存储两个位的单元有时称为多层级单元(mlc)，但此术语有时也用于指代存储多于一个位的任何存储器单元。存储三个位的存储器单元可称为三(triple-或tri-)层级单元(tlc)，且存储四个位的存储器单元可称为四层级单元(qcc)等。例如mlc、tlc和qlc等多层级单元相对于slc可提供成本和/或密度优点，而slc可能更快，且因此与较低等待时间相关联，且比多层级单元更可靠。在一些情况下，nand存储器单元可为(例如，可被配置为或操作为)slc或多层级单元。一般来说，存储在存储器单元中的位越多，存储器单元对噪声或其它干扰(例如在相对极端的操作条件下可能出现的那些干扰)越敏感，且将位存储到存储器单元或从存储器单元读取位可能花费的时间越长。因此，举例来说，slc可比多层级单元更稳固且更快，但可能成本更高且密度更低。类似地，mlc单元可比tlc单元更快，且tlc单元可比qlc单元更快。
20.mlc存储器块中的单个存储器单元105(例如，mlc存储器单元)可通过存储以下四个逻辑状态中的一个来一次存储两个信息位：逻辑状态00、逻辑状态01、逻辑状态10或逻辑状态11。举例来说，tlc存储器块中的单个存储器单元105(例如，tlc存储器单元)可通过存储以下八个逻辑状态中的一个来一次存储三个信息位：000、001、010、011、100、101、110、111。
21.在一些情况下，多层级存储器单元105(例如，mlc存储器单元、tlc存储器单元或qlc存储器单元)可物理上不同于slc单元。举例来说，多层级存储器单元105可使用不同单元几何形状或使用不同材料制造。在一些情况下，多层级存储器单元105可与slc单元物理上相同或类似，且存储器块中的其它电路系统(例如控制器电路系统、感测放大器、驱动器等)可被配置成将存储器单元操作(例如，读取和写入)为slc单元、mlc单元、tlc单元等。
22.不同存储器单元架构可以不同方式存储逻辑状态。在feram架构中，举例来说，每一存储器单元105可包含包括铁电材料的电容器以存储表示可编程状态的电荷和/或极化。在dram架构中，每一存储器单元105可包含包括介电材料(例如，绝缘体)的电容器以存储表示可编程状态的电荷。
23.在快闪存储器架构中，每一存储器单元105可包含具有用于存储表示逻辑状态的电荷的浮动栅极和/或介电材料的晶体管。举例来说，图1中的存储器单元105-a的放大图是包含可用于存储逻辑状态的晶体管110(例如，金属氧化物半导体(mos)晶体管)的快闪存储器单元。晶体管110具有控制栅极115并且可包含包夹在介电材料125之间的浮动栅极120。晶体管110包含第一节点130(例如，源极或漏极)和第二节点135(例如，漏极或源极)。可通过将一定数量的电子(例如，电荷)放置(例如，写入、存储)在浮动栅极120上来将逻辑状态存储在晶体管110中。待存储在浮动栅极120上的电荷的量可取决于待存储的逻辑状态。存
储在浮动栅极120上的电荷可影响晶体管110的阈值电压，进而影响在晶体管110被激活时可流过晶体管110的电流量。可通过将电压施加到控制栅极115(例如，在控制节点140处)以激活晶体管110且测量(例如，检测、感测)在第一节点130与第二节点135之间流动的所得电流量来读取存储在晶体管110中的逻辑状态。
24.感测组件170可例如基于存在或不存在来自存储器单元的电流或基于电流是高于还是低于阈值电流而确定slc存储器单元是以二进制方式存储逻辑状态0还是逻辑状态1。然而，对于多层级单元，感测组件170可基于各种中间电流电平而确定存储于存储器单元中的逻辑状态。举例来说，感测组件170可基于定义可由tlc单元存储的八个可能逻辑状态的八个不同电流电平(或电流范围)而确定tlc单元的逻辑状态。此类电流电平的间距可相当小(在量值方面)，从而与slc情况相比提供更低错误容限。
25.类似地，可通过将两个电压(例如，高于阈值的电压或低于阈值的电压)中的一个施加到存储器单元以将表示两个可能逻辑状态中的一个的电荷存储(或不存储)在浮动栅极上来写入快闪slc存储器单元。相比之下，写入到快闪多层级单元可要求以更精细粒度层级施加电压以更精细地控制存储在浮动栅极上的电荷量，进而使得能够表示更大逻辑状态集合。因此，多层级单元可对由于温度变化或其它操作条件而可能在存储器装置中发生的电压或电流变化更敏感。
26.电荷捕集快闪存储器单元可以类似于浮动栅极快闪存储器单元的方式操作，但替代(或除了)将电荷存储于浮动栅极120上，电荷捕获快闪存储器单元可将表示状态的电荷存储于控制栅极115下方的介电材料中。因此，电荷捕集快闪存储器单元可包含或可不包含浮动栅极120。
27.在一些实例中，存储器单元105的每一行连接到字线160，且存储器单元105的每一列连接到数字线165。因此，一个存储器单元105可位于字线160与数字线165的相交点处。此相交点可被称为存储器单元的地址。数字线有时被称为位线。在一些情况下，字线160和数字线165可大体上彼此垂直且可产生存储器单元105的阵列。在一些情况下，字线160和数字线165可一般被称为存取线或选择线。
28.在一些情况下，存储器装置100可包含三维(3d)存储器阵列，其中二维(2d)存储器阵列彼此上下形成。这相比于2d阵列可增加可放置或形成于单个裸片或衬底上的存储器单元的数量，这又可降低制造成本，或提高存储器阵列的性能，或两者皆有。在图1的实例中，存储器装置100包含多个层级的存储器阵列。在一些实例中，层级可通过电绝缘材料分离。每一层级可被对准或定位以使得存储器单元105可在每一层级上彼此(精确地、重叠、或大致)对准，从而形成存储器单元堆叠175。在一些情况下，存储器单元堆叠175可被称为存储器单元串，参考图2更详细论述。
29.可通过行解码器145和列解码器150来控制对存储器单元105的存取。举例来说，行解码器145可从存储器控制器155接收行地址且基于接收到的行地址而激活适当字线160。类似地，列解码器150可从存储器控制器155接收列地址且激活适当数字线165。因此，通过激活一个字线160和一个数字线165，可存取一个存储器单元105。
30.在存取之后，存储器单元105可由感测组件170读取或感测。举例来说，感测组件170可被配置成基于通过存取存储器单元105所生成的信号而确定存储器单元105的所存储逻辑状态。信号可包含电压或电流或这两者，并且感测组件170可包含电压感测放大器、电
流感测放大器或这两者。举例来说，可(使用对应字线160和/或数字线165)将电流或电压施加到存储器单元105，并且数字线165上的所得电流或电压的量值可取决于由存储器单元105存储的逻辑状态。举例来说，对于快闪存储器单元，存储器单元105中的晶体管的浮动栅极上或绝缘层中存储的电荷量可能会影响晶体管的阈值电压，进而影响在存取存储器单元105时流动通过存储器单元105中的晶体管的电流量。此类电流差异可用于确定存储在存储器单元105上的逻辑状态。
31.感测组件170可包含各种晶体管或放大器以便检测和放大数字线165上的信号(例如，电流或电压)。接着可经由输入/输出块180输出存储器单元105的检测到的逻辑状态。在一些情况下，感测组件170可为列解码器150或行解码器145的一部分，或感测组件170可以其它方式与列解码器150或行解码器145连接或电子通信。
32.可通过类似地激活相关字线160和数字线165以使得逻辑状态(例如，表示一或多个信息位)能够存储于存储器单元105中来设置或写入存储器单元105。列解码器150或行解码器145可接受例如来自输入/输出块180的数据写入到存储器单元105。如先前论述，在快闪存储器(例如nand和3d nand存储器装置中使用的快闪存储器)的情况下，通过将电子存储于浮动栅极或绝缘层中来写入存储器单元105。
33.存储器控制器155可通过例如行解码器145、列解码器150和感测组件170等各种组件控制存储器单元105的操作(例如，读取、写入、重写、刷新)。在一些情况下，行解码器145、列解码器150和感测组件170中的一或多个可与存储器控制器155处于相同位置。存储器控制器155可产生行和列地址信号以便激活所要字线160和数字线165。存储器控制器155还可产生和控制在存储器装置100的操作期间使用的各种电压或电流。
34.在一些情况下，存储器控制器155可识别待写入到包含第一类型的存储器单元和第二类型的存储器单元的存储器装置100的数据。举例来说，第一类型的存储器单元可为slc存储器单元，并且第二类型的存储器单元可为多层级存储器单元。举例来说，第一类型的存储器单元和第二类型的存储器单元可为两种不同类型的nand存储器单元。
35.在一些情况下，存储器控制器155可根据不同模式操作存储器装置100。在第一模式(例如，快速模式)中，可准许存储器控制器155根据一组能力操作存储器装置100。在第二模式下，存储器控制器155可根据除第一模式的所述一组能力之外的一或多个能力操作存储器装置。这些模式可在系统启动期间减少非关键操作的操作，同时允许促进系统启动(例如，对于作为系统启动的部分成功初始化存储器装置是必要的或关键的)的操作。
36.在系统启动程序期间，存储器控制器155可初始化存储器装置100。在一些情况下，作为系统启动程序的部分，存储器控制器155可接收进行初始化的命令。可经由输入/输出块180(例如，主机装置)从存储器装置100外部的系统组件接收初始化的命令。在一些实例中，存储器控制器155可随后进行识别以在系统启动期间根据第一模式(例如，快速模式)操作。这可为存储器装置100的默认配置，例如基于作为存储器装置100的初始化的部分从固件读取的配置。在其它实例中，存储器控制器155可经由输入/输出块180从主机装置接收在系统启动期间进入第一模式以进行初始化的命令。
37.存储器控制器155可将数据写入(例如，将位存储)到包含第一类型的存储器单元和第二类型的存储器单元的存储器装置100。举例来说，第一类型的存储器单元可为slc存储器单元，并且第二类型的存储器单元可为多层级存储器单元。举例来说，第一类型的存储
器单元和第二类型的存储器单元可为两种不同类型的nand存储器单元。在一些实例中，当在系统启动期间根据第一模式操作时，存储器控制器155可将数据存储到第一类型的存储器单元。在系统启动完成之后，存储器控制器155可接着将数据存储到第一类型的存储器单元和第二类型的存储器单元两者。举例来说，在系统启动期间，存储器控制器155可将数据存储到slc存储器单元，而在系统启动完成之后，存储器控制器155可将数据存储到mlc存储器单元以及slc存储器单元。在一些情况下，在存储器装置100的系统启动期间延迟的动作可写入到mlc存储器单元或其它非slc存储器单元中的一些或全部。slc存储器单元可与较大成本相关联，但在存储器装置100的初始化期间将数据存储到slc存储器单元可减少等待时间。因而，延迟将数据存储到mlc存储器单元直到完成系统启动之后可允许增加此类slc单元的可用性，减少系统等待时间，同时维持较低成本。
38.图2说明根据本公开的实例的支持用于存储器装置的快速模式的nand存储器电路200的实例。nand存储器电路200可为存储器装置(例如存储器装置100)的一部分的实例。虽然图2中包含的一些元件标记有附图标记，而其它对应元件未经标记，但它们是相同的或将理解为类似的，以便增加所描绘特征的可见度和清晰度。
39.nand存储器电路200包含以nand配置连接的多个快闪存储器单元205(其可为例如参考图1所描述的快闪存储器单元)。在nand存储器配置(被称为nand存储器)中，多个快闪存储器单元205彼此串联连接以形成存储器单元205的串210，其中串210中的每一快闪存储器单元205的漏极与所述串中的另一快闪存储器单元205的源极耦合。在一些情况下，以nand配置连接以形成nand存储器的快闪存储器单元可被称为nand存储器单元。
40.存储器单元205的每一串210可与由串210中的存储器单元205共享的对应数字线215相关联。串210中的每一存储器单元205可与单独字线230(例如，字线230-a、230-i、230-n)相关联，使得字线230的数量可等于串210中的存储器单元205的数量。
41.一般来说，nand存储器可以阶层方式组织为包含多个存储器单元205的串210、包含多个串210的页，和包含多个页的块。在一些情况下，nand存储器可以页粒度层级进行写入和读取，但无法以页粒度层级可擦除。举例来说，nand存储器可实际上以较高粒度层级，例如以块粒度层级可擦除。在一些情况下，nand存储器单元可能需要在其可重写之前进行擦除。不同存储器装置可具有不同的读取/写入/擦除特性。
42.nand存储器电路200中的存储器单元205的每一串210在串210的一个末端处与漏极侧选择栅极装置(sgd)晶体管220耦合，并且在串210的另一末端处与源极侧选择栅极装置(sgs)晶体管225耦合。sgd晶体管220和sgs晶体管225可用于通过分别在sgd晶体管225的栅极245处和/或sgs晶体管225的栅极240处施加电压来将存储器单元205的串210耦合到位线215和/或源极节点250。
43.在nand存储器操作期间，可施加与源极节点250、与源极节点250相关联的sgs晶体管225的栅极240、字线230、漏极节点235、与漏极节点235相关联的sgd晶体管220的栅极245以及位线215相关联的各种电压电平以对串210中的至少一些nand存储器单元执行一或多个操作(例如，编程、擦除或读取)。
44.在一些情况下，在第一操作(例如，读取操作)期间，正电压可施加到连接到漏极节点235的位线215，而源极节点250可连接到接地或虚拟接地(例如，大约0v)。举例来说，施加到漏极节点235的电压可为1v。同时，施加到栅极245和240的电压可增加到高于与源极节点
250相关联的一或多个sgs 225和与漏极节点235相关联的一或多个sgd 220的阈值电压，使得与存储器串210相关联的沟道可电连接到漏极节点235和源极节点250。沟道可为通过串210中的存储器单元205(例如，通过存储器单元205中的晶体管)的电路径，其可在某些操作条件下传导电流。
45.同时，除选定字线(即，与串210中的非选定单元相关联的字线)外的多个字线160(例如，在一些情况下所有字线160)可连接到高于串210中的存储器单元的最高阈值电压(vt)的电压(例如，vread)。vread可使串210中的所有非选定存储器单元“接通”，使得每一非选定存储器单元可在与其相关联的沟道中维持高导电性。在一些实例中，与选定单元相关联的字线160可连接到电压vtarget。vtarget可选择为存储器串245中的已擦除存储器单元的vt与已编程存储器单元的vt之间的值。在选定存储器单元展现已擦除vt(例如，vtarget》选定存储器单元的vt)时，选定存储器单元205可响应于vtarget的施加而“接通”，并且因此允许电流在存储器串210的沟道中从位线215流动到源极节点250。在选定存储器单元展现已编程vt(例如，因此vtarget＜选定存储器单元的vt)时，选定存储器单元可响应于vtarget而“断开”，并且因此禁止电流在存储器串210的沟道中从位线215流动到源极节点250。电流量(或无电流)可由如参考图1所描述的感测组件170感测以读取串210内的选定存储器单元205中的所存储信息。
46.图3展示根据本公开的实例的支持用于存储器装置的快速模式的系统300的图。系统300可包含装置305，所述装置可包含处理器310、系统存储器控制器315和存储器装置320。举例来说，存储器装置320可为存储器装置100的实例。处理器310可被配置成经由总线325与系统存储器控制器315协调操作。系统存储器控制器315可被配置成经由总线325、330与处理器310和存储器装置320一起操作。
47.在一些实例中，存储器装置320可包含一或多个存储器阵列340，所述存储器阵列中的每一个可与对应的本地存储器控制器345耦合。举例来说，在一些情况下，存储器阵列340可为nand存储器单元阵列。在一些情况下，存储器阵列340中的一或多个可包含第一类型的存储器块，并且存储器阵列中的一或多个可包含第二类型的存储器块。举例来说，存储器阵列340-a可包含slc存储器单元，并且存储器阵列340-n可包含mlc、tlc或qlc存储器单元。在一些情况下，参考图4、图5和/或图6所描述的操作中的至少一些可由本地存储器控制器345和/或系统存储器控制器315执行。在一些情况下，装置305可与例如外部存储器控制器的外部主机装置350耦合。在一些情况下，参考图4、图5和/或图6所描述的操作中的至少一些可由主机装置350和/或系统存储器控制器315执行。
48.本地存储器控制器345可被配置成例如根据不同模式控制存储器阵列340的操作，所述不同模式可包含如本文中进一步描述的第一模式(例如，快速模式)或第二模式。另外，本地存储器控制器345可被配置成与系统存储器控制器315通信(例如，接收和传输数据和/或命令)。本地存储器控制器345可支持系统存储器控制器315控制如本文中所描述的存储器装置320的操作。在一些情况下，存储器装置320不包含系统存储器控制器315，并且本地存储器控制器345和/或主机装置350可执行本文中属于系统存储器控制器315的各种功能。因而，本地存储器控制器345可被配置成与其它本地存储器控制器345通信，或直接与主机装置350通信。
49.图4说明根据如本文中所公开的实例的支持用于存储器装置的快速模式的过程
400的流程图的实例。过程400说明系统过程405随时间变化的状态，以及存储器装置的输入/输出接口(存储器装置输入/输出410)处的命令。
50.被描述为系统过程405的过程可表示在还包含存储器装置的系统的主机装置处的过程。在一些实例中，主机装置可为主机装置350或所述主机装置的部分，如参考系统300进一步描述。
51.描述为在存储器装置输入/输出410处发生的命令可表示在输入/输出块180处接收或传输的命令，所述输入/输出块与存储器控制器155耦合，如参考存储器装置100进一步描述。在一些实例中，描述为在存储器装置输入/输出410处发生的命令可表示经由输入/输出块180在存储器控制器155处接收或传输的命令，如参考存储器装置100进一步描述。在一些实例中，描述为在存储器装置输入/输出410处发生的命令可表示经由总线330在一或多个本地存储器控制器345处或在系统存储器控制器315处从主机装置350和/或经由总线325从处理器310接收或传输的命令，如参考系统300进一步描述。
52.在415处，包含主机装置和存储器装置的系统开始系统启动425。作为系统启动的部分，主机装置可传输使存储器装置初始化的命令(例如，存储器装置初始化命令445)。此类初始化可为受管理nand初始化。存储器装置可接着进入第一操作模式，其在一些情况下可被称为快速模式。第一模式可为存储器装置提供一组能力，所述一组能力至少部分地被选择或被配置成优化系统启动时间。举例来说，第一模式可限制某些能力或提供与第二模式不同的能力以加速输入/输出操作，例如初始化、读取和写入。在一些情况下，可优化第一模式以从存储器装置(例如，受管理nand)实现尽可能低的输入/输出等待时间，同时仍允许成功系统启动。因而，在一些实例中，在第一模式下允许的所述一组能力可为在最低可实现的等待时间执行系统启动所需的最小能力。在其它实例中，可使用足以在某一系统启动时间内实现系统启动的低等待时间，所述能力被选择或被配置成实现系统启动时间的能力，但例如考虑到其它性能参数，例如最大功率或峰值电流限制，所述系统启动时间大于可实现的最小时间。可进一步选择第一模式的一组能力以优化汽车应用的性能。
53.在一些实例中，存储器装置可在初始化后在作为存储器装置的默认操作模式的第一模式下操作。在一些情况下，存储器装置可在初始化后用默认的第一模式进行预配置。在其它情况下，存储器装置可例如使用固件配置成在初始化后在默认的第一模式下操作。
54.在其它实例中，存储器装置可例如从主机装置接收进入第一模式的命令。进入第一模式的命令可与初始化命令一起或作为初始化命令的部分接收。在其它实例中，进入第一模式的命令可为与初始化命令分开的命令。在一些实例中，存储器装置可接收进入第一模式的命令。在系统启动或通电时对第一模式的使用可存储或以其它方式保留为存储器装置的启用的属性。如果系统处于功率循环状态(例如，断电后重启)，那么在没有从主机装置接收到进入第一模式的命令的情况下或在从主机装置接收到进入第一模式的命令之前，可在存储器装置初始化后进入第一模式。在其它实例中，如果系统处于功率循环状态(例如，断电后重启)，那么主机装置可能需要传输使存储器装置进入第一模式的命令(例如，其中属性为易失性的且在功率循环后丢失)。在初始化之后，存储器装置输入/输出可接收一或多个读取命令(例如，存储器装置读取命令450)。在一些实例中，此类读取可为受管理nand读取。虽然针对过程400展示六个此类命令，但可使用适合于实现系统启动425的任何数目。
55.系统启动425期间的存储器装置的读取可为系统成功启动所需的关键操作中的一
些或全部。系统启动425期间引入的等待时间(例如，受管理nand的大输入/输出等待时间)可能导致系统无法启动、启动处于故障状态或不符合系统的性能要求。由于例如初始化以及读取和写入操作的输入/输出等待时间(例如，受管理nand输入/输出等待时间)可能会影响系统性能(例如，所要系统启动速度、滞后)。
56.虽然第一模式可具有第一组能力，但存储器装置在420处完成系统启动之后操作的第二模式可具有一或多个额外能力以及第一组能力(除了第一组能力以外)。此外，在一些实例中，第一模式可具有第二模式不具有的一或多个能力。在系统启动425期间，可延迟一或多个动作(例如，操作)，直到在420处完成系统启动。此类动作可包含一或多个初始化、读取或写入操作。
57.在延迟动作的一些实例中，在系统启动425期间，存储器装置可暂停或延迟刷新存储器装置的系统组件(例如，系统块)或存储器装置的映射表组件(例如，映射表块)或这两者，直到系统启动完成420。系统组件可包括存储用于存储器装置的固件的一或多个nand存储器块。映射表组件可包括存储映射表以将逻辑地址转换为物理地址的一或多个nand存储器块。
58.另外或替代地，在延迟动作的一些实例中，存储器装置可暂停或延迟刷新存储器块。举例来说，存储器装置可识别需要刷新的存储器装置的块，且代替在那时执行刷新，可替代地存储所述块的指示(例如，与所述块相关联的地址)，接着在系统启动完成420之后刷新所指示地址处的块。
59.另外或替代地，在延迟动作的一些实例中，存储器装置可在根据第一模式操作时停用前台垃圾收集。在系统启动完成420之后，存储器装置可启用前台垃圾收集。
60.另外或替代地，在延迟动作的一些实例中，存储器装置可延迟将系统启动期间产生的数据存储到mlc存储器块(例如，mlc nand存储器单元)，且在系统启动期间将此类数据存储到slc存储器块(例如，slc nand存储器单元)。在系统启动完成420之后，存储器装置可在第二模式下将数据存储到mlc存储器块。另外，存储器装置还可在第二模式下将数据存储于slc存储器块中。
61.在系统启动完成420处，对应于系统启动425的结束，主机可传输使存储器装置退出第一模式的命令(例如，存储器装置第一模式命令460)，所述命令可在存储器装置输入/输出410处接收到。存储器装置可在退出第一模式后进入第二模式(例如，从在第一模式下操作切换到在第二模式下操作)。现在在第二模式下操作，可执行所描述的一或多个延迟动作，包含对应于一或多个额外能力的动作，例如刷新系统组件、刷新映射表组件、刷新存储器块、启用及执行前台垃圾收集，或将数据存储到mlc存储器块，或这些动作的组合。
62.在一些实例中，第一模式包含支持系统启动程序的能力，且第二模式包含不需要完成系统启动程序的一或多个额外能力。
63.在系统启动之后，主机装置可启动应用程序430。在应用程序430的服务中，主机装置可传输一或多个读取命令(例如，存储器装置读取命令450)和写入命令(例如，存储器装置写入命令455)，且存储器装置可在第二模式下操作时作为响应执行读取和写入操作。
64.主机装置可另外包含至少一个系统空闲周期435，且在第二模式下操作时启动额外应用程序440。在两个周期期间，存储器装置可响应于读取和写入命令而执行存储器读取和写入操作。
65.图5说明根据如本文中所公开的实例的支持用于存储器装置的快速模式的过程500的流程图的实例。主机装置505可为本文中所描述的主机装置的实例，例如，主机装置可为主机装置350或所述主机装置的部分，如参考系统300进一步描述。存储器装置510可为本文中所描述的存储器装置的实例，例如，存储器装置为存储器装置100、nand存储器电路200、如参考系统300进一步描述的系统300的存储器装置320或根据过程400操作的存储器装置、为这些装置的部分，或包含这些装置的至少一部分。
66.在515处，主机装置505可确定开始系统启动程序520。在525处，主机装置505可传输使存储器装置510进入第一模式的命令525。在530处，存储器装置510可确认接收到的命令，且在535处继续在用于系统启动程序520的第一模式下操作，在此期间，存储器装置510可针对系统启动程序520执行本文中进一步描述的某些操作。存储器装置510可在将520处的确认传输到主机装置505之前、之后或基本上同时在535处继续在第一模式下操作。
67.在540处，主机装置505可确定系统启动程序完成，且在545处，传输使存储器装置510退出第一模式的命令545。举例来说，主机装置505可确定系统启动的所有关键程序完成。另外或替代地，主机装置505可确定主机装置505已达到系统启动中系统可容许相当大的存储器装置等待时间(例如，大的受管理nanad输入/输出等待时间)的点，使得不再需要和/或期望根据第一模式的操作。在550处，存储器装置510可确认接收到的命令，且在545处继续从在第一模式下操作切换到在第二模式下操作，在此期间，存储器装置510可执行本文中进一步描述的在系统启动程序520期间延迟的动作中的一或多个。存储器装置510可在将550处的确认传输到主机装置505之前、之后或基本上同时在545处切换到在第二模式下操作。
68.存储器装置510展示为在系统启动程序520期间在第一模式下操作。然而，替代地或另外，主机装置505可在其它时间命令存储器装置510在第一模式下操作。在一些实例中，主机装置505可发送使存储器装置510进入第一模式的命令，且存储器装置可接着继续在第一模式下操作，直到主机装置505传输使存储器装置510退出第一模式的命令，响应于所述命令，存储器装置510可切换到在第二模式下操作。
69.图6说明根据如本文中所公开的实例的支持用于存储器装置的快速模式的过程600的流程图的实例。主机装置605可为本文中所描述的主机装置的实例，例如，主机装置可为主机装置350或所述主机装置的部分，如参考系统300进一步描述。存储器装置610可为本文中所描述的存储器装置的实例，例如，存储器装置为存储器装置100、nand存储器电路200、如参考系统300进一步描述的系统300的存储器装置320或根据过程400操作的存储器装置、为这些装置的部分，或包含这些装置的至少一部分。
70.在615处，主机装置605可确定开始系统启动程序620。在625处，主机装置605可传输使存储器装置610进入第一模式的命令625。在630处，存储器装置610可确认接收到的命令，且在635处继续在用于系统启动程序620的第一模式下操作，在此期间，存储器装置610可针对系统启动程序620执行本文中进一步描述的某些操作。存储器装置610可在将620处的确认传输到主机装置605之前、之后或基本上同时在635处继续在第一模式下操作。
71.在640处，在系统启动程序620期间(例如，在初始化期间)，存储器装置610可检测紧急事件，触发存储器装置610退出第一模式且在645处继续在第二模式下操作(例如，从第一模式切换到第二模式)。举例来说，存储器装置610可检测存储器装置610中可用于写入的
存储器块的不存在或其它不可用性，且切换到第二模式以允许存储器装置610执行前台垃圾收集的能力。在另一实例中，存储器装置610可识别(例如，检测)已满足读取错误阈值(例如，符合或超出阈值)且切换到第二模式以允许额外读取程序。紧急事件可由存储器装置的固件(例如，受管理nand固件)定义。举例来说，固件可存储适用于参数的阈值的值，例如定义何时满足阈值的读取错误的数量。在650处，响应于在645处从第一模式切换到第二模式，存储器装置610可在第二模式下操作。
72.在655处，存储器装置610可报告其退出第一模式下的操作。存储器装置610可在将655处的报告传输到主机装置605之前、之后或基本上同时在650处切换到在第二模式下操作。此后，在660处，主机装置605可确定系统启动已完成，且存储器装置610可继续在第二模式下操作650。
73.图7展示支持根据如本文中所公开的实例的存储器装置的快速模式的装置705的框图700。装置705可为如参考图1到3所描述的装置的各方面的实例，例如本地存储器控制器345、系统存储器控制器315或主机350。装置705可包含初始化组件710、第一模式组件715、第二模式组件720、主机通信组件725、默认模式组件730、映射表刷新组件735、系统组件刷新组件740、垃圾收集组件745、存储器层级管理器750、存储器刷新组件755、事件检测器760、模式切换组件765和启动程序管理器770。这些模块中的每一个可直接或间接地(例如，经由一或多个总线)彼此通信。
74.初始化组件710可在系统启动程序期间识别存储器装置的初始化，所述存储器装置支持包含第一组能力的第一模式且支持包含第一组能力和一或多个额外能力的第二模式。在一些实例中，初始化组件710可确定在包含存储器装置的系统的系统启动程序期间初始化存储器装置，所述存储器装置支持包含第一组能力的第一模式且支持包含第一组能力和一或多个额外能力的第二模式。在一些实例中，初始化组件710可发起用于包含与存储器装置耦合的主机装置的系统的启动程序，其中所述存储器装置支持包含第一组能力的第一模式和包含所述第一组能力和一或多个额外能力的第二模式。
75.第一模式组件715可在根据第一模式操作存储器装置时基于识别而执行初始化，其中根据第一模式操作存储器装置包含延迟与一或多个额外能力相关联的动作。在一些实例中，基于发起启动程序而根据第一模式操作存储器装置，其中根据第一模式操作存储器装置包含延迟与一或多个额外能力相关联的动作。在一些实例中，第一模式组件715可响应于所述命令而确定根据第一模式执行初始化。
76.第二模式组件720可在系统启动程序完成之后根据第二模式操作存储器装置，其中根据第二模式操作存储器装置包含执行延迟动作。在一些实例中，基于完成启动程序而根据第二模式操作存储器装置，其中根据第二模式操作存储器装置包含执行延迟动作。
77.例如作为主机的一部分的主机通信组件725可将初始化命令传输到存储器装置。在一些情况下，初始化命令包含使存储器装置在第一模式下操作的命令。在一些实例中，主机通信组件725可从存储器装置接收使存储器装置在第一模式下操作的命令的确认。
78.在一些实例中，在系统启动程序期间，主机通信组件725可将一或多个读取命令传输到存储器装置。
79.在一些实例中，响应于确定系统启动程序完成，主机通信组件725可将使存储器装置从在第一模式下操作切换到第二模式的命令传输到存储器装置。在一些实例中，主机通
信组件725可从存储器装置接收从在第一模式下操作切换到第二模式的命令的确认。
80.在一些实例中，例如作为存储器装置的部分的主机通信组件725可接收使存储器装置退出第一模式的命令。在一些实例中，主机通信组件725可响应于接收到的命令而传输确认。在一些实例中，主机通信组件725可基于启动程序完成而将第一模式的退出命令从主机装置传输到存储器装置，其中根据第二模式操作存储器装置是基于传输退出命令。
81.在一些实例中，主机通信组件725可基于发起启动程序而将第一模式的进入命令从主机装置传输到存储器装置，其中根据第一模式操作存储器装置是基于传输进入命令。在一些实例中，例如作为存储器装置的部分的主机通信组件725可将命令的确认传输到主机装置。
82.默认模式组件730可将第一模式识别为默认模式以用于初始化存储器装置。在一些实例中，默认模式组件730可基于将第一模式识别为默认模式而确定根据第一模式执行初始化。
83.映射表刷新组件735可在根据第一模式操作时延迟存储器装置的映射表组件的刷新。
84.系统组件刷新组件740可在根据第一模式操作时延迟存储器装置的系统组件的刷新。
85.垃圾收集组件745可在根据第一模式操作时停用存储器装置的前台垃圾收集。
86.存储器层级管理器750可在执行初始化时将数据存储在存储器装置的单层级与非(nand)存储器单元中，其中延迟所述动作是基于将数据存储到单层级nand存储器单元。在一些实例中，存储器层级管理器750可在系统启动程序完成之后将数据存储在存储器装置的多层级nand存储器单元中。
87.存储器刷新组件755可识别待刷新的存储器装置的块，存储所识别块的指示，且可在系统启动程序完成之后根据所存储的指示刷新所述块。在一些实例中，延迟动作是基于存储指示。
88.事件检测器760可在系统启动程序期间识别存储器装置中可用于写入的存储器块的不存在。在一些实例中，事件检测器760可在系统启动程序期间识别已满足读取错误阈值。
89.模式切换组件765可基于识别到存储器块的不存在而在系统启动程序完成之前将存储器装置切换到第二模式。在一些实例中，模式切换组件765可基于识别到已满足读取错误阈值而在系统启动程序完成之前将存储器装置切换到第二模式。在一些实例中，模式切换组件765可基于接收到使存储器装置退出第一模式的命令而将存储器装置从第一模式切换到第二模式。
90.启动程序管理器770可确定系统启动程序完成。在一些实例中，启动程序管理器770可通过主机装置确定启动程序完成。
91.图8展示说明根据本公开的各方面的支持用于存储器装置的快速模式的一或多种方法800的流程图。方法800的操作可由装置实施，所述装置包含存储器装置或其组件，如本文中所描述。举例来说，方法800的操作可由如参考图7所描述的装置705执行。在一些实例中，一或多个控制器(例如，如参考图3所描述的系统存储器控制器315和/或本地存储器控制器345，例如参考图3所描述的本地存储器控制器345-a)可执行一组指令以控制包含存储
器装置的装置的功能元件，从而执行所描述的功能。另外或替代地，一或多个控制器可使用专用硬件来执行所描述的功能的各方面。
92.在805处，装置可例如通过装置305的系统存储器控制器315或通过存储器装置320的本地存储器控制器345或通过系统存储器控制器315与本地存储器控制器345的组合识别系统启动程序期间存储器装置的初始化，所述存储器装置支持包含第一组能力的第一模式且支持包含第一组能力和一或多个额外能力的第二模式。可根据本文中所描述的方法来执行805的操作。在一些实例中，805的操作的各方面可由如参考图7所描述的初始化组件执行。
93.在810处，装置可例如通过装置305的系统存储器控制器315或通过存储器装置320的本地存储器控制器345或通过系统存储器控制器315与本地存储器控制器345的组合基于识别而在根据第一模式操作存储器装置时执行初始化，其中根据第一模式操作存储器装置包含延迟与一或多个额外能力相关联的动作。可根据本文中所描述的方法来执行810的操作。在一些实例中，810的操作的各方面可由如参考图7所描述的第一模式组件执行。
94.在815处，装置可例如通过装置305的系统存储器控制器315或通过存储器装置320的本地存储器控制器345或通过系统存储器控制器315与本地存储器控制器345的组合在系统启动程序完成之后根据第二模式操作存储器装置，其中根据第二模式操作存储器装置包含执行延迟动作。可根据本文中所描述的方法来执行815的操作。在一些实例中，815的操作的各方面可由如参考图7所描述的第二模式组件执行。
95.在一些实例中，如本文中所描述的设备可执行一或多个方法，例如方法800。所述设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在系统启动程序期间识别存储器装置的初始化，所述存储器装置支持包含第一组能力的第一模式且支持包含第一组能力和一或多个额外能力的第二模式；基于识别而在根据第一模式操作存储器装置时执行初始化，其中根据第一模式操作存储器装置包含延迟与一或多个额外能力相关联的动作；以及在系统启动程序完成之后根据第二模式操作存储器装置，其中根据第二模式操作存储器装置包含执行延迟动作。
96.方法800和本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：接收使存储器装置进入第一模式以用于初始化的命令；以及响应于所述命令而确定根据第一模式执行初始化。
97.方法800和本文中所描述的设备的一些实例可进一步包含用于将命令的确认传输到主机装置的操作、特征、构件或指令。
98.方法800和本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：将第一模式识别为默认模式以用于初始化存储器装置；以及基于将第一模式识别为默认模式而确定根据第一模式执行初始化。
99.在方法800和本文中所描述的设备的一些实例中，延迟动作可包含用于在根据第一模式操作时延迟存储器装置的映射表组件的刷新的操作、特征、构件或指令。
100.在方法800和本文中所描述的设备的一些实例中，延迟所述动作可包含用于在根据第一模式操作时延迟存储器装置的系统组件的刷新的操作、特征、构件或指令。
101.在方法800和本文中所描述的设备的一些实例中，延迟动作可包含用于在根据第一模式操作时停用存储器装置的前台垃圾收集的操作、特征、构件或指令。
102.方法800和本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：在执行初始化时将数据存储于存储器装置的单层级与非(nand)存储器单元中，其中延迟动作可基于将数据存储到单层级nand存储器单元；以及在系统启动程序可完成之后将数据存储于存储器装置的多层级nand存储器单元中。
103.方法800和本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：识别待刷新的存储器装置的块；存储所识别块的指示，其中延迟动作可基于存储指示；以及在系统启动程序可完成之后根据所存储的指示刷新块。
104.方法800和本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：在系统启动程序期间识别存储器装置中可用于写入的存储器块的不存在；以及基于识别到存储器块的不存在而在系统启动程序可完成之前将存储器装置切换到第二模式。
105.方法800和本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：在系统启动程序期间识别可能已满足读取错误阈值；以及基于识别到可能已满足读取错误阈值而在系统启动程序可完成之前将存储器装置切换到第二模式。
106.方法800和本文中所描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：接收使存储器装置退出第一模式的命令；基于接收到的命令而将存储器装置从第一模式切换到第二模式；以及响应于接收到的命令而传输确认。
107.图9展示说明根据本公开的各方面的支持用于存储器装置的快速模式的一或多种方法900的流程图。方法900的操作可由如本文中所描述的主机装置或其组件实施。举例来说，方法900的操作可由如参考图3所描述的主机装置350或如参考图7所描述的装置705执行。在一些实例中，主机装置可执行一组指令以控制主机装置的功能元件来执行所描述的功能。另外或替代地，主机装置可使用专用硬件来执行所描述的功能的各方面。
108.在905处，主机装置可确定在包含存储器装置的系统的系统启动程序期间初始化存储器装置，所述存储器装置支持包含第一组能力的第一模式且支持包含第一组能力和一或多个额外能力的第二模式。可根据本文中所描述的方法来执行905的操作。在一些实例中，905的操作的各方面可由如参考图7所描述的初始化组件执行。
109.在910处，主机装置可将初始化命令传输到存储器装置。可根据本文中所描述的方法来执行910的操作。在一些实例中，可由如参考图7所描述的主机通信组件执行910的操作的各方面。
110.在915处，主机装置可在系统启动程序期间将一或多个读取命令传输到存储器装置。可根据本文中所描述的方法来执行915的操作。在一些实例中，可由如参考图7所描述的主机通信组件执行915的操作的各方面。
111.在920处，主机装置可确定系统启动程序完成。可根据本文中所描述的方法来执行920的操作。在一些实例中，可由如参考图7所描述的启动程序管理器执行920的操作的各方面。
112.在925处，主机装置可响应于确定系统启动程序完成而将使存储器装置从在第一模式下操作切换到第二模式的命令传输到存储器装置。可根据本文中所描述的方法来执行925的操作。在一些实例中，可由如参考图7所描述的主机通信组件执行925的操作的各方面。
113.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法900。所述设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：确定在包含存储器装置的系统的系统启动程序期间初始化存储器装置，所述存储器装置支持包含第一组能力的第一模式且支持包含第一组能力和一或多个额外能力的第二模式；将初始化命令传输到存储器装置；在系统启动程序期间将一或多个读取命令传输到存储器装置；确定系统启动程序完成；以及响应于确定系统启动程序完成而将使存储器装置从在第一模式下操作切换到第二模式的命令传输到存储器装置。
114.在方法900和本文中所描述的设备的一些实例中，初始化命令包含使存储器装置在第一模式下操作的命令。方法900和本文中所描述的设备的一些实例可进一步包含用于从存储器装置接收使存储器装置在第一模式下操作的命令的确认的操作、特征、构件或指令。
115.图10展示说明根据本公开的各方面的支持用于存储器装置的快速模式的一或多种方法1000的流程图。方法1000的操作可由包含存储器装置和主机装置或其组件的系统实施，如本文中所描述。举例来说，方法1000的操作可由以下执行：至少包含如参考图3所描述的装置305和主机装置350的系统、至少包含如参考图5所描述的存储器装置510和主机装置505的系统、至少包含如参考图6所描述的存储器装置610和主机装置605的系统，或至少包含参考图7所描述的装置705的系统。在一些实例中，包含存储器装置和主机装置的系统可执行一组指令以控制包含存储器装置和主机装置的系统的功能元件来执行所描述的功能。另外或替代地，包含存储器装置和主机装置的系统可使用专用硬件来执行所描述的功能的各方面。
116.在1005处，系统可发起包含与存储器装置耦合的主机装置的系统的启动程序，其中存储器装置支持包含第一组能力的第一模式和包含第一组能力和一或多个额外能力的第二模式。1005的操作可根据本文中所描述的方法来执行。在一些实例中，1005的操作的各方面可由如参考图7所描述的初始化组件执行。
117.在1010处，系统可基于发起启动程序而根据第一模式操作存储器装置，其中根据第一模式操作存储器装置包含延迟与一或多个额外能力相关联的动作。1010的操作可根据本文中所描述的方法来执行。在一些实例中，1010的操作的各方面可由如参考图7所描述的第一模式组件执行。
118.在1015处，系统可基于完成启动程序而根据第二模式操作存储器装置，其中根据第二模式操作存储器装置包含执行延迟动作。1015的操作可根据本文中所描述的方法来执行。在一些实例中，1015的操作的各方面可由如参考图7所描述的第二模式组件执行。
119.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法1000。所述设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：发起包含与存储器装置耦合的主机装置的系统的启动程序，其中所述存储器装置支持包含第一组能力的第一模式和包含第一组能力和一或多个额外能力的第二模式；基于发起启动程序而根据第一模式操作存储器装置，其中根据第一模式操作存储器装置包含延迟与一或多个额外能力相关联的动作；以及基于完成启动程序而根据第二模式操作存储器装置，其中根据第二模式操作存储器装置包含执行延迟动作。
120.方法1000和本文中所描述的设备的一些实例可进一步包含用于进行以下操作的
操作、特征、构件或指令：基于发起启动程序而将第一模式的进入命令从主机装置传输到存储器装置，其中根据第一模式操作存储器装置可基于传输进入命令；由主机装置确定启动程序可完成；以及基于启动程序完成而将第一模式的退出命令从主机装置传输到存储器装置，其中根据第二模式操作存储器装置可基于传输退出命令。
121.应注意，本文中所描述的方法是可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自两种或更多种方法的部分。
122.描述了一种设备。所述设备可包含与非(nand)存储器单元和存储器控制器，所述存储器控制器与nand存储器单元耦合且可用于使所述设备进行以下操作：在系统启动程序期间初始化设备，所述设备支持包含第一组能力的第一模式和包含第一组能力和一或多个额外能力的第二模式；在初始化设备之后根据第一模式操作设备，其中根据第一模式操作设备包含延迟与一或多个额外能力相关联的动作；以及在系统启动程序完成之后根据第二模式操作设备，其中根据第二模式操作设备包含执行延迟动作。
123.设备的一些实例可包含映射表组件，其与存储器控制器耦合且可用于将逻辑存储器地址映射到物理存储器地址，其中延迟动作包含映射表组件对nand存储器单元的刷新操作。
124.设备的一些实例可包含系统组件，其与存储器控制器耦合且可用于存储设备的固件，其中延迟动作包含系统组件的刷新操作。
125.在一些实例中，延迟动作包含nand存储器单元的垃圾收集程序。
126.一些实例可进一步包含：识别待刷新的nand存储器单元的块；存储所识别块的指示，其中延迟动作可基于存储指示；以及在系统启动程序可完成之后，基于根据所存储的指示刷新块而延迟动作。
127.一些实例可进一步包含：在系统启动程序期间识别设备中可用于写入的nand存储器单元块的不存在；以及基于识别到可用于写入的nand存储器单元块的不存在而在系统启动程序可完成之前将设备切换到第二模式。
128.一些实例可进一步包含：在系统启动程序期间识别可能已满足读取错误阈值；以及基于识别可能已满足读取错误阈值而在系统启动程序可完成之前将设备切换到第二模式。
129.在一些实例中，nand存储器单元包含单层级nand存储器单元和多层级nand存储器单元，且存储器控制器可进一步可用于使得设备。
130.可使用多种不同技艺和技术中的任一种来表示本文中所描述的信息和信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
131.如本文中所使用，术语“虚拟接地”是指保持在大约零伏(0v)的电压下而不直接与地耦合的电路节点。因此，虚拟接地的电压可能会暂时波动且在稳定状态下恢复到大约0v。可使用例如由运算放大器和电阻器组成的分压器的各种电子电路元件实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意指连接到大约0v。
132.术语“电子连通”、“导电接触”、“连接”和“耦合”可指组件之间支持信号在组件之
间流动的关系。如果在组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么所述组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些状况下，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。
133.本文中使用的术语“层”是指几何结构的分层或薄片。每一层可具有三个维度(例如，高度、宽度和深度)并且可覆盖表面的至少一部分。举例来说，层可以是三维结构，其中两个维度大于第三维度，例如薄膜。层可以包含不同元件、组件和/或材料。在一些情况下，一个层可由两个或更多个子层构成。在附图中的一些中，出于说明的目的描绘三维层的两个维度。
134.如本文中所使用，术语“基本上”是指所修饰特性(例如由术语基本上修饰的动词或形容词)不必是绝对的但要足够接近以实现特性的优点。
135.本文中所论述的包含存储器阵列的装置可形成在例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可以是绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sos)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入，或通过任何其它掺杂方式，执行掺杂。
136.本文中所论述的开关组件或晶体管可表示场效应晶体管(fet)且包括包含源极、漏极和栅极的三端装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的，且可包括重掺杂半导体区，例如简并半导体区。源极与漏极可通过轻掺杂半导体区或沟道分离。如果沟道是n型(即，大部分载流子为电子)，那么fet可被称作n型fet。如果沟道是p型(即，大部分载流子是空穴)，那么fet可被称为p型fet。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电率。举例来说，将正电压或负电压分别施加到n型fet或p型fet可使沟道变为导电的。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“撤销激活”。
137.本文中结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意指“充当实例、例子或说明”，且不“优选于”或“优于其它实例”。详细描述包含提供对所描述的技术的理解的具体细节。然而，可以在没有这些具体细节的情况下实施实施例。在一些情况下，以框图形式展示众所周知的结构及装置以免混淆所描述实例的概念。
138.在附图中，类似的组件或特征可具有相同的参考标记。此外，可以通过在参考标记后跟着短划线和区分类似组件的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述内容适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任何一个。
139.结合本文中的公开内容所描述的各种说明性块和模块可使用经设计以执行本文
中所描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，dsp和微处理器的组合、多个微处理器、与dsp核心结合的一或多个微处理器，或任何其它此类配置)。
140.本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储在计算机可读媒体上或经由计算机可读媒体予以传输。其它实例及实施方案在本公开及所附权利要求书的范围内。举例来说，由于软件的性质，所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实现。实施功能的特征还可在物理上位于各个位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”等短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。并且，如本文中所使用，短语“基于”不应被理解为指代一组封闭条件。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a和条件b两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
141.计算机可读媒体包含非暂时性计算机存储装置媒体与通信媒体两者，通信媒体包含促进计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述的组合也包含在计算机可读媒体的范围内。
142.提供本文中的描述以使所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最广范围。