电子组件以及其制造方法与流程

1.本公开涉及一种电子组件以及其制造方法，且更确切而言涉及设置于电子装置上的表面安装型电子组件及其制造方法。


背景技术：

2.所有种类的电子装置(例如，可携式装置以及家用电器)中皆使用多个电子组件。电子装置具有使用频带，所述使用频带由于例如多功能及数位通讯等发展而逐渐扩展至高频率区，且对高频率的反应在用于电子装置中的电子组件中亦是重要的问题。
3.作为电子组件中的一者的功率电感器用于高电流流经的功率电路或转换器电路中。由于功率电路的趋势是高频率及小型化，因此越来越多地使用功率电感器来代替典型的缠绕型抗流线圈(wound-type choke coil)。此外，由于需要大小小且多功能的电子装置，因此正在开发满足小型化、高电流用途及低电阻的功率电感器。
4.功率电感器安装于印刷电路板(printed circuit board，pcb)上且经由电极与pcb电性连接。然而，功率电感器的电极一般而言具有使一部分暴露于功率电感器的底表面且甚至暴露于功率电感器的顶表面及侧表面的结构，所述底表面由于制造制程而面向pcb。然而，当功率电感器的电极暴露于顶表面时，可能会与可覆盖功率电感器的屏蔽件发生短路，且当功率电感器的电极暴露于侧表面时，可能会与邻近所述侧表面的其他电子组件发生短路。
5.[现有技术文件]
[0006]
韩国专利公开第10-2016-0092543号


技术实现要素：

[0007]
技术挑战
[0008]
本公开提供一种能够防止与邻近的组件发生短路的电子组件以及其制造方法。
[0009]
解决问题的手段
[0010]
根据示例性实施例，一种电子组件包括：主体部件，具有多面体形状且包括凹陷部分，所述凹陷部分被形成为多个边缘的至少一部分在两个互相邻近的表面交会处是凹陷的，；绝缘部件，设置于所述主体部件的表面上以覆盖所述凹陷部分；以及电极部件，单独地设置于除上面设置有所述绝缘部件的区域以外的所述主体部件的所述表面上。
[0011]
所述主体部件的底表面可形成安装表面，所述电子组件安装至所述安装表面，且所述凹陷部分可沿着至少两个边缘界定，所述主体部件的顶表面与所述主体部件的彼此相对的两个侧表面中的每一者交会于所述至少两个边缘处。
[0012]
所述凹陷部分可被形成为所述主体部件的所述顶表面的沿着所述主体部件的所述侧表面凹陷达设定的深度的边缘的至少一部分。
[0013]
所述凹陷部分的所述深度可以是自所述主体部件的所述顶表面至所述主体部件的所述底表面的长度的1/5至1/2。
[0014]
所述绝缘部件可包括第一绝缘部件，所述第一绝缘部件被设置成覆盖所述主体部件的所述凹陷部分及所述顶表面。
[0015]
所述绝缘部件可还包括：第二绝缘部件，设置于除与所述主体部件的彼此相对的所述两个侧表面邻近的区域以外的所述主体部件的所述底表面上；以及第三绝缘部件，设置于所述主体部件的除所述主体部件的彼此相对的所述两个侧表面以外的其他侧表面上，且所述电极部件可在所述主体部件的彼此相对的所述两个侧表面中的每一者上自所述第一绝缘部件下方延伸至所述主体部件的所述底表面。
[0016]
所述电子组件可还包括绝缘层，所述绝缘层设置于所述主体部件的彼此相对的所述两个侧表面中的每一者上以覆盖所述电极部件。
[0017]
所述主体部件可包括：本体；以及螺旋线圈图案，设置于所述本体中且与所述电极部件连接。
[0018]
根据另一示例性实施例，一种制造电子组件的方法包括：使具有多面体形状的主体部件的多个边缘的至少一部分凹陷并在所述主体部件的表面上形成绝缘部件以覆盖所述主体部件的凹陷区域的制程；以及在所述主体部件的所述表面上形成电极部件的制程。
[0019]
所述形成所述绝缘部件的制程可包括：制备具有多个单元区域的叠层体的制程；使所述叠层体的一个表面沿着边界线的至少一部分凹陷的制程，所述边界线被配置成分割所述多个单元区域；在所述叠层体的所述一个表面上形成第一绝缘层的制程；以及沿着所述边界线切割上面形成有所述第一绝缘层的所述叠层体的制程。
[0020]
所述边界线可包括在与所述叠层体交叉的一个方向上延伸的第一边界线及在与所述第一边界线交叉的方向上延伸的第二边界线，且所述使所述叠层体的所述一个表面凹陷的制程可使所述叠层体的所述一个表面沿着所述第一边界线及所述第二边界线中的至少一者凹陷。
[0021]
所述使所述叠层体的所述一个表面凹陷的制程可包括：沿着被配置成分割所述多个单元区域的所述边界线的至少一部分切割所述叠层体的制程。
[0022]
所述制备所述叠层体的制程与所述使所述叠层体的所述一个表面凹陷的制程可同时执行。
[0023]
所述制备所述叠层体的制程及所述使所述叠层体的所述一个表面凹陷的制程可通过将用于形成所述叠层体的多个片材按压于型架上的制程来执行，所述型架中形成有至少一个容纳部件。
[0024]
所述多个片材可包括第一本体片材、线圈图案片材具有多个线圈图案、及第二本体片材，且所述线圈图案片材可被叠层成使得所述多个线圈图案与所述容纳部件交叠。
[0025]
所述按压制程可进行按压以使得叠层体的一部分填充于所述容纳部件中。
[0026]
所述形成所述第一绝缘层的制程可在包括所述凹陷区域的所述叠层体的整个所述一个表面上形成所述第一绝缘层。
[0027]
所述方法可还包括：在所述沿着所述边界线切割所述叠层体的制程之前，进行在所述叠层体的与所述一个表面相对的另一表面上形成第二绝缘层的制程。
[0028]
所述方法可还包括：在所述沿着所述边界线切割所述叠层体的制程之后，进行在被配置成连接已切割的所述叠层体的所述一个表面与所述另一表面的侧表面当中除彼此相对的两个侧表面以外的其余侧表面上形成第三绝缘层的制程。
[0029]
所述形成所述电极部件的制程可包括对已切割的所述叠层体的表面进行镀覆的制程，且所述方法可还包括：在所述形成所述电极部件的制程之后，进行在已切割的所述叠层体的彼此相对的两个侧表面上形成绝缘层以覆盖所述电极部件的制程。
[0030]
本技术的效果
[0031]
根据示例性实施例，可通过限制电子组件中上面形成有电极的区域来防止与邻近组件的短路。
[0032]
即，当在电子组件的顶表面及沿着侧表面自顶表面延伸达预定长度的区域上形成绝缘层时，可减小电极的形成高度，且可有效地防止与可覆盖电子组件的屏蔽件发生短路。此外，可将上文所述的制造上面形成有绝缘层的电子组件的制程简化以提高制造效率及生产率。
[0033]
此外，由于经由仅安装至电子装置或电路板的主体部件的底表面暴露出电极，因此可实现具有高可靠性的表面安装型电子组件。
附图说明
[0034]
图1是说明根据示例性实施例的电子组件的外观的示意图。
[0035]
图2是说明沿着在x轴方向及z轴方向上延伸的平面截取的图1所示电子组件的剖视图。
[0036]
图3是说明根据示例性实施例的凹陷部分的各种形状的视图。
[0037]
图4是说明沿着在x轴方向及y轴方向上延伸的平面截取的图1所示电子组件的剖视图。
[0038]
图5是说明根据另一示例性实施例的电子组件的外观的示意图。
[0039]
图6是说明根据示例性实施例的制备叠层体的状态的视图。
[0040]
图7是说明根据示例性实施例的叠层体的一个表面凹陷的状态的视图。
[0041]
图8是说明在制造根据示例性实施例的电子组件的方法中使用的型架的外观的示意图。
[0042]
图9至图16是依序说明制造根据示例性实施例的电子组件的方法的视图。
具体实施方式
[0043]
在后文中，将参考附图详细地阐述本发明的示例性实施例。然而，本发明可体现为不同的形式且不应被解释为仅限于本文中所陈述的实施例。而是，提供该些实施例以使得本发明将透彻且完整，且将向本领域技术人员充分传达本发明的范畴。在附图中，为清晰起见放大层及区的厚度。在图中，相似的参考编号通篇指代相似的元件。
[0044]
图1是说明根据示例性实施例的电子组件的外观的示意图。此外，图2是说明沿着在x轴方向及z轴方向上延伸的平面截取的图1中所示电子组件的剖视图，图3是说明根据示例性实施例的凹陷部分的各种形状的视图，且图4是说明沿着在x轴方向及y轴方向延伸的平面截取的图1所示电子组件的剖视图。
[0045]
参考图1至图4，根据示例性实施例的电子组件包括：主体部件(100)，具有多面体形状且包括凹陷部分(112)，凹陷部分(112)形成为多个边缘的至少一部分，两个互相邻近的表面交会于所述多个边缘处；绝缘部件(200)，设置于主体部件(100)的表面上以覆盖凹
陷部分(112)；以及电极部件(300)，单独地设置于除上面设置有绝缘部件(200)的区域以外的主体部件(100)的所述表面上。
[0046]
电子组件可包括在各种电子装置中使用的所有种类的组件。此外，电子组件可以是在施加电力时在电子装置中执行各种功能的被动元件。举例而言，电子组件可包括杂讯滤波器、二极管、变阻器、射频(radio frequency，rf)电感器、功率电感器及其复合元件。
[0047]
在此，功率电感器是以磁场形式存储电且维持输出电压以稳定功率的元件。功率电感器可表示当施加直流电(direct current，dc)时具有高效率且电感变异数较一般电感器的电感变异数小的电感器。即，除一般电感器的功能之外，功率电感器亦可包括dc偏压特性(在施加直流电时的电感变化)。
[0048]
在后文中，将阐述当电子组件是功率电感器时的详细结构作为实例。然而，电子组件并不仅限于此。举例而言，当电子组件安装至电子装置且施加电力时，电子组件可包括执行各种功能的所有种类的组件。
[0049]
主体部件(100)可具有多面体形状。举例而言，主体部件(100)可具有六面体形状。即，主体部件(100)可具有在x轴方向上具有预定长度、在y轴方向上具有预定宽度且在z轴方向上具有预定高度的大致六面体形状。在此种情形中，主体部件(100)可具有顶表面(110a)、底表面(110b)以及四个侧表面(110c1、110c2、110c3及110c4)，且主体部件(100)的底表面(110b)可形成安装电子组件的安装表面。即，可通过将主体部件的底表面排列成面向电子装置或电子装置中所包括的电路板来将电子组件安装至电子装置或电路板。在此，电路板可包括上面印刷有用于操作电子装置的所有种类的配线的印刷电路板(pcb)。
[0050]
此外，主体部件(100)可具有多个边缘。在此，所述边缘中的每一者表示两个互相邻近的表面交会的线段。当主体部件(100)具有六面体形状时，所述边缘中的每一者形成于主体部件的顶表面(110a)与四个侧表面(110c1、110c2、110c3及110c4)之间、形成于主体部件的底表面(110b)与四个侧表面(110c1、110c2、110c3及110c4)之间以及形成于所述四个侧表面(110c1、110c2、110c3及110c4)之间。
[0051]
主体部件(100)具有凹陷部分(112)，凹陷部分(112)被形成为所述多个边缘的至少一部分是凹陷的。举例而言，凹陷部分(112)可被形成为沿着主体部件(100)的顶表面的周界设置的所述多个边缘的至少一部分是凹陷的。凹陷部分(112)是使形成于主体部件(100)的顶表面上的绝缘部件(200)沿着主体部件(100)的侧表面的至少一部分向下延伸的组件。当绝缘部件(200)自主体部件(100)的顶表面向下延伸达凹陷部分(112)时，防止在形成电极部件时镀覆扩展至设置有绝缘部件(200)的区域。将在稍后阐述电极部件时阐述关于此的详细特征。
[0052]
凹陷部分(112)可形成于所述多个边缘的至少一部分上，主体部件(100)的顶表面与四个侧表面(110c1、110c2、110c3及110c4)交会于所述多个边缘处。举例而言，可沿着主体部件(100)的顶表面(110a)与四个侧表面(110c1、110c2、110c3及110c4)交会的四个边缘或沿着主体部件(100)的顶表面(110a)与彼此相对的两个侧表面(110c1及110c2)交会的两个边缘界定凹陷部分(112)。当沿着四个边缘界定凹陷部分(112)时，绝缘部件(200)可沿着主体部件(100)的所有侧表面向下延伸。当沿着两个边缘界定凹陷部分(112)时，绝缘部件(200)可仅自上面形成有电极部件的侧表面向下延伸。
[0053]
凹陷部分(112)可被形成为主体部件(100)的顶表面(110a)沿着主体部件(100)的
侧表面(110c1、110c2、110c3及110c4)凹陷达设定的深度的边缘的至少一部分。在此，凹陷部分(112)可具有通过使主体部件(100)的顶表面(110a)的边缘的至少一部分沿着主体部件(100)的侧表面(110c1、110c2、110c3及110c4)凹陷而获得的各种形状。举例而言，如图3的(a)中所说明，凹陷部分(112)可具有凹陷成使得主体部件(100)的顶表面(110a)的边缘呈阶梯状的形状。然而，凹陷部分(112)的形状并不仅限于此。举例而言，凹陷部分(112)可具有各种形状，例如主体部件(100)的顶表面(110a)被削角的形状，如图3的(b)中所说明；或主体部件(100)的顶表面(110a)凹陷成弯曲表面的形状，如图3的(c)中所说明。
[0054]
在此，凹陷部分(112)可具有是主体部件(100)的高度(即，自主体部件(100)的底表面(110b)至顶表面(110a)的长度)的1/5至1/2的深度。即，凹陷部分(112)可形成有是在y轴方向上自主体部件(100)的顶表面(110a)至侧表面(110c1、110c2、110c3及110c4)中的每一者的长度的1/5至1/2的深度。在此，当凹陷部分(112)形成有较侧表面(110c1、110c2、110c3及110c4)中的每一者在y轴方向上的长度的1/5小的深度时，覆盖主体部件(100)的顶表面(110a)的绝缘部件(200)可不向下延伸足够的长度，且当凹陷部分(112)形成有较侧表面(110c1、110c2、110c3及110c4)中的每一者在y轴方向上的长度的1/2大的深度时，引出部分可不电性连接至电极部件，原因在于一般而言自主体部件(100)的彼此相对的两个侧表面(110c1及110c2)的中心部分暴露出的所述引出部分被覆盖。
[0055]
此外，主体部件(100)可包括本体(110)及螺旋线圈图案(130)，螺旋线圈图案(130)设置于本体(110)中且与电极部件(300)连接，所述电极部件(300)将在稍后加以阐述。
[0056]
本体(110)可形成主体部件(100)的外形状。因此，本体(110)可像主体部件(100)一样具有有多个边缘的多面体形状，且上述凹陷部分(112)可形成于本体(110)的多个边缘的至少一部分上。可通过将金属粉末与绝缘材料混合来形成上述本体(110)。
[0057]
金属粉末可使用具有彼此相同大小的一种颗粒或至少两种颗粒，或可使用具有多个大小的一种颗粒或至少两种颗粒。在此，金属粉末可由相同的材料或不同的材料制成。当金属粉末具有不同的平均粒子大小时，金属粉末可均匀地混合且分布于整个本体(110)中以维持均匀的导磁率。此外，当使用大小彼此不同的至少两种金属粉末时，本体(110)的填充率可增大且因此容量可得以最大化。
[0058]
金属粉末可使用基于铁(fe)添加si、b、nb及cu的金属材料。举例而言，金属粉末可包括自由铁-硅(fe-si)、铁-镍-硅(fe-ni-si)、铁-硅-硼(fe-si-b)、铁-硅-铬(fe-si-cr)、铁-硅-铝(fe-si-al)、铁-硅-铬-硼(fe-si-cr-b)、铁-铝-铬(fe-al-cr)、铁-硅-硼-铌-铜(fe-si-b-nb-cu)及铁-硅-铬-硼-铌-铜(fe-si-cr-b-nb-cu)组成的群组选择的至少一种金属。即，金属粉末可由包含铁的金属合金形成以具有磁性结构或磁性性质，藉此具有预定导磁率。
[0059]
可将绝缘材料与金属粉末混合在一起以使金属粉末颗粒彼此绝缘。即，金属粉末的涡电流及磁滞的损耗在高频率下可增大，进而导致材料损耗。为了减小材料损耗，本体(110)中可含有绝缘材料以使金属粉末颗粒彼此绝缘。绝缘材料可包括自由环氧树脂、聚酰亚胺及液晶聚合物(liquid crystalline polymer，lcp)组成的群组选择的至少一者。然而，示例性实施例并不仅限于此。作为另外一种选择，绝缘材料可由例如环氧树脂等热固性树脂制成以提供金属粉末颗粒之间的绝缘性质。
[0060]
线圈图案(130)具有螺旋形状且设置于本体(110)中。线圈图案(130)可形成于支撑层(120)的至少一个表面上，较佳地形成于支撑层(120)的两个表面上。线圈图案(130)可形成于支撑层(120)的预定区域上，例如自支撑层(120)的中心部分向外形成为螺旋形状，且形成于支撑层(120)的两个表面上的两个线圈图案(130)可连接以形成一个线圈。即，线圈图案(130)中的每一者可具有自界定于支撑层(120)的中心部分中的穿孔的外侧开始的螺旋形状。此外，线圈图案(130)可经由界定于支撑层(120)中的导电通路(122)彼此连接。在此，上部线圈图案(132)与下部线圈图案(134)彼此可具有相同的形状及相同的高度。
[0061]
在此，支撑层(120)可具有其中金属箔贴合至基底的顶表面及底表面中的每一者的形状，所述基底具有预定厚度。在此，基底可包括玻璃增强纤维、塑胶及肥粒铁。举例而言，支撑层(120)可包括其中铜箔接合至玻璃增强纤维的覆铜叠层体(copper clad lamination，ccl)。
[0062]
当线圈图案(130)形成于上文所述的支撑层(120)的至少一个表面上时，可提供内绝缘层以覆盖线圈图案(130)的顶表面及底表面以使线圈图案(130)与本体中的金属粉末绝缘。内绝缘层可被形成为除覆盖线圈图案(130)的顶表面及底表面之外亦覆盖支撑层(120)，且支撑层(120)及线圈图案(130)可形成于本体(110)的整个暴露区域上。
[0063]
可在主体部件的表面上设置绝缘部件(200)以覆盖凹陷部分(112)。在此，绝缘部件(200)可包括第一绝缘部件(210)，第一绝缘部件(210)被设置成覆盖主体部件(100)的凹陷部分(112)及顶表面(110a)全部。
[0064]
如上文所述，凹陷部分(112)可形成于所述多个边缘的至少一部分上，主体部件(100)的顶表面与所述四个侧表面(110c1、110c2、110c3及110c4)交会于所述多个边缘处。在此种情形中，第一绝缘部件(210)可被设置成覆盖主体部件(100)的顶表面(110a)及沿着主体部件(100)的顶表面(110a)的周界形成于整个边缘上的凹陷部分(112)，如图4的(a)中所说明。
[0065]
此外，凹陷部分(112)可形成于两个边缘上，在所述两个边缘处主体部件(100)的顶表面(110a)与主体部件(100)的彼此相对的两个侧表面中的每一者接触。在此种情形中，第一绝缘部件(210)可被设置成覆盖形成于主体部件(100)的顶表面(110a)与主体部件(100)的彼此相对的两个侧表面中的每一者接触的所述两个边缘上的凹陷部分(112)，如图4的(b)中所说明。尽管在附图中覆盖主体部件(100)的顶表面(110a)及凹陷部分(112)的第一绝缘部件(210)具有相同的高度，但第一绝缘部件(210)可具有覆盖主体部件(100)的顶表面(110a)及凹陷部分(112)全部的各种形状。
[0066]
在此，第一绝缘部件(210)可由具有出色的绝缘性质、出色的涂布性质及出色的粘合性质的材料制成。举例而言，第一绝缘部件(210)可由含有环氧树脂的材料制成。然而，示例性实施例并不仅限于第一绝缘部件(210)的材料。举例而言，第一绝缘部件(210)可由具有绝缘性质的各种材料制成。
[0067]
绝缘部件(200)可还包括第二绝缘部件(220)，第二绝缘部件(220)设置于除与主体部件(100)的彼此相对的两个侧表面(110c1及110c2)邻近的区域以外的主体部件的底表面(110b)上。此外，绝缘部件(200)可还包括第三绝缘部件(230)，第三绝缘部件(230)设置于主体部件(100)的除主体部件(100)的彼此相对的两个侧表面(110c1及110c2)以外的其他侧表面(110c3及110c4)上。
[0068]
如上文所述，当电子组件还包括第二绝缘部件(220)及第三绝缘部件(230)时，仅可暴露出除第一绝缘部件(210)在主体部件(100)的彼此相对的两个侧表面(110c1及110c2)中延伸的区域以外的区域及底表面(110b)中与两个侧表面(110c1及110c2)邻近的区域。
[0069]
可将电极部件(300)设置成与除设置有绝缘部件(200)的区域以外的主体部件(100)的表面分开，以对主体部件(100)施加电力。在此，电极部件(300)可包括第一电极(310)及第二电极(320)，第一电极(310)及第二电极(320)分别设置于主体部件(100)的彼此相对的所述两个侧表面(110c1及110c2)上。第一电极(310)可具有自主体部件(100)的一个侧表面(110c1)延伸至主体部件(100)的底表面(110b)的“l”形状，且第二电极(320)可具有自主体部件(100)的另一侧表面(110c2)延伸至主体部件(100)的底表面(110b)的“l”形状。
[0070]
电极部件(300)可由具有导电性的金属制成。举例而言，电极部件(300)可由自由金、银、铂、铜、镍、钯及其合金组成的群组选择的至少一种金属制成。此外，电极部件(300)可包括形成于主体部件(100)的表面上的第一电极层及形成于所述第一电极层上的第二电极层。在此，第一电极层可由含有铜的材料制成，且第二电极层可由含有镍或锡的材料制成。
[0071]
在此，可经由镀覆制程形成电极部件(300)。在沿着金属材料形成金属层的同时执行镀覆。如上文所述，本体(110)包含金属粉末。因此，可通过镀覆制程使电极部件(300)沿着本体(110)的表面延伸。然而，电极部件(300)几乎不形成于形成有绝缘部件(200)的区域上。因此，当经由镀覆制程形成电极部件(300)时，电极部件不会自主体部件(100)的在x轴方向上彼此相对的两个侧表面(110c1及110c2)扩展至形成有第一绝缘部件(210)的区域。即，电极部件(300)与主体部件(100)的顶表面(110a)间隔一定高度地向下形成于主体部件(100)的彼此相对的两个侧表面(110c1及110c2)上。因此，可有效地防止与其他组件(例如，可覆盖电子组件的屏蔽件)发生短路。尽管在附图中电极部件(300)完全未形成于第一绝缘部件(210)上，但电极部件(300)可部分地延伸至第一绝缘部件(210)上。
[0072]
此外，当第二绝缘部件(220)设置于主体部件的底表面(110b)的部分区域上且第三绝缘部件(230)设置于主体部件(100)的其他侧表面(110c3及110c4)上时，第一电极(310)可具有自主体部件(100)的一个侧表面(110c1)延伸至主体部件(100)的底表面(110b)的“l”形状，且第二电极(320)可具有自主体部件(100)的另一侧表面(110c2)延伸至主体部件(100)的底表面(110b)的“l”形状。因此，当经由电子组件的表面安装所述电子组件时，可经由电子组件的底表面及两个侧表面将所述电子组件稳固地焊接且连接至电路板。
[0073]
图5是说明根据另一示例性实施例的电子组件的外观的示意图。
[0074]
如上文所述，当电极部件(300)形成为“l”形状时，可经由电极部件的底表面及两个侧表面将所述电子组件稳固地连接至电路板。在此，当将多个电子组件整合于电路板上且彼此邻近地排列时，电子组件之间可能会发生短路。因此，根据另一示例性实施例的电子组件可还包括绝缘层(400)，绝缘层(400)设置于主体部件(100)的彼此相对的所述两个侧表面(110c1及110c2)上以覆盖第一电极(310)及第二电极(320)中的每一者。在此种情形中，可防止与在主体部件(100)的侧方向上邻近电子组件的其他组件发生短路，且仅经由主
体部件(100)的面向电子装置或电路板的底表面(110b)暴露出第一电极(310)及第二电极(320)，可实现具有高可靠性的表面安装型电子组件。尽管在附图中绝缘层(400)具有与第一绝缘部件(210)相同的高度，但绝缘层(400)可部分地延伸至第一绝缘部件(210)上。
[0075]
在后文中，将阐述制造根据示例性实施例的电子组件的方法。制造根据示例性实施例的电子组件的方法是制造上述电子组件的方法，且将省略和与电子组件相关的上述特征重复的特征。
[0076]
图6是说明根据示例性实施例的制备叠层体的状态的视图，且图7是说明根据示例性实施例的叠层体的一个表面凹陷的状态的视图。
[0077]
制造根据示例性实施例的电子组件的方法包括以下：使具有多面体形状的主体部件(100)的多个边缘的至少一部分凹陷且在主体部件(100)的表面上形成绝缘部件(200)以覆盖主体部件(100)的凹陷区域的制程；以及在主体部件(100)的表面上形成电极部件(300)的制程。
[0078]
举例而言，形成绝缘部件(200)的制程可通过使具有多面体形状的主体部件(100)的边缘的至少一部分凹陷来形成凹陷部分，且在主体部件(100)的表面上形成绝缘部件(200)以覆盖凹陷部分(112)。在此，绝缘部件(200)可包括被设置成覆盖主体部件(100)的顶表面(110a)及凹陷部分(112)全部的第一绝缘部件(210)，且除第一绝缘部件(210)之外可还包括：第二绝缘部件(220)，设置于除与主体部件(100)的彼此相对的两个侧表面(110c1及110c2)邻近的区域以外的主体部件(100)的底表面(110b)上；以及第三绝缘部件(230)，设置于除主体部件(100)的彼此相对的所述两个侧表面(110c1及110c2)以外的其他侧表面(110c3及110c4)上。
[0079]
如上文所述，尽管可通过使每一主体部件(100)的边缘的一部分凹陷且形成绝缘部件(200)以覆盖凹陷区域来执行形成绝缘部件(200)的制程，但可通过使用包括用于形成主体部件(100)的多个单元区域的叠层体再将所述叠层体切割成图6及图7中所说明的每一单元区域来同时执行形成绝缘部件(200)的制程。
[0080]
为此，形成绝缘部件(200)的制程可包括：制备包括多个单元区域的叠层体的制程；使叠层体的一个表面沿着用于分割所述多个单元区域的边界线(e1及e2)的至少一部分凹陷的制程；在叠层体的一个表面上形成第一绝缘层(212)的制程；以及沿着边界线(e1及e2)切割上面形成有第一绝缘层(212)的叠层体的制程。
[0081]
如图6中所说明，叠层体表示其中用于形成多个电子组件(例如，多个主体部件(100))的所述多个单元区域排列于x-y平面上的结构。单元区域表示叠层体的在所述叠层体被切割时上面形成有一个主体部件(100)的部分区域。所述多个单元区域可以复数排列于x轴方向及y轴方向上，其中多个第一边界线(e1)与叠层体交叉且在x轴方向上延伸并且多个第二边界线(e2)与叠层体交叉且在y轴方向上延伸以分割出位于第一边界线(e1)与第二边界线(e2)之间的每一单元区域。
[0082]
可通过制备用于形成叠层体的多个片材且按压所述多个片材来执行制备叠层体的制程。即，可通过以下方式执行制备叠层体的制程：将具有多个线圈图案的线圈图案片材排列且层叠于用于形成主体部件(100)的本体(110)的至少两个本体片材之间且然后按压所述叠层体。在此，邻近的本体片材之间的边界可整合在一起，且因此在不使用扫描电子显微镜(scanning electron microscope，sem)的情况下很难进行检查。
[0083]
使叠层体的一个表面凹陷的制程使叠层体的一个表面沿着用于分割所述多个单元区域的边界线(e1及e2)的至少一部分凹陷。即，如图7中所说明，使叠层体的一个表面凹陷的制程可通过使叠层体的一个表面沿着第一边界线(e1)的至少一部分及第二边界线(e2)的至少一部分凹陷来沿着第一边界线(e1)的至少一部分及第二边界线(e2)的至少一部分形成凹口(114)。
[0084]
如上文所述，尽管使叠层体的一个表面凹陷的制程可通过在制备叠层体之后沿着第一边界线(e1)的至少一部分及第二边界线(e2)的至少一部分以预定的深度切割叠层体的一个表面来形成凹口(114)，但可同时执行制备叠层体的制程与使叠层体的一个表面凹陷的制程以将制造制程简化。此通过使用型架(10)来执行，在型架(10)中至少一个容纳部件(12)形成于除面向第一边界线(e1)及第二边界线(e2)中的至少一者的区域以外的其余区域中，此将在下文详细地阐述。
[0085]
图8是说明在制造根据示例性实施例的电子组件的方法中使用的型架的外观的示意图，且图9至图16是依序说明用于制造根据示例性实施例的电子组件的方法的视图。
[0086]
如图8中所说明，型架(10)包括至少一个容纳部件(12)，所述至少一个容纳部件(12)形成于除面向第一边界线(e1)及第二边界线(e2)中的至少一者的区域以外的其余区域中。举例而言，如图8的(a)中所说明，型架(10)可包括多个容纳部件(12)，所述多个容纳部件(12)形成于除面向在x轴方向上延伸的第一边界线(e1)及在y轴方向上延伸的第二边界线(e2)中的每一者的区域以外的其余区域中。此外，如图8的(b)中所说明，型架可包括多个容纳部件(12)，所述多个容纳部件(12)形成于除面向在y轴方向上延伸的第二边界线(e2)的区域以外的其余区域中。在此，当使用图8的(a)中所说明的型架(10)时，可制造其中凹陷部分(112)沿着主体部件(100)的顶表面(110a)与主体部件(100)的四个侧表面(110c1、110c2、110c3及110c4)中的每一者交会的四个边缘设置的电子组件，即图4的(a)中所说明的电子组件。此外，当使用图8的(b)中所说明的型架(10)时，可制造其中凹陷部分(112)沿着主体部件(100)的顶表面(110a)与主体部件(100)的彼此相对的两个侧表面(110c1及110c2)中的每一者交会的两个边缘设置的电子组件，即图4的(b)中所说明的电子组件。
[0087]
可通过将第一本体片材(114)、具有多个线圈图案(130)的线圈图案片材(140)、及第二本体片材(116)依序层叠且按压于型架(10)上的制程来同时执行制备叠层体的制程及使叠层体的一个表面凹陷的制程，在所述型架(10)中至少一个容纳部件(12)形成于除面向第一边界线(e1)及第二边界线(e2)中的至少一者的区域以外的其余区域中。
[0088]
更具体而言，在制备叠层体的制程中，将第一本体片材(114)定位于型架(10)上，将具有所述多个线圈图案(130)的线圈图案片材(140)定位于第一本体片材(114)上，且将第二本体片材(116)定位于线圈图案片材(140)上，如图9中所说明。在此，第一本体片材(114)及第二本体片材(116)中的每一者作为在以下制程中被按压以形成本体层(118)的组件可以是含有金属粉末及绝缘材料且具有预定厚度的磁性片材。此外，线圈图案片材(140)作为具有分别排列于所述多个单元区域上的所述多个线圈图案(130)的组件具有通过支撑层(120)及引出部分(136)将所述多个线圈图案(130)以复数排列于x轴方向及y轴方向上的结构。
[0089]
在此，线圈图案片材(140)可被定位成使得所述多个线圈图案(130)与形成于型架
(10)中的容纳部件(12)交叠。即，当制备图8的(a)中所说明的型架(10)时，线圈图案片材(140)可被定位成使得所述多个线圈图案(130)分别与形成于型架(10)中的所述多个容纳部件(12)交叠，且当制备图8的(b)中所说明的型架(10)时，线圈图案片材(140)可被定位成使得排列于y轴方向上的所述多个线圈图案(130)与形成于型架(10)中的一个容纳部件(12)交叠。如上文所述，当线圈图案片材(140)被定位成使得所述多个线圈图案(130)与形成于型架(10)中的容纳部件(12)交叠时，则当将第一本体片材(114)、线圈图案片材(140)及第二本体片材(116)按压于型架(10)上时，可准确地调整线圈图案的排列位置且可防止线圈图案的位置扭歪。
[0090]
如图10中所说明，执行将第一本体片材(114)、具有所述多个线圈图案(130)的线圈图案片材(140)、及第二本体片材(116)依序层叠且按压于型架(10)上的制程，以使得叠层体的一部分填充至形成于型架(10)中的容纳部件(12)中。此按压可通过温等压按压(warm isostatic press，wip)来执行。wip是使用水或油作为按压介质的按压方法。由于当使用wip时施加均匀的压力，因此可均匀地按压第一本体片材(114)、线圈图案片材(140)及第二本体层(116)。
[0091]
通过上述按压，可沿着第一边界线(e1)的至少一部分及第二边界线(e2)的至少一部分形成凹口(114)。即，沿着第一边界线(e1)的至少一部分及第二边界线(e2)的至少一部分的区域与型架(10)的未形成容纳部件(12)的一部分接触且是以相对大的压力被按压，且其他区域与型架(10)的容纳部件(12)接触且是相对小的压力被按压以填充于容纳部件(12)中。因此，可将第一本体片材(114)与第二本体片材(116)整合在一起以形成其中第一本体片材(114)与第二本体片材(116)之间设置有线圈图案片材(140)的本体层(118)，且同时可沿着第一边界线(e1)的至少一部分及第二边界线(e2)的至少一部分形成凹口(114)。
[0092]
形成第一绝缘层(212)的制程在叠层体的一个表面上形成第一绝缘层(212)。在此，当沿着边界线切割叠层体时，第一绝缘层(212)在主体部件(100)上形成第一绝缘部件(210)。可在形成第一绝缘层(212)之前自叠层体移除型架(10)，且可如图11中一样将叠层体翻转排列以使得形成有凹口(114)的一个表面面朝上以容易形成第一绝缘层(212)。
[0093]
形成第一绝缘层(212)的制程在叠层体的一个表面上形成第一绝缘层(212)。在此，如图12中所说明，形成第一绝缘层(212)的制程在叠层体的整个一个表面上形成第一绝缘层(212)，所述一个表面包括沿着第一边界线(e1)及第二边界线(e2)中的至少一者形成的凹陷区域(即凹口(114))。
[0094]
尽管附图中未示出，但在形成第一绝缘层(212)的制程之后，可执行在叠层体的与所述一个表面相对的另一表面上形成第二绝缘层的制程。在此，可通过以下方式执行形成第二绝缘层的制程：在叠层体的整个另一表面上形成绝缘层并将所述绝缘层图案化以自形成于整个另一表面上的绝缘层移除沿着第二边界线(e2)的区域。通过切割制程将第二绝缘层分离以形成第二绝缘部件(220)，所述切割制程将在稍后加以阐述。
[0095]
当经由上述制程在叠层体的所述一个表面上形成第一绝缘层(212)时，执行沿着边界线切割上面形成有第一绝缘层(212)的叠层体的制程，如图13中所示。当沿着在x轴方向上延伸的第一边界线及在y轴方向上延伸的第二边界线切割叠层体时，多个中间组件凹陷且第一绝缘部件(210)设置于主体部件(100)的表面上以覆盖凹陷部分(112)，所述多个中间组件各自包括具有被形成为所述多个边缘的至少一部分的凹陷部分(112)的主体部件
(100)。
[0096]
此后，尽管未示出，但可执行在连接所述一个表面与其他表面的侧表面当中除彼此相对的两个侧表面(110c1及110c2)以外的其余侧表面(110c3及110c4)上形成第三绝缘层的制程。在此，第三绝缘层可对应于第三绝缘部件(230)，且当形成第三绝缘层时，仅可暴露出除第一绝缘部件(210)沿主体部件(100)的彼此相对的两个侧表面(110c1及110c2)延伸的区域以外的区域及底表面(110b)中邻近两个侧表面(110c1及110c2)的区域。
[0097]
形成电极部件(300)的制程在除设置有绝缘层的区域以外的主体部件(100)的表面上形成电极部件(300)，如图15中所说明。如上文所述，第一绝缘层(212)、第二绝缘层及第三绝缘层仅可暴露出除第一绝缘部件(210)沿主体部件(100)的彼此相对的两个侧表面(110c1及110c2)延伸的区域以外的区域及底表面(110b)中邻近两个侧表面(110c1及110c2)的区域。因此，当通过镀覆制程形成电极部件(300)时，电极部件(300)被单独地设置成具有“l”形状，所述“l”形状沿着主体部件(100)的暴露表面自在x轴方向上彼此相对的两个侧表面(110c1及110c2)延伸至主体部件(100)的底表面(110b)。
[0098]
在形成电极部件(300)的制程之后，可进一步执行在彼此相对的两个侧表面(110c1及110c2)上形成绝缘层(400)以覆盖电极部件(300)的制程，如图16中所说明。即，当电极部件(300)形成为“l”形状时，由于多个电子组件整合在一起且彼此邻近地排列，因此所述电子组件之间可能会发生短路。因此，可在主体部件(100)的彼此相对的两个侧表面(110c1及110c2)上设置第四绝缘部件(200及600)以分别覆盖第一电极(310)及第二电极(320)。
[0099]
如上文所述，根据示例性实施例，可通过限制电子组件中上面形成有电极的区域来防止与邻近组件的短路。
[0100]
即，当除电子组件的顶表面之外绝缘层亦形成至沿着侧表面自顶表面延伸达预定长度的区域时，可减小电极的形成高度，且可有效地防止与可覆盖电子组件的屏蔽件发生短路。此外，可将上文所述的制造上面形成有绝缘层的电子组件的制程简化以提高制造效率及生产率。
[0101]
此外，由于仅经由安装至电子装置或电路板的主体部件的底表面暴露出电极，因此可实现具有高可靠性的表面安装型电子组件。
[0102]
尽管使用具体用语阐述且说明具体实施例，但所述用语仅是清楚阐释实施例的实例，且因此本领域技术人员应明了，实施例及技术用语可以其他具体的形式及改变来实施，而此并不改变技术概念或本质特征。因此，应理解，根据本发明实施例的简单修改可属于本发明的技术精神。