一种可变时钟频率检测电路及其工作方法与流程

1.本发明公开一种可变时钟频率检测电路及其工作方法，属于安全芯片时钟系统防护的技术领域。


背景技术：

2.不同的soc芯片的正常工作是基于时钟的规律有序进行的，时钟信号发生抖动，偏斜，占空比变化或者频率异常改变时，soc芯片有可能会出现异常的功能性问题或者直接失效。因此安全类芯片尤其注重时钟系统的安全防护，确保时钟系统的正常行为是保证芯片功能性能正常的基石。
3.基于上述对现有技术的描述，本领域公开了以下专利文献：
4.中国专利文献cn103647552a公开了一种时钟频率检测电路，由模拟频率检测模块和数字频率检测模块组成，模拟频率检测模块提供受工艺影响偏差的频率检测，数字频率检测模块在模拟频率检测模块频率检测的基础上进一步提高频率检测精度，实现更高精度的频率检测。此频率检测电路的频率检测精度不依赖于工艺偏差而主要依赖于基准时钟的频率精。本专利文献中是将模拟检测和数字检测对比以提高检测精度，但由于模拟电路的面积是比较大，也增加了电路成本。
5.中国专利文献cn110887992a公开一种时钟频率检测电路，待测时钟通过分频单元1,分频后经过同步单元同步到高频单元分频后的时钟域；其次，经过上升沿产生单元得到脉冲信号；然后,将高频时钟单元产生的高频时钟经过分频单元2得到标尺时钟,经过标尺计数单元计数，储存到计数值存储单元；最后计数值单元存储的标尺计数值分别与期望值对比，分别将结果输出。本专利文献只有数字电路检测且带有时钟停止和变频报警。
6.结合现有技术，soc系统的时钟一般包括两部分：内部时钟和外部时钟。内部的时钟一般是有内部oscillator产生，经过内部锁相环电路产生高频时钟，然后分给各个clock domain；而外部时钟一般是通信时钟或者外部晶振。一般认为内部时钟被攻击的概率较小可忽略，即内部时钟的安全性高，可靠，因此只需要对外部时钟进行监测即可确保soc芯片时钟系统的安全性。一般的数字频率检测原理图如附图1所示，基本的频率检测过程如下：
7.首先，对外部时钟进行分频，并且将分频后的信号同步到参考时钟域下；
8.然后用参考时钟对齐采样计数，在每个检测周期的末尾将计数值与设置的参数(高频阈值、低频阈值)进行比较，发出相应的高频报警和低频报警。
9.按照如上的流程实现“完美地”进行频率检测报警，但在实际实现过程中依然存在以下技术问题：
10.1、由于所用的参考时钟是内部时钟，频率有限，因此检测的频率范围是受限的，同时加上同步过程的影响，检测的精度也会受到影响。
11.2、由于上述方法本质上是通过计数器进行鉴频的，在计数末尾才将计数值与判别值进行比较，即是存在检测周期的，因此可能存在在一次检测周期内外部时钟发生两次变频但在实际检测是频率正常的情况。
12.3、另外实际上参考时钟在工艺上是有偏差的，这也在一定程度上增加了误判概率。


技术实现要素：

13.针对现有技术存在的问题，本发明提供了一种可变时钟频率检测电路。
14.本发明还公开了上述检测电路的工作方法。
15.发明概述：
16.本发明通过增加对分频时钟高低电平采样计数比较、最大容错度的参数设置，解决了单次检测周期内变频的漏检以及由工艺问题如参考时钟抖动造成的误判问题，极大程度地提高了soc芯片时钟系统的安全性与可靠性。
17.本发明详细的技术方案如下：
18.一种可变时钟频率检测电路，其特征在于，所述检测电路包括：外部时钟模块、参考时钟模块、参数配置模块和计数器；
19.所述外部时钟模块包括时钟分频模块和同步电路；
20.待测的外部时钟信号经过所述时钟分频模块转变为分频信号div_clk，然后再经过所述同步电路转变为div_clk_sync以供参考时钟ref_clk计数；时钟分频模块用于增大检测周期，由于同步电路造成的计数误差固定为1，因此通过增大检测周期的比例降低同步误差对频率检测结果的影响；另外待测频率的有效检测范围可以通过增大分频比而扩大；同步电路的作用是降低亚稳态概率，因为分频时钟div_clk需要在ref_clk时钟域进行采样计数，未经同步的话可能会带来亚稳态风险；
21.所述参数配置模块：上层配置相关参数到本模块，包括外部时钟分频比d、最大容错值gap、高低频报警对应的上限阈值ch和高低频报警对应的下限阈值cl；其中，所述高低频报警对应的上限阈值ch和高低频报警对应的下限阈值cl的计算公式为：
[0022][0023]
公式(1)中，n是上下限阈值，对应ch和cl；ch：低频报警的边界频率经分频同步后的信号为一个检测周期，ch值代表其一个检测周期内所包含的ref_clk周期数；cl：高频报警的边界频率经分频同步后的信号为一个检测周期，cl值代表其一个检测周期内所包含的ref_clk周期数；参考时钟ref_clk的频率为已知固定值；支持频率检测范围为最大可测频率受输入的参考时钟频率fr和外部时钟分频比d影响；fe为外部时钟频率；
[0024]
所述计数器用于计量外部时钟经分频同步后的信号周期内所包含的ref_clk周期数，将此计数值分别与ch值和cl值进行比较：
[0025]
当所述计数值不大于cl值时，则输出高频报警信号；
[0026]
当所述计数值大小于ch值时，则输出低频报警信号。
[0027]
上述检测电路的工作方法，其特征在于，包括：
[0028]
(1)配置参数配置模块中的相关参数：外部时钟分频比d、最大容错值gap、ch为高低频报警对应的上限阈值，cl为高低频报警对应的下限阈值；ch、cl的计算公式为fr为参考时钟频率，fe为外部时钟频率；
[0029]
(2)利用步骤(1)配置的外部时钟分频比d对经过时钟分配的外部时钟进行分频，并通过同步电路；
[0030]
(3)参考时钟对分频同步后的信号div_clk_sync进行采样并计数，包括：
[0031]
分别采样分频时钟信号的高电平和低电平得到的计数值cnt_high和cnt_low；
[0032]
采样整个时钟信号，即一个检测周期所得到的计数值clk_cnt，这里说的是外部时钟信号经分频同步后的信号div_clk_sync，其一个信号周期为一次频率采样周期；
[0033]
(4)将得到的计数值clk_cnt分别与步骤(1)配置的参数ch、cl做比较，以输出相应的报警信息：
[0034]
当clk_cnt不大于cl时，则输出高频报警；
[0035]
当clk_cnt不小于ch时，则输出低频报警；
[0036]
当clk_cnt超出计数极限时，则判断外部时钟停止，此时输出时钟停止报警，所述计数极限指的是计数器极限，计数器的位数是有限的，比如10位计数器其计数最大值为1023，超过1023时计数器值会发生翻转变为0并重新开始递增，因此这里会在计数器翻转时输出时钟停止报警，即将超过计数器作为外部时钟停止的判定条件；因为计数越大对应待测频率越低，超过计数器极限则认为时钟停止或时钟不存在；
[0037]
当cnt_high与cnt_low差值的绝对值大于所述最大容错值gap时，则输出变频报警，变频报警是将div_clk_sync的高低电频周期内的参考时钟周期数进行比较，超过最大容错值gap值即认为在一次检测周期内外部待测时钟发生至少一次频率改变。
[0038]
因为soc芯片的正常工作是基于时钟的规律有序进行的，时钟信号发生抖动，偏斜，占空比变化或者频率异常改变时，soc芯片有可能会出现异常的功能性问题或者直接失效。为此，本方案创新性的采用变频报警：一方面是检测待测时钟信号抖动的发生，另一方面是防止待测时钟信号频率在一次检测周期中发生改变但计数值不超过安全阈值的情况，此种情况下不会发出高低频报警，但有变频报警。
[0039]
本发明的有益效果：
[0040]
本发明考虑到实际应用问题如工艺问题或外部攻击方式的不同，减少了数字时钟频率检测系统出现漏判误判的问题，提高了系统的安全性和可靠性。通过增加变频报警，在一定程度上提高了频率检测系统的安全性，同时引入了最大容错的概念，降低了由于参考时钟的抖动造成的误判出现概率。
附图说明
[0041]
图1是现有技术所常用的时钟检测电路示意图；
[0042]
图2是本发明所述时钟检测电路示意图；
[0043]
图3是本发明实施例中详细的频率检测示意图。
具体实施方式
[0044]
下面结合实施例和说明书附图对本发明做详细的说明，但不限于此。
[0045]
实施例1、
[0046]
如图2所示，一种可变时钟频率检测电路，所述检测电路包括：外部时钟模块、参考时钟模块、参数配置模块和计数器；
[0047]
所述外部时钟模块包括时钟分频模块和同步电路；
[0048]
待测的外部时钟信号经过所述时钟分频模块转变为分频信号div_clk，然后再经过所述同步电路转变为div_clk_sync以供参考时钟ref_clk计数；
[0049]
所述参数配置模块：上层配置相关参数到本模块，包括外部时钟分频比d、最大容错值gap、高低频报警对应的上限阈值ch和高低频报警对应的下限阈值cl；其中，所述高低频报警对应的上限阈值ch和高低频报警对应的下限阈值cl的计算公式为：
[0050][0051]
公式(1)中，n是上下限阈值，对应ch和cl；ch：低频报警的边界频率经分频同步后的信号为一个检测周期，ch值代表其一个检测周期内所包含的ref_clk周期数；cl：高频报警的边界频率经分频同步后的信号为一个检测周期，cl值代表其一个检测周期内所包含的ref_clk周期数；参考时钟ref_clk的频率为已知固定值；支持频率检测范围为最大可测频率受输入的参考时钟频率fr和外部时钟分频比d影响；fe为外部时钟频率；
[0052]
所述计数器用于计量外部时钟经分频同步后的信号周期内所包含的ref_clk周期数，将此计数值分别与ch值和cl值进行比较：
[0053]
当所述计数值不大于cl值时，则输出高频报警信号；
[0054]
当所述计数值大小于ch值时，则输出低频报警信号。
[0055]
实施例2、
[0056]
如图2、3所示，如实施例1所述检测电路的工作方法，包括：
[0057]
(1)配置参数配置模块中的相关参数：外部时钟分频比d、最大容错值gap、ch为高低频报警对应的上限阈值，cl为高低频报警对应的下限阈值；ch、cl的计算公式为fr为参考时钟频率，fe为外部时钟频率；
[0058]
(2)利用步骤(1)配置的外部时钟分频比d对经过时钟分配的外部时钟进行分频，并通过同步电路；
[0059]
(3)参考时钟对分频同步后的信号div_clk_sync进行采样并计数，包括：
[0060]
分别采样分频时钟信号的高电平和低电平得到的计数值cnt_high和cnt_low；
[0061]
采样整个时钟信号，即一个检测周期所得到的计数值clk_cnt；
[0062]
(4)将得到的计数值clk_cnt分别与步骤(1)配置的参数ch、cl做比较，以输出相应的报警信息：
[0063]
当clk_cnt不大于cl时，则输出高频报警；
[0064]
当clk_cnt不小于ch时，则输出低频报警；
[0065]
当clk_cnt超出计数极限时，则判断外部时钟停止，此时输出时钟停止报警；
[0066]
当cnt_high与cnt_low差值的绝对值大于所述最大容错值gap时，则输出变频报警。
[0067]
另外，需要说明的是，关于阈值计算：
[0068]
在未考虑参考时钟ref_clk时钟抖动的情况下，阈值计算公式中待测时钟fe为固定值；但是由于考虑到参考频率fr存在工艺偏差
±
p％，待测频率fe的边界也应相应的作出调整，具体分析如下；
[0069]
①
不考虑同步损失
±
1个fr时有：
[0070][0071]
即得
[0072]
②
考虑到fr的工艺偏差
±
p％，此时有：
[0073][0074]
例如，当d＝16，fr＝100mhz，p＝10，理想状态待测频率上下限分别为fe
low
＝20mhz，fe
high
＝40mhz，根据公式(2)计算的边界计数阈值分别为cl＝40，ch＝80；
[0075]
将此时计算得到的值代入公式(3)即可算出高低频的变化范围，具体如下：
[0076]
高频边界fe
high
范围变为(36，44)mhz；
[0077]
低频边界fe
low
范围变为(18，22)mhz；
[0078]
上述两段范围是由于ref_clk时钟抖动导致的可能报警范围变化，因此修正的正常频率范围相应的应该重置为(18，44)mhz，此时根据修正的待测频率范围计算更新的计数边界阈值为cl＝36.36，ch＝88.89，由于计数值一定是整数因此稍作变化得计数边界阈值为cl＝36，ch＝89。
[0079]
应用例：
[0080]
如实施例2所述场景的详细的频率检测过程如图3，图中是以外部时钟的12分频作为一个检测周期，用参考时钟ref_clk对同步后的分频信号进行计数，在标尺线a和b进行cnt_low和cnt_high的比较，并根据结果输出时钟变频报警；在标尺线c将计数值clk_cnt与设置的计数阈值cl和ch进行比较，并根据结果输出高频、低频报警；时钟停止则在clk_cnt超过计数极限的时候输出报警信号。图3中只有abc三个线，所遵循原则就是在计数完成后进行比较，其中高低频报警每个检测周期检测一次；变频报警在每次高低电平计数结束后检测，相当于每个检测周期检测两次。