芯片的老化性试验控制系统及方法与流程

技术特征：
1.一种芯片的老化性试验控制系统，其特征在于，其包括：晶振，用于生成时钟信号；存储模块，用于存储第一烧录程序和第二烧录程序；芯片控制模块，分别与所述晶振、所述存储模块电性连接，用于从所述存储模块加载第一烧录程序进行上电配置，并接收所述晶振发送的时钟信号；至少一个待老炼芯片，均分别与所述芯片控制模块、所述存储模块电性连接，用于接收所述芯片控制模块转发的时钟信号，并从所述存储模块加载第二烧录程序进行上电配置，再根据所述时钟信号进行老炼。2.根据权利要求1所述的芯片的老化性试验控制系统，其特征在于，所述芯片控制模块，还用于将所述时钟信号按预设规则进行倍频操作，得到不同频率的时钟信号。3.根据权利要求2所述的芯片的老化性试验控制系统，其特征在于，所述芯片控制模块，还用于监控所述待老炼芯片上报的温度和电压数据。4.根据权利要求1所述的芯片的老化性试验控制系统，其特征在于，其还包括至少一个指示灯，每个指示灯与一个所述待老炼芯片电性连接，且在所述待老炼芯片老炼达到预设老炼要求后长亮。5.根据权利要求1所述的芯片的老化性试验控制系统，其特征在于，所述存储模块包括第一存储模块和第二存储模块，所述第一存储模块与所述芯片控制模块电性连接，且用于存储所述第一烧录程序，所述第二存储模块分别与每个所述待老炼芯片电性连接，且用于存储所述第二烧录程序。6.一种芯片的老化性试验控制方法，其特征在于，其应用于权利要求1-5之一所述的芯片的老化性试验控制系统，所述芯片的老化性试验控制系统包括：晶振、存储模块、芯片控制模块和至少一个待老炼芯片；所述方法包括：所述芯片控制模块接收到芯片老炼请求时，从所述存储模块加载预设的第一烧录程序进行上电配置；所述芯片控制模块获取所述晶振产生的时钟信号并转发至每个所述待老炼芯片；所述待老炼芯片从所述存储模块加载预设的第二烧录程序进行上电配置，并接收所述芯片控制模块转发的时钟信号；所述待老炼芯片根据所述时钟信号进行老炼操作。7.根据权利要求6所述的芯片的老化性试验控制方法，其特征在于，所述芯片控制模块获取所述晶振产生的时钟信号并转发至每个所述待老炼芯片，包括：所述芯片控制模块获取所述晶振产生的时钟信号；所述芯片控制模块根据预设规则对所述时钟信号进行倍频操作后再发送至所述待老炼芯片。8.根据权利要求6所述的芯片的老化性试验控制方法，其特征在于，所述待老炼芯片根据所述时钟信号进行老炼操作之后，还包括：所述芯片控制模块监控所述待老炼芯片上报的温度和电压数据。9.根据权利要求6所述的芯片的老化性试验控制方法，其特征在于，所述芯片的老化性试验控制系统还包括至少一个指示灯，所述待老炼芯片根据所述时钟信号进行老炼操作之后，还包括：
当所述待老炼芯片达到预设老炼要求后，所述指示灯长亮。10.根据权利要求7所述的芯片的老化性试验控制方法，其特征在于，所述芯片控制模块根据预设规则对所述时钟信号进行倍频操作之后，还包括：当所述时钟信号达到预设条件后，所述芯片控制模块结束复位。

技术总结
本发明公开了一种芯片的老化性试验控制系统及方法。该芯片的老化性试验控制系统包括晶振，用于生成时钟信号；存储模块，用于存储第一烧录程序和第二烧录程序；芯片控制模块，分别与晶振、存储模块电性连接，用于从存储模块加载第一烧录程序进行上电配置，并接收晶振发送的时钟信号；至少一个待老炼芯片，均分别与芯片控制模块、存储模块电性连接，用于接收芯片控制模块转发的时钟信号，并从存储模块加载第二烧录程序进行上电配置，再根据时钟信号进行老炼。其可解决FPGA芯片的老化性试验过程中老炼成本高，烧录效率低的问题。烧录效率低的问题。烧录效率低的问题。


技术研发人员：胡晗 刘锐锐 许明亮 徐浩 蒋义冠 许小龙
受保护的技术使用者：深圳市紫光同创电子有限公司
技术研发日：2022.02.28
技术公布日：2022/7/5