集成电路封装件的形成方法与流程

技术特征：
1.一种形成集成电路封装件的方法，包括：在载体上形成第一绝缘层；在所述第一绝缘层上方形成第一再分布层(rdl)；在所述第一绝缘层和所述第一再分布层上方形成第二绝缘层；在所述第二绝缘层上方形成第二再分布层，所述第二再分布层的最上表面在所述第二绝缘层的最上表面之上，所述第二再分布层的部分延伸穿过所述第二绝缘层并且物理接触所述第一再分布层；将集成电路管芯的第一面附接到所述第二绝缘层，所述集成电路管芯的第二面具有连接件件，所述集成电路管芯的第一面与所述集成电路管芯的第二面相对；在将所述集成电路管芯的第一面附接到所述第二绝缘层之后，在所述集成电路管芯上方和周围形成第三绝缘层，所述第三绝缘层与所述第二再分布层的最上表面和所述第二绝缘层的最上表面物理接触；在所述第三绝缘层中同时形成导电通孔和第三再分布层，所述导电通孔的侧壁面对所述集成电路管芯的侧壁，所述导电通孔的顶面低于所述第三绝缘层的最上表面，所述第三再分布层与连接件物理接触，其中在所述第三绝缘层中同时形成所述导电通孔和所述第三再分布层包括：图案化所述第三绝缘层以在所述第三绝缘层中形成第一凹槽和第二凹槽，所述第一凹槽延伸穿过所述第三绝缘层并且暴露出所述第二再分布层的最上表面，所述第二凹槽暴露出所述连接件的最上表面；在所述第三绝缘层上方形成图案化掩模，所述图案化掩模暴露出所述第一凹槽和所述第二凹槽；和通过所述图案化掩模掩模在所述第一凹槽和所述第二凹槽中同时非共形地沉积导电材料；以及去除所述载体以暴露所述第一绝缘层。2.根据权利要求1所述的方法，其中，所述导电材料在所述第一凹槽的底部上方的厚度大于所述导电材料沿所述第一凹槽的侧壁的厚度。3.根据权利要求1所述的方法，其中，所述第三绝缘层包括可光刻图案化的绝缘材料。4.根据权利要求1所述的方法，其中，在所述第三绝缘层中同时形成所述导电通孔和所述第三再分布层还包括：在通过所述图案化掩模在所述第一凹槽和所述第二凹槽中同时非共形地沉积所述导电材料之后去除图案掩模。5.一种形成集成电路封装件的方法，包括：在载体上形成第一绝缘层；在所述第一绝缘层上方形成第一再分布层(rdl)；在所述第一绝缘层和所述第一再分布层上方形成第二绝缘层；在所述第二绝缘层上方形成第二再分布层，所述第二再分布层的第一部分沿所述第二绝缘层的最上表面延伸，所述第二再分布层的第二部分延伸穿过所述第二绝缘层并且物理接触所述第一再分布层；将集成电路管芯的第一面附接到所述第二绝缘层的最上表面，所述集成电路管芯具有与所述第一面相对的第二面；
在将所述集成电路管芯的第一面附接到所述第二绝缘层的最上表面之后，将所述集成电路管芯封装在第三绝缘层中，所述第三绝缘层与所述第二再分布层的第一部分的侧壁和最上表面物理接触；在所述第三绝缘层中形成第一凹槽和第二凹槽，所述第一凹槽暴露出所述第二重分布层的第一部分，所述第二凹槽暴露出所述集成电路管芯的第二面；同时在所述第一凹槽和所述第二凹槽中沉积第一导电材料；以及从所述第一绝缘层处去除所述载体。6.根据权利要求5所述的方法，还包括：在所述第一导电材料上方形成图案化掩模，所述图案化掩模暴露出所述第一导电材料在所述第一凹槽中的第一部分和所述第一导电材料在所述第二凹槽中的第二部分；以及通过所述图案化掩模同时在所述第一凹槽和所述第二凹槽中非共形地沉积第二导电材料。7.一种形成集成电路封装件的方法，包括：在载体上方沉积第一绝缘层；在所述第一绝缘层上方形成第一再分布层(rdl)；在所述第一绝缘层和所述第一再分布层上方沉积第二绝缘层；在所述第二绝缘层上方形成第二再分布层，所述第二再分布层的第一部分与所述第二绝缘层的最上表面物理接触，所述第二再分布层的第二部分延伸穿过所述第二绝缘层并且物理接触所述第一再分布层；将集成电路管芯的第一面附接到第二绝缘层，所述集成电路管芯的第二面具有连接件，所述集成电路管芯的第二面背离所述第二绝缘层；在将所述集成电路管芯的第一面附着到所述第二绝缘层之后，在所述第二绝缘层上沉积第三绝缘层并且与所述第二绝缘层物理接触，所述第三绝缘层沿着所述集成电路管芯的侧壁延伸且覆盖所述连接件；同时在所述第三绝缘层中形成导电通孔和第三再分布层，所述导电通孔延伸穿过所述第三绝缘层并且物理接触所述第二再分布层的第一部分，所述第三再分布层的部分延伸到所述第三绝缘层中并且物理接触所述连接件，其中，同时形成所述导电通孔和所述第三再分布层包括：图案化所述第三绝缘层以在所述第三绝缘层中形成第一凹槽和第二凹槽，所述第一凹槽暴露出所述第二再分布层的第一部分，所述第二凹槽暴露出所述连接件的最上表面；在所述第一凹槽和所述第二凹槽中沉积第一导电材料；在所述第一导电材料上方形成图案化掩模，所述图案化掩模暴露所述第一导电材料在所述第一凹槽中的第一部分和所述第一导电材料在所述第二凹槽中的第二部分；和通过所述图案化掩模，在所述第一凹槽和所述第二凹槽中同时非共形地沉积第二导电材料，所述第二导电材料不同于所述第一导电材料：以及将所述载体与所述第一绝缘层分离。8.根据权利要求7所述的方法，还包括：在所述导电通孔和所述第三再分布层上方沉积第四绝缘层，所述第四绝缘层的最底表面低于所述连接件的最顶表面；以及
在所述第四绝缘层上方形成第四再分布层，所述第四再分布层的部分延伸到所述第四绝缘层中并且物理接触所述第三再分布层。9.根据权利要求8所述的方法，还包括：将表面贴装器件电连接到所述第四再分布层。10.根据权利要求7所述的方法，其中，所述第二导电材料部分地填充所述第一凹槽并且过填充所述第二凹槽。

技术总结
本发明的实施例提供了集成电路封装件的形成方法。该方法包括：在载体上形成第一绝缘层；在所述第一绝缘层上方形成第一再分布层(RDL)；在所述第一绝缘层和所述第一再分布层上方形成第二绝缘层；在所述第二绝缘层上方形成第二再分布层；将集成电路管芯的第一面附接到所述第二绝缘层；在所述集成电路管芯上方和周围形成第三绝缘层；在所述第三绝缘层中同时形成导电通孔和第三再分布层；以及去除所述载体以暴露所述第一绝缘层。体以暴露所述第一绝缘层。体以暴露所述第一绝缘层。


技术研发人员：吴逸文 郭宏瑞 何明哲
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2018.06.28
技术公布日：2022/7/1