逆电流抑制电路的制作方法

1.本发明有关于一种逆电流抑制电路。


背景技术：

2.已知外部电源可供应电力至一负载，例如马达、风扇电路等。已知外部电源与该负载之间具有一负载开关，以进行逆电流保护，亦即于外部电源关闭时，利用该负载开关切断外部电源与该负载的连接，以防止逆电流发生，而损坏外部电源。
3.已知负载开关为二极管，设置于外部电源与该负载的电流路径上，利用二极管单向导通的特性，可防止逆电流发生，而能保护外部电源。但因已知二极管于顺向导通时，其顺向压降大，造成消耗功率大，且已知大功率二极管的价格高，使得电路成本提高，故有加以改善的必要。


技术实现要素：

4.本发明提供逆电流抑制电路。在一实施例中，该逆电流抑制电路包括：一分压单元、一可调式电压参考源单元及一控制开关单元。该分压单元设置于一第一电源端及一第二电源端之间，以产生一分压电压。该可调式电压参考源单元连接至该分压单元，用以依据该分压电压，产生一可调式电压输出。该控制开关单元设置于该第一电源端及一第一负载端或该第二电源端及一第二负载端之间，用以依据该可调式电压，控制该第一电源端及该第一负载端之间是否导通，或该第二电源端及该第二负载端之间是否导通。
5.利用本发明的逆电流抑制电路，可以于电源端供应电源至负载端时，具有低导通损失的功效。并且当电源端关闭外部电源时，可及时地将该控制开关单元内的开关截止关闭，以防止逆电流的情况产生，而不会损坏外部电源。再者，本发明的逆电流抑制电路可防止电源端的突波进入负载端。
附图说明
6.图1显示本发明的一逆电流抑制电路的方块示意图；
7.图2显示本发明第一实施例的逆电流抑制电路的电路示意图；
8.图3显示本发明第二实施例的逆电流抑制电路的电路示意图；
9.图4显示本发明的另一逆电流抑制电路的方块示意图；
10.图5显示本发明第三实施例的逆电流抑制电路的电路示意图；及
11.图6显示本发明第四实施例逆电流抑制电路的电路示意图。
12.附图标记：
13.10：逆电流抑制电路
14.11：分压单元
15.12：可调式电压参考源单元
16.13：控制开关单元
17.30：逆电流抑制电路
18.33：控制开关单元
19.61：第一电源端
20.62：第二电源端
21.63：第一负载端
22.64：第二负载端
23.111：第一分压电阻
24.112：第二分压电阻
25.113：滤波电容
26.121：参考端
27.122：阳极端
28.123：阴极端
29.131：第一晶体管
30.131d：第一漏极
31.131s：第一源极
32.131g：第一栅极
33.132：第一开关电阻
34.133：第二开关电阻
35.134：开关电容
36.135：第二晶体管
37.135d：第二漏极
38.135s：第二源极
39.135g：第二栅极
40.331：第一晶体管
41.331d：第一漏极
42.331s：第一源极
43.331g：第一栅极
44.332：第一开关电阻
45.333：第二开关电阻
46.334：开关电容
47.335：第一中继电阻
48.336：第二中继电阻
49.337：中继晶体管
50.337b：基极
51.337e：射极
52.337c：集极
53.338：第二晶体管
54.338d：第二漏极
55.338s：第二源极
56.338g：第二栅极
57.d：分压点
58.l：负载
具体实施方式
59.图1显示本发明的一逆电流抑制电路的方块示意图。图2显示本发明第一实施例的逆电流抑制电路的电路示意图。配合参阅图1及图2，本发明逆电流抑制电路10包括：一分压单元11、一可调式电压参考源单元12及一控制开关单元13。该逆电流抑制电路10可设置于电源端供应电源至负载端的电流路径上。该电源端可为外部电源，该负载端可设置电子或电机设备等负载l，例如：马达，但不以上述为限。
60.在一实施例中，该分压单元11设置于一第一电源端61及一第二电源端62之间，以产生一分压电压vd。在一实施例中，该第一电源端61为一直流电源输入端，该第二电源端62为一接地端。在一实施例中，该分压单元11包括一第一分压电阻111及一第二分压电阻112，该第一分压电阻111及该第二分压电阻112串联设置于该第一电源端61及该第二电源端62之间，该第二分压电阻112的一分压点d产生该分压电压vd。在一实施例中，该分压单元11另包括一滤波电容113，该滤波电容113与该第二分压电阻112并联。该滤波电容113可用以滤除该第一电源端61及该第二电源端62的杂信。该第一分压电阻111及该第二分压电阻112的电阻值，及该滤波电容113的电容值可以依据实际应用的电路而决定，以计算得该分压电压vd。
61.在一实施例中，该可调式电压参考源单元11连接至该分压单元11，用以依据该分压电压vd，产生一可调式电压vr输出。在一实施例中，该可调式电压参考源单元12包括一参考端121、一阳极端122及一阴极端123，该参考端121连接至该第二分压电阻112的该分压点d，当该分压电压vd达到该可调式电压vr时，该阴极端123输出该可调式电压vr。在一实施例中，该可调式电压参考源单元12利用该参考端121的电压，以控制该阳极端122及该阴极端123间的状态。例如，当该参考端121的电压未达到该可调式电压vr时，例如为2.5v，该可调式电压参考源单元12的该阳极端122及该阴极端123之间为开路状态。当该参考端121的电压达到该可调式电压vr时，该阳极端122及该阴极端123之间由开路状态改为该可调式电压vr。因此，当该分压电压vd达到该可调式电压vr，该阴极端123输出该可调式电压vr。
62.在一实施例中，该控制开关单元13设置于该第一电源端61及一第一负载端63之间，用以依据该可调式电压vr，控制该第一电源端61及该第一负载端63之间是否导通。在一实施例中，该第一负载端63为一直流电源输出端，输出至一负载l，该第二负载端64为一接地端。
63.在一实施例中，该控制开关单元13包括一第一晶体管131、一第一开关电阻132、一第二开关电阻133及一开关电容134。该第一晶体管131包括一第一漏极131d、一第一源极131s及一第一栅极131g，该第一开关电阻132及该开关电容134并联，且设置于该第一晶体管131的该第一源极131s及该第一栅极131d之间，该第二开关电阻133连接该第一晶体管131的该第一栅极131g及该可调式电压参考源单元12的该阴极端123。
64.在一实施例中，该第一晶体管131的该第一源极131s连接该第一负载端63，该第一晶体管131的该第一漏极131d连接该第一电源端61。该第一晶体管131可为p通道mosfet
(metal-oxide-semiconductor field-effect transistor，金属氧化物半导体场效应晶体管)。
65.在一实施例中，当该第一电源端61输入外部电源时，该第一电源端61的电压上升，但此时该第一晶体管131尚未导通，电流会通过该第一晶体管131的寄生二极管，往该第一负载端63流动。并且，随着该第一电源端61的电压逐渐上升，该分压电压vd也逐渐上升，亦即该可调式电压参考源单元12的该参考端121的电压亦逐渐上升。当该参考端121的电压达到该可调式电压vr时，该可调式电压参考源单元12的该阳极端122及该阴极端123之间由开路状态改为该可调式电压vr。因此，电流可由该第一开关电阻132及该第二开关电阻133流至该可调式电压参考源单元12，且可对该开关电容134及该第一晶体管131的该第一栅极131g及该第一源极131s间的寄生电容进行充电，使得该第一晶体管131的该第一栅极131g及该第一源极131s间的电压逐渐上升，当其大于该第一晶体管131的该第一栅极131g及该第一源极131s间的临界电压时，该第一晶体管131的该第一漏极131d及该第一源极131s导通，电流不再流经该第一晶体管131的寄生二极管，该第一电源端61可正常供应电源至该第一负载端63，完成电源输入的作动流程。
66.在一实施例中，由于该第一晶体管131可为p通道mosfet，且该p通道mosfet具有低导通损失的特性，故于该第一电源端61供应电源至该第一负载端63时，该第一晶体管131所消耗的功率相当小，使得本发明的逆电流抑制电路10的导通损失相当低。
67.在一实施例中，当该第一电源端61关闭外部电源时，该第一电源端61的电压下降。并且，随着该第一电源端61的电压逐渐下降，该分压电压vd也逐渐下降，且该滤波电容113通过该第二分压电阻112放电。当该分压电压vd下降至小于该可调式电压vr时，亦即该可调式电压参考源单元12的该参考端121的电压亦小于该可调式电压vr，则该可调式电压参考源单元12的该阳极端122及该阴极端123之间由该可调式电压vr改为开路状态。因此，该开关电容134及该第一晶体管131的该第一栅极131g及该第一源极131s间的寄生电容通过该第一开关电阻132进行放电，使得该第一晶体管131的该第一栅极131g及该第一源极131s间的电压逐渐下降，当其小于该第一晶体管131的该第一栅极131g及该第一源极131s间的临界电压时，该第一晶体管131的该第一漏极131d及该第一源极131s关闭，该第一负载端63的电流不会逆流至该第一电源端61，可防止逆电流的情况产生，而不会损坏外部电源。
68.在一实施例中，当该第一电源端61关闭外部电源时，该第一电源端61的电压下降，且当该第一电源端61的电压下降至小于该第一负载端63的电压时，该第一晶体管131开始进入暂态，并且在暂态结束后，允许电流由该第一晶体管131的该第一源极131s流向该第一漏极131d，此时将会产生小量逆电流的情况。为避免上述状况，可设计该第一分压电阻111及该第二分压电阻112的电阻值，及该滤波电容113的电容值，与该第一开关电阻132及该第二开关电阻133的电阻值，及该开关电容134的电容值，以满足在外部电源关闭后，在该第一晶体管131的暂态结束前，就将该第一晶体管131截止，以避免该第一晶体管131暂态后的小量逆电流的情况，进一步防止逆电流的情况产生，而能保护外部电源不会受损。
69.因此，利用本发明的逆电流抑制电路10，可以于该第一电源端61供应电源至该第一负载端63，具有低导通损失的功效。并且当该第一电源端61关闭外部电源时，可及时地将该第一晶体管131截止关闭，以防止逆电流的情况产生，而不会损坏外部电源。
70.图3显示本发明第二实施例的逆电流抑制电路的电路示意图。配合参阅图2及图3，
图3的逆电流抑制电路与图2的逆电流抑制电路的差异在于，图3的逆电流抑制电路10的该控制开关单元13另包括一第二晶体管135，该第二晶体管135包括一第二漏极135d、一第二源极135s及一第二栅极135g，该第二晶体管135的该第二源极135s连接该第一晶体管131的该第一源极131s，该第二晶体管135的该第二栅极135g连接该第一晶体管131的该第一栅极131g。该第二晶体管135的该第二漏极135d连接该第一负载端63，该第一晶体管131的该第一漏极131d连接该第一电源端61。该第二晶体管135可为p通道mosfet。
71.在一实施例中，当该第一电源端61输入外部电源时，利用图3的逆电流抑制电路10的该分压单元11及该可调式电压参考源单元12，同样地可使该第一晶体管131的该第一漏极131d及该第一源极131s导通，及该第二晶体管135的该第二漏极135d及该第二源极135s导通，使得该第一电源端61可正常供应电源至该第一负载端63，完成电源输入的作动流程。并且，由于该第一晶体管131及该第二晶体管135可均为p通道mosfet，故图3的逆电流抑制电路10具有低导通损失的功效。
72.在一实施例中，当该第一电源端61关闭外部电源时，利用图3的逆电流抑制电路10的该分压单元11及该可调式电压参考源单元12，同样地可使该第一晶体管131的该第一漏极131d及该第一源极131s关闭，及该第二晶体管135的该第二漏极135d及该第二源极135s关闭，该第一负载端63的电流不会逆流至该第一电源端61，可防止逆电流的情况产生，而不会损坏外部电源。
73.在一实施例中，图3的逆电流抑制电路10的该第二晶体管135可防止该第一电源端61的突波进入该第一负载端63，以保护该第一负载端63的负载l。因此，图3的逆电流抑制电路10可以于该第一电源端61供应电源至该第一负载端63，具有低导通损失的功效。并且当该第一电源端61关闭外部电源时，可及时地将该第一晶体管131截止关闭，以防止逆电流的情况产生，而不会损坏外部电源。再者，图3的逆电流抑制电路10可防止该第一电源端61的突波进入该第一负载端63，以保护该第一负载端63的负载l
74.图4显示本发明的另一逆电流抑制电路的方块示意图。图5显示本发明第三实施例的逆电流抑制电路的电路示意图。配合参阅图4及图5，本发明逆电流抑制电路30包括：一分压单元11、一可调式电压参考源单元12及一控制开关单元33。该分压单元11及该可调式电压参考源单元12的电路及其作动与上述实施例相同，在此不再叙述。
75.在一实施例中，该控制开关单元33设置于该第二电源端62及该第二负载端64之间，用以依据该可调式电压vr，控制该第二电源端62及该第二负载端64之间是否导通。在一实施例中，该第一电源端61为一直流电源输入端，该第二电源端62为一接地端，该第一负载端63为一直流电源输出端，输出至一负载l，该第二负载端64为一接地端。
76.在一实施例中，该控制开关单元33包括一第一晶体管331、一第一开关电阻332、一第二开关电阻333及一开关电容334。该第一晶体管331包括一第一漏极331d、一第一源极331s及一第一栅极331g。该第一开关电阻332及该开关电容334并联，且设置于该第一晶体管331的该第一源极331s及该第一栅极331g之间，该第二开关电阻333连接该第一晶体管331的该栅极331g。在一实施例中，该控制开关单元33另包括一第一中继电阻335、一第二中继电阻336及一中继晶体管337。该中继晶体管337包括一基极337b、一射极337e及一集极337c。该第一中继电阻335连接该该第一电源端61及该可调式电压参考源单元12的该阴极端123，该第二中继电阻336连接该可调式电压参考源单元12的该阴极端123及该中继晶体
管337的该基极337b，该中继晶体管337的该射极337e连接至该第一负载端63，该中继晶体管337的该集极337c连接至该第二开关电阻333。
77.在一实施例中，该第一晶体管331的该第一源极331s连接该该第二负载端64，该第一晶体管331的该第一漏极331d连接该第二电源端62。该中继晶体管337可为bjt晶体管(bipolar junction transistor)。该第一晶体管331可为n通道mosfet。
78.在一实施例中，当该第一电源端61输入外部电源时，该第一电源端61的电压上升，且电流流经该第一负载端62及该负载l后，由该第二负载端64向该第一晶体管331流动，但此时该第一晶体管331尚未导通，电流会通过该第一晶体管331的寄生二极管，往该第二电源端62流动。并且，随着该第一电源端61的电压逐渐上升，该分压电压vd也逐渐上升，亦即该可调式电压参考源单元12的该参考端121的电压亦逐渐上升。当该参考端121的电压达到该可调式电压vr时，该可调式电压参考源单元12的该阳极端122及该阴极端123之间由开路状态改为该可调式电压vr。因此，电流可由该第一中继电阻335及该第二中继电阻336流至该可调式电压参考源单元12，并使该中继晶体管337导通。于该中继晶体管337导通后，电流可流经该中继晶体管337、该第二开关电阻333及该第一开关电阻332，以对该开关电容334及该第一晶体管331的该第一栅极331g及该第一源极331s间的寄生电容进行充电，使得该第一晶体管331的该第一栅极331g及该第一源极331s间的电压逐渐上升，当其大于该第一晶体管331的该第一栅极331g及该第一源极331s间的临界电压时，该第一晶体管331的该第一漏极331d及该第一源极331s导通，电流不再流经该第一晶体管331的寄生二极管，该第一电源端61可正常供应电源至该第一负载端63及该第二负载端64，并回至该第二电源端62，完成电源输入的作动流程。
79.在一实施例中，由于该第一晶体管331可为n通道mosfet，且该n通道mosfet具有低导通损失的特性，故于该第一电源端61供应电源至该第一负载端63及该第二负载端64，并回至该第二电源端62时，该第一晶体管331所消耗的功率相当小，使得本发明的逆电流抑制电路30的导通损失相当低。
80.在一实施例中，当该第一电源端61关闭外部电源时，该第一电源端61的电压下降。并且，随着该第一电源端61的电压逐渐下降，该分压电压vd也逐渐下降，且该滤波电容113通过该第二分压电阻112放电。当该分压电压vd下降至小于该可调式电压vr时，亦即该可调式电压参考源单元12的该参考端121的电压亦小于该可调式电压vr，则该可调式电压参考源单元12的该阳极端122及该阴极端123之间由该可调式电压vr改为开路状态。该中继晶体管337的该基极337b的电压，经由该第一中继电阻335及该第二中继电阻336而提升至与该中继晶体管337的该射极337e的电压相同，使得该中继晶体管337截止。因此，该开关电容334及该第一晶体管331的该第一栅极331g及该第一源极331s间的寄生电容通过该第一开关电阻332进行放电，使得该第一晶体管331的该第一栅极331g及该第一源极331s间的电压逐渐下降，当其小于该第一晶体管331的该第一栅极331g及该第一源极331s间的临界电压时，该第一晶体管331的该第一漏极331d及该第一源极331s关闭，该第二负载端64的电流不会逆流至该第二电源端62，可防止逆电流的情况产生，而不会损坏外部电源。
81.在一实施例中，当该第一电源端61关闭外部电源时，该第一电源端61的电压下降，且当该第一电源端61的电压下降至小于该第一负载端63的电压时，该第一晶体管331开始进入暂态，并且在暂态结束后，允许电流由该第一晶体管331的该第一源极331s流向该第一
漏极331d，此时将会产生小量逆电流的情况。为避免上述状况，可设计该第一分压电阻111及该第二分压电阻112的电阻值，及该滤波电容113的电容值，与该第一开关电阻332及该第二开关电阻333的电阻值，及该开关电容334的电容值，以及该第一中继电阻335及该第二中继电阻336的电阻值，以满足在外部电源关闭后，在该第一晶体管331的暂态结束前，就将该第一晶体管331截止，以避免该第一晶体管331暂态后的小量逆电流的情况，进一步防止逆电流的情况产生，而能保护外部电源不会受损。
82.因此，利用本发明的逆电流抑制电路30，可以于该第一电源端61供应电源至该第一负载端63及该第二负载端64，并回至该第二电源端62时，具有低导通损失的功效。并且当该第一电源端61关闭外部电源时，可及时地将该第一晶体管331截止关闭，以防止逆电流的情况产生，而不会损坏外部电源。
83.图6显示本发明第二实施例的逆电流抑制电路的电路示意图。配合参阅图5及图6，图6的逆电流抑制电路与图5的逆电流抑制电路的差异在于，图6的逆电流抑制电路30的该控制开关单元33另包括一第二晶体管338，该第二晶体管338包括一第二漏极338d、一第二源极338s及一第二栅极338g。该第二晶体管338的该第二源极338s连接该第一晶体管331的该第一源极331s，该第二晶体管338的该第二栅极338g连接该第一晶体管331的该第一栅极331g。该第二晶体管338的该第二漏极338d连接该第二负载端64，该第一晶体管331的该第一漏极331d连接该第二电源端62。该第二晶体管338可为n通道mosfet。
84.在一实施例中，当该第一电源端61输入外部电源时，利用图3的逆电流抑制电路30的该分压单元11及该可调式电压参考源单元12，同样地可使该第一晶体管331的该第一漏极331d及该第一源极331s导通，及该第二晶体管338的该第二漏极338d及该第二源极338s导通，使得该第一电源端61可正常供应电源至该第一负载端63及该第二负载端64，并回至该第二电源端62，完成电源输入的作动流程。并且，由于该第一晶体管331及该第二晶体管338可均为n通道mosfet，故图6的逆电流抑制电路30具有低导通损失的功效。
85.在一实施例中，当该第一电源端61关闭外部电源时，利用图6的逆电流抑制电路30的该分压单元11及该可调式电压参考源单元12，同样地可使该第一晶体管331的该第一漏极331d及该第一源极331s关闭，及该第二晶体管338的该第二漏极338d及该第二源极338s关闭，该第二负载端64的电流不会逆流至该第二电源端62，可防止逆电流的情况产生，而不会损坏外部电源。
86.在一实施例中，图6的逆电流抑制电路30的该第二晶体管338可防止该第二电源端62的突波进入该第二负载端64，以保护该第二负载端64的负载l。因此，图6的逆电流抑制电路30可以于该第一电源端61供应电源至该第一负载端63及该第二负载端64，并回至该第二电源端62时，具有低导通损失的功效。并且当该第一电源端61关闭外部电源时，可及时地将该第一晶体管331截止关闭，以防止逆电流的情况产生，而不会损坏外部电源。再者，图6的逆电流抑制电路30可防止该第二电源端62的突波进入该第二负载端64，以保护该第二负载端64的负载l。
87.上述实施例仅为说明本发明的原理及其功效，而非限制本发明。习于此技术的人士对上述实施例所做的修改及变化仍不违背本发明的精神。本发明的权利范围应如权利要求所列。