金属氧化物薄膜晶体管及其制作方法、阵列基板与流程

1.本发明涉及显示技术领域，特别是涉及一种金属氧化物薄膜晶体管及其制作方法、阵列基板。


背景技术：

2.近年来，氧化物半导体薄膜晶体管(oxide semiconductor thin film transistor，aos tft)因具有良好的电学特性和光学特性，在业界受到了广泛关注。但是以金属氧化物半导体作为有源层材料的薄膜晶体管，在成膜时通常使用溅射(sputtering)、原子层沉积(ald)、脉冲激光沉积(pld)、金属有机化学气相沉积(mocvd)等气相沉积方法，或溶液涂布(solution coating)、喷墨打印(ink jet printing)等液相沉积方法，可前述任意沉积方法所沉积的金属氧化物半导体薄膜中含有大量微观结构缺陷，例如微孔隙(void)、空位(vacancy)、位错、化学键键长/键角应变(strain)等各种结晶学缺陷(crystallographic defect)，所以通常所成薄膜为非晶态。
3.常见的非晶铟镓锌氧化物半导体薄膜晶体管(amorphous ingazno thin film transistor，a-igzo tft)，以其电子迁移率高(》10cm2/v
·
s)、功耗低、工艺简单、响应速度快、大面积均匀性好、可见光范围内透过率高等优点被认为是有源矩阵有机发光二极管(active matrix organic light emitting diode，amoled)和有源矩阵液晶显示器(active matrix liquid crystal display，amlcd)驱动电路的核心部件，也被认为是随着显示器向大尺寸、柔性化、轻便方向发展的最具有竞争力的背板驱动技术。
4.然而，由于非晶态金属氧化物半导体薄膜内部存在上述的缺陷，这些结晶学缺陷为外来分子/原子的渗入扩散提供了高效的通道，使其相对于晶态金属氧化物薄膜更易受到酸液的腐蚀和外来物质扩散污染。
5.现有金属氧化物薄膜晶体管类型主要分为共平面(coplanar)型、蚀刻阻挡层(etch stop layer，esl)型、背沟道蚀刻(back channel etch，bce)型等。图1为现有的一种金属氧化物薄膜晶体管的截面结构示意图，该金属氧化物薄膜晶体管为蚀刻阻挡层型，如图1所示，金属氧化物薄膜晶体管包括依次设置在基板1上的栅极2、栅极绝缘层3、金属氧化物半导体层4、蚀刻阻挡层5和源漏电极层6。首先，栅极绝缘层3一般由氮化硅制成，氮化硅成膜过程中存在含氢气体，为了防止氮化硅中的氢扩散，栅极绝缘层3靠近金属氧化物半导体层4一面还要沉积一层氧化硅层3a，但氧化硅层3a的隔绝性能有限，不能完全阻隔氢扩散至金属氧化物半导体层4。其次，源漏电极层6一般包括铜，在图案化形成源漏电极层6时，为了防止蚀刻液影响金属氧化物半导体层4的性能，相较非晶硅半导体材料，还需额外设置一层蚀刻阻挡层5在沟道位置保护金属氧化物半导体层4。形成以上金属氧化物薄膜晶体管需要经过至少五层成膜制程，且栅极绝缘层3中至少要沉积两层不同材料，整个过程较为复杂，而且还难以得到驱动性能优良的金属氧化物薄膜晶体管。


技术实现要素：

6.本发明的目的在于提供一种金属氧化物薄膜晶体管，其制程简单，且驱动性能优良。
7.本发明提供一种金属氧化物薄膜晶体管，包括基板、形成所述基板上的栅极；金属氧化物薄膜晶体管还包括：栅极绝缘层，形成在所述基板上并覆盖所述栅极；钛氧化物层，形成在所述栅极绝缘层上；源极和漏极，形成在所述栅极绝缘层上，所述源极包括具有相同图案的源极底层和源极顶层，所述漏极包括具有相同图案的漏极底层和漏极顶层，所述源极底层、所述漏极底层的材料为钛，所述源极底层、所述漏极底层与所述钛氧化物层同层形成；所述源极顶层和所述漏极顶层位于非钛金属层；以及金属氧化物半导体层，形成在所述源极顶层与所述漏极顶层上，所述金属氧化物半导体层位于所述源极顶层与所述漏极顶层之间并覆盖部分的所述源极顶层和所述漏极顶层以及位于所述源极顶层和所述漏极顶层之间的所述钛氧化物层。
8.进一步地，所述栅极绝缘层由单层的氮化硅制成。
9.进一步地，所述非钛金属层的材料为铜或钼。
10.本发明还提供一种金属氧化物薄膜晶体管的制作方法，该包括在基板上形成栅极；在所述基板上形成覆盖所述栅极的栅极绝缘层；在所述栅极绝缘层上依次沉积一层钛层和一层非钛金属层；对所述非钛金属层图案化形成源极顶层和漏极顶层并露出部分所述钛层；以所述源极顶层和所述漏极顶层为保护层对露出的所述钛层掺杂氧离子形成钛氧化物层；以及在所述源极顶层与所述漏极顶层之间的所述钛氧化物层上方形成金属氧化物半导体层并覆盖部分的所述源极顶层和所述漏极顶层。
11.进一步地，对所述钛层掺杂氧离子形成钛氧化物层包括：将所述钛层暴露于氧等离子体中，然后在高温下退火处理。
12.进一步地，位于所述源极顶层下方的部分所述钛层形成源极底层，所述源极底层与所述源极顶层形成源极；位于所述漏极顶层下方的部分所述钛层形成漏极底层，所述漏极底层与所述漏极顶层形成漏极。
13.进一步地，所述栅极绝缘层由单层的氮化硅制成。
14.本发明还提供一种阵列基板，包括上述的金属氧化物薄膜晶体管。
15.进一步地，还包括依次堆叠设置在所述金属氧化物半导体层上方的第一绝缘保护层、平坦层、第一电极、第二绝缘保护层和第二电极，所述第二电极经由第一通孔与所述漏极连接。
16.进一步地，所述阵列基板具有显示区域和非显示区域，所述金属氧化物薄膜晶体管设置在所述显示区域，所述非显示区域包括与所述栅极同层形成的第一金属层、与所述源极底层和所述漏极底层同层形成的第二金属层、与所述源极顶层和所述漏极顶层同层形成的第三金属层、以及与所述第二电极同层形成的导电层，所述第一金属层经由所述第二通孔与所述第二金属层连接，所述第三金属层经由第三通孔与所述导电层连接，所述第三通孔位于所述第二通孔上方并相互贯通。
17.本发明提供的金属氧化物薄膜晶体管及其制作方法、阵列基板，通过对先形成于金属氧化物半导体层下方的钛层掺杂氧离子形成透明绝缘的钛氧化物层阻隔栅极绝缘层的氢往金属氧化物半导体层扩散。栅极绝缘层不需额外制作防止氢扩散的阻隔层，金属氧
化物半导体层上也无需设置蚀刻阻挡层，制程简单，且能获得驱动性能优良的金属氧化物薄膜晶体管。
18.上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述金属氧化物薄膜晶体管及其制作方法、阵列基板的其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明。
附图说明
19.图1为现有的一种金属氧化物薄膜晶体管的截面结构示意图。
20.图2a至图2f为本发明较佳实施例的金属氧化物薄膜晶体管的制作过程示意图。
21.图3为本发明较佳实施例的阵列基板的截面结构示意图。
具体实施方式
22.为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的金属氧化物薄膜晶体管及其制作方法、阵列基板的具体实施方式、结构、特征及其功效，详细说明如下：
23.有关本发明的前述及其它技术内容、特点及功效，在以下配合参考图的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图仅是提供参考与说明之用，并非用来对本发明加以限制。
24.图2a至图2f为本发明较佳实施例的金属氧化物薄膜晶体管的制作过程中的结构示意图，本实施例中提供的金属氧化物薄膜晶体管的制作方法，包括：
25.步骤s1：如图2a所示，在基板10上形成栅极21。
26.具体地，提供基板10，基板10例如为透明的硬质或软质基板，材料在此不受限制。栅极21可以通过光刻工艺制作形成在基板10上，光刻工艺主要包括膜层沉积、光阻涂布、曝光、显影、蚀刻、去光阻等工序，此为本领域技术人员熟知，在此不赘述。栅极21可以包括钼、铝、铜和钛中的一种或多种，也可以包括由上述至少两种金属组成的合金。
27.步骤s2：如图2b所示，在基板10上形成覆盖栅极21的栅极绝缘层30。
28.栅极绝缘层30的材料可为氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)、氧化铝(alo
x
)等，或氧化硅(sio
x
)、氮氧化硅(sio
x
ny)、氧化铝(alo
x
)和氮化硅(sin
x
)中多个组合形成的多层复合材料。
29.本实施例中，为简化制程，栅极绝缘层30优选为单层的氮化硅(sin
x
)制成。
30.步骤s3：如图2c所示，在栅极绝缘层30依次沉积一层钛层4a和一层非钛金属层4b。
31.优选地，非钛金属层4b的材料为铜或钼。
32.步骤s4：如图2d所示，对非钛金属层4b图案化形成源极顶层42a和漏极顶层42b并露出部分钛层4a。
33.具体地，在光刻工艺过程中选择性地使用不损伤钛层4a的蚀刻液对该非钛金属层4b图案化形成源极顶层42a和漏极顶层42b。
34.步骤s5：如图2e所示，以源极顶层42a和漏极顶层42b为保护层对露出的钛层4a掺
杂氧离子形成钛氧化物层411。
35.具体地，对钛层4a掺杂氧离子形成钛氧化物层411的方法包括：将钛层4a暴露于氧等离子体中，其中氧等离子体条件为功率为0.47瓦每平方米(w/cm2)，工艺压力为200毫托(m torr)，然后在高温下退火处理，其中温度为280℃，退火时间为1小时。
36.上述步骤所形成的钛氧化物层411为透明的绝缘材料，且钛氧化物层411能有效地隔绝由氮化硅材料制成的栅极绝缘层30内的氢向上扩散，因此，在制作栅极绝缘层30，栅极绝缘层30只需由单层的氮化硅材料制成即可，无需额外设置氧化硅层形成多层结构用于防止氢向上扩散而影响后续形成的金属氧化物半导体层50的驱动性能。
37.在源极顶层42a和漏极顶层42b保护下，源极顶层42a和漏极顶层42b下方的钛层4a未被掺杂氧离子，保持原有的导电性能，位于源极顶层42a下方的部分钛层4a形成源极底层41a(如图2f所示)，源极底层41a与源极顶层42a形成源极421(如图2f所示)；位于漏极顶层42b下方的部分钛层4a形成漏极底层41b(如图2f所示)，漏极底层41b与漏极顶层42b形成漏极422(如图2f所示)。
38.步骤s6：如图2f所示，在源极顶层42a与漏极顶层42b之间的钛氧化物层411上方形成金属氧化物半导体层50并覆盖部分的源极顶层42a和漏极顶层42b。
39.金属氧化物半导体层50的材料可选地含有锌、铟、镓、锡、铝、硅、钪、钛、钒、钇、锆、铌、钼、铪、钽、钨和镧系金属等中的至少一种或一种以上的元素的氧化物。典型金属氧化物半导体材料有氧化铟锌(izo)、铟镓锌氧化物(igzo)、铟锡锌氧化物(itzo)、铟镓锌锡氧化物(igzto)等。本实施例中，金属氧化物半导体层50的材料是非晶态铟镓锌氧化物(igzo)。
40.本发明实施例提供的金属氧化物薄膜晶体管的制作方法，通过对先形成于金属氧化物半导体层下方的钛层掺杂氧离子形成透明绝缘的钛氧化物层阻隔栅极绝缘层的氢往金属氧化物半导体层扩散。栅极绝缘层由单层的氮化硅材料制成，不需要再额外制作用于防止氢扩散的阻隔层，金属氧化物半导体层上也无需设置蚀刻阻挡层，制程简单，且能获得驱动性能优良的金属氧化物薄膜晶体管。
41.本发明还涉及一种金属氧化物薄膜晶体管，由上述的金属氧化物薄膜晶体管的制作方法制作形成。
42.具体地，如图2f所示，金属氧化物薄膜晶体管包括：
43.基板10；
44.栅极21，形成基板10上的栅极21；
45.栅极绝缘层30，形成在基板10上并覆盖栅极21；
46.钛氧化物层411，形成在栅极绝缘层30上；
47.源极421和漏极422，形成在栅极绝缘层30上，源极421包括具有相同图案的源极底层41a和源极顶层42a，漏极422包括具有相同图案的漏极底层41b和漏极顶层42b，源极底层41a、漏极底层41b的材料为钛，源极底层41a、漏极底层41b与钛氧化物层411同层形成；源极顶层42a和漏极顶层42b位于非钛金属层(4b)；以及
48.金属氧化物半导体层50，形成在源极顶层42a与漏极顶层42b上，金属氧化物半导体层50位于源极顶层42a与漏极顶层42b之间并覆盖部分的源极顶层42a和漏极顶层42b以及位于源极顶层42a和漏极顶层42b之间钛氧化物层411。
49.进一步地，栅极绝缘层30由单层的氮化硅材料制成。
50.进一步地，非钛金属层4b的材料为铜或钼。
51.本发明还涉及一种阵列基板，包括多个上述的金属氧化物薄膜晶体管。多个该金属氧化物薄膜晶体管呈阵列排布。
52.进一步地，如图3所示，该阵列基板具有显示区域101和非显示区域102，金属氧化物薄膜晶体管设置在显示区域101。阵列基板还包括依次堆叠设置在金属氧化物半导体层50上方的第一绝缘保护层61、平坦层62、第一电极63、第二绝缘保护层64和第二电极65，第二电极65经由第一通孔64a与漏极422连接，第一通孔64a贯通第二绝缘保护层64、平坦层62和第一绝缘保护层61。本实施例中，第一电极63为公共电极，第二电极65为像素电极。阵列基板的具体结构为本领域技术人员熟知，在此不赘述。
53.非显示区域102的结构与的显示区域101结构同步制成，非显示区域102用于制成驱动电路等。具体地，非显示区域102包括与栅极21同层形成的第一金属层211、与源极底层41a和漏极底层41b同层形成的第二金属层412、与源极顶层42a和漏极顶层42b同层形成的第三金属层422、以及与第二电极65同层形成的导电层651，第一金属层211经由第二通孔30a与第二金属层412连接，第三金属层422经由第三通孔64b与导电层651连接，第三通孔64b位于第二通孔30a上方并相互贯通。其中，第二通孔30a是在制作栅极绝缘层30时形成的，第三通孔64b与第一通孔64a同时制作。本实施例仅提供一种非显示区域102的导电结构的连接方式，但并不限于此。
54.以上对本发明所提供的金属氧化物薄膜晶体管及其制作方法、阵列基板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。