基于印制电路板调试的阻抗校准设计方法以及装置与流程

1.本发明涉及印制电路板调试技术领域，尤其涉及一种基于印制电路板调试的阻抗校准设计方法、装置、计算机设备。


背景技术：

2.产品在设计时，为了达到与法规的部品例如模块/天线/双工器等器件相匹配，以达到最优的性能，pcb(printed circuit board，印制电路板)板上的射频走线会要求pcb板厂根据参考层控制阻抗。
3.虽然在pcb板厂出具的检测报告中，射频线的阻抗能控制在很小的误差之内，但板的偏差、模块的偏差、器件的偏差和天线的偏差累加，最终可能这一条射频线路的阻抗会偏出一个较大的值，这时候需要对射频线路阻抗作出调试。有时候还涉及到部品兼容问题，旧版本根据产品阻抗偏差而调出的匹配天线，因不适应新版本产品的阻抗，也需要重新调阻抗适应。
4.为了应对需要调试阻抗的情况，在射频电路的板上设计中，会预留一组以上的匹配电路，以将射频线路例如根据实施对象的不同，模块厂家修正模块，产品厂家修正pcb射频走线，天线厂家修正天线等的阻抗通过匹配电路的修改而达到性能最优。
5.在阻抗调试调试中，不可避免的，会涉及到当前阻抗的测量。运用较为广泛的方法是通过网络分析仪简称网分，通过网分的s11或者s12参数来测量阻抗。在s11参数的测量前，要先用标准件例如开路器、短路器、标准负载等对网分的端口进行一定频段的校准。但这只是对端口的校准，而在调试中，工程师会在pcb板上焊接一条馈线，用以连接pcb上的射频线路和网分。仅在端口校准的网分测试系统中，是不包括这一段馈线的，这就使得测试结果应该是馈线加上pcb射频线路的结果，而不是单纯的射频线路。单纯的端口校准后，连上一个开路的馈线，得到的并不是标准的开路史密斯圆图。
6.阻抗若是测试不准确，会产生问题难以定位例如不确定产品性能差是否为阻抗不匹配影响等和调试效率低下例如由于不知道具体阻抗，所以只能盲调盲测等问题。
7.然而，现有的基于印制电路板调试的阻抗校准设计方案，为了尽可能减少馈线的影响，一般是在网分端口校准后，再接入一段与调试时同款同长度的馈线，然后校准网分的端口延伸选项port extension(端口扩展)，将馈线所增加电气长度时延计算其中，使得所调试的频段的阻抗接近纯阻性无穷大，但是这种方式最后的端口扩展步骤，只能选择开路校准，或者短路校准的其中之一，只是近似的把馈线的影响消除，对于一些特殊工程，例如需要很长的馈线、或是需要很精密的阻抗分析中，误差就会显得较大，无法实现精确地校准出馈线开路阻抗，无法减少馈线带来的调试误差。


技术实现要素：

8.有鉴于此，本发明的目的在于提出一种基于印制电路板调试的阻抗校准设计方法、装置、计算机设备，能够实现精确地校准出馈线开路阻抗，能够减少馈线带来的调试误
差。
9.根据本发明的一个方面，提供一种基于印制电路板调试的阻抗校准设计方法，包括：在印制电路板上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，所述两块焊盘之间不焊接器件；采用将所述两块焊盘之间短路的方式，进行短路校准；在经所述短路校准后，测试所述印制电路板的开路阻抗；在经所述测试所述印制电路板的开路阻抗后，对所述印制电路板进行电气延迟校准。
10.其中，所述在印制电路板上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，所述两块焊盘之间不焊接器件，包括：在印制电路板上预留两块区域，在所述两块区域上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，所述两块焊盘之间不焊接器件。
11.其中，所述在经所述短路校准后，测试所述印制电路板的开路阻抗，包括：在经所述短路校准后，采用网分测试方式，测试所述印制电路板的开路阻抗。
12.其中，所述在经所述测试所述印制电路板的开路阻抗后，对所述印制电路板进行电气延迟校准，包括：在经所述测试所述印制电路板的开路阻抗后，采用网分校准方式，对所述印制电路板进行电气延迟校准。
13.其中，在所述在经所述测试所述印制电路板的开路阻抗后，对所述印制电路板进行电气延迟校准之后，还包括：在经对所述印制电路板进行电气延迟校准后，调试所述印制电路板关联的天线阻抗。
14.根据本发明的另一个方面，提供一种基于印制电路板调试的阻抗校准设计装置，包括：配置模块、短路校准、开路阻抗测试模块和电气延迟校准模块；所述配置模块，用于在印制电路板上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，所述两块焊盘之间不焊接器件；所述短路校准，用于采用将所述两块焊盘之间短路的方式，进行短路校准；所述开路阻抗测试模块，用于在经所述短路校准后，测试所述印制电路板的开路阻抗；所述电气延迟校准模块，用于在经所述测试所述印制电路板的开路阻抗后，对所述印制电路板进行电气延迟校准。
15.其中，所述配置模块，具体用于：在印制电路板上预留两块区域，在所述两块区域上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，所述两块焊盘之间不焊接器件。
16.其中，所述开路阻抗测试模块，具体用于：在经所述短路校准后，采用网分测试方式，测试所述印制电路板的开路阻抗。
17.其中，所述电气延迟校准模块，具体用于：在经所述测试所述印制电路板的开路阻抗后，采用网分校准方式，对所述印制电路板进行电气延迟校准。
18.其中，所述基于印制电路板调试的阻抗校准设计装置，还包括：天线阻抗调试模块；所述天线阻抗调试模块，用于在经对所述印制电路板进行电气延迟校准后，调试所述印制电路板关联的天线阻抗。
19.根据本发明的又一个方面，提供一种计算机设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如上述任一项所述的基于印制电路板调试的阻抗校准设计方法。
20.根据本发明的再一个方面，提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一项所述的基于印制电路板调试的阻抗校准设计方法。
21.可以发现，以上方案，可以在印制电路板上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络，其中，该两块焊盘之间不焊接器件，和可以采用将该两块焊盘之间短路的方式，进行短路校准，和可以在经该短路校准后，测试该印制电路板的开路阻抗，以及可以在经该测试该印制电路板的开路阻抗后，对该印制电路板进行电气延迟校准，能够实现精确地校准出馈线开路阻抗，能够减少馈线带来的调试误差。
22.进一步的，以上方案，可以在印制电路板上预留两块区域，在该两块区域上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，该两块焊盘之间不焊接器件，这样的好处是设计点较为简单。
23.进一步的，以上方案，可以在经该短路校准后，采用网分测试方式，测试该印制电路板的开路阻抗，这样的好处是能够实现降低阻抗点的分散性。
24.进一步的，以上方案，可以在经该测试该印制电路板的开路阻抗后，采用网分校准方式，对该印制电路板进行电气延迟校准，这样的好处是能够实现精确地校准出馈线开路阻抗，能够减少馈线带来的调试误差。
25.进一步的，以上方案，可以在经对该印制电路板进行电气延迟校准后，调试该印制电路板关联的天线阻抗，这样的好处是能够实现得到真实的阻抗数据。
附图说明
26.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
27.图1是本发明基于印制电路板调试的阻抗校准设计方法一实施例的流程示意图；
28.图2是本发明基于印制电路板调试的阻抗校准设计方法另一实施例的流程示意图；
29.图3是本发明基于印制电路板调试的阻抗校准设计装置一实施例的结构示意图；
30.图4是本发明基于印制电路板调试的阻抗校准设计装置另一实施例的结构示意图；
31.图5是本发明计算机设备一实施例的结构示意图。
具体实施方式
32.下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
33.本发明提供一种基于印制电路板调试的阻抗校准设计方法，能够实现精确地校准出馈线开路阻抗，能够减少馈线带来的调试误差。
34.请参见图1，图1是本发明基于印制电路板调试的阻抗校准设计方法一实施例的流程示意图。需注意的是，若有实质上相同的结果，本发明的方法并不以图1所示的流程顺序为限。如图1所示，该方法包括如下步骤：
35.s101：在印制电路板上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，该两块焊盘之间不焊接器件。
36.其中，该在印制电路板上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，该两块焊盘之间不焊接器件，可以包括：
37.在印制电路板上预留两块区域，在该两块区域上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，该两块焊盘之间不焊接器件，这样的好处是设计点较为简单。
38.s102：采用将该两块焊盘之间短路的方式，进行短路校准。
39.在本实施例中，该将该两块焊盘之间短路的方式，可以是将该两块焊盘的连接线之间的绝缘破坏后造成线间的短路，也可以是将该两块焊盘的连接线错误连接造成的短路等，本发明不加以限定。
40.s103：在经该短路校准后，测试该印制电路板的开路阻抗。
41.其中，该在经该短路校准后，测试该印制电路板的开路阻抗，可以包括：
42.在经该短路校准后，采用网分测试方式，测试该印制电路板的开路阻抗，这样的好处是能够实现降低阻抗点的分散性。
43.s104：在经该测试该印制电路板的开路阻抗后，对该印制电路板进行电气延迟校准。
44.其中，该在经该测试该印制电路板的开路阻抗后，对该印制电路板进行电气延迟校准，可以包括：
45.在经该测试该印制电路板的开路阻抗后，采用网分校准方式，对该印制电路板进行电气延迟校准，这样的好处是能够实现精确地校准出馈线开路阻抗，能够减少馈线带来的调试误差。
46.其中，在该在经该测试该印制电路板的开路阻抗后，对该印制电路板进行电气延迟校准之后，还可以包括：
47.在经对该印制电路板进行电气延迟校准后，调试该印制电路板关联的天线阻抗，这样的好处是能够实现得到真实的阻抗数据。
48.可以发现，在本实施例中，可以在印制电路板上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络，其中，该两块焊盘之间不焊接器件，和可以采用将该两块焊盘之间短路的方式，进行短路校准，和可以在经该短路校准后，测试该印制电路板的开路阻抗，以及可以在经该测试该印制电路板的开路阻抗后，对该印制电路板进行电气延迟校准，能够实现精确地校准出馈线开路阻抗，能够减少馈线带来的调试误差。
49.进一步的，在本实施例中，可以在印制电路板上预留两块区域，在该两块区域上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，该两块焊盘之间不焊接器件，这样的好处是设计点较为简单。
50.进一步的，在本实施例中，可以在经该短路校准后，采用网分测试方式，测试该印制电路板的开路阻抗，这样的好处是能够实现降低阻抗点的分散性。
51.进一步的，在本实施例中，可以在经该测试该印制电路板的开路阻抗后，采用网分校准方式，对该印制电路板进行电气延迟校准，这样的好处是能够实现精确地校准出馈线开路阻抗，能够减少馈线带来的调试误差。
52.请参见图2，图2是本发明基于印制电路板调试的阻抗校准设计方法另一实施例的流程示意图。本实施例中，该方法包括以下步骤：
53.s201：在印制电路板上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，该两块焊盘之间不焊接器件。
54.可如上s101所述，在此不作赘述。
55.s202：采用将该两块焊盘之间短路的方式，进行短路校准。
56.可如上s102所述，在此不作赘述。
57.s203：在经该短路校准后，测试该印制电路板的开路阻抗。
58.可如上s103所述，在此不作赘述。
59.s204：在经该测试该印制电路板的开路阻抗后，对该印制电路板进行电气延迟校准。
60.可如上s104所述，在此不作赘述。
61.s205：在经对该印制电路板进行电气延迟校准后，调试该印制电路板关联的天线阻抗。
62.可以发现，在本实施例中，可以在经对该印制电路板进行电气延迟校准后，调试该印制电路板关联的天线阻抗，这样的好处是能够实现得到真实的阻抗数据。
63.本发明还提供一种基于印制电路板调试的阻抗校准设计装置，能够实现精确地校准出馈线开路阻抗，能够减少馈线带来的调试误差。
64.请参见图3，图3是本发明基于印制电路板调试的阻抗校准设计装置一实施例的结构示意图。本实施例中，该基于印制电路板调试的阻抗校准设计装置30包括配置模块31、短路校准32、开路阻抗测试模块33和电气延迟校准模块34。
65.该配置模块31，用于在印制电路板上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，该两块焊盘之间不焊接器件。
66.该短路校准32，用于采用将该两块焊盘之间短路的方式，进行短路校准。
67.该开路阻抗测试模块33，用于在经该短路校准后，测试该印制电路板的开路阻抗。
68.该电气延迟校准模块34，用于在经该测试该印制电路板的开路阻抗后，对该印制电路板进行电气延迟校准。
69.可选地，该配置模块31，可以具体用于：
70.在印制电路板上预留两块区域，在该两块区域上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，该两块焊盘之间不焊接器件。
71.可选地，该开路阻抗测试模块33，可以具体用于：
72.在经该短路校准后，采用网分测试方式，测试该印制电路板的开路阻抗。
73.可选地，该电气延迟校准模块34，可以具体用于：
74.在经该测试该印制电路板的开路阻抗后，采用网分校准方式，对该印制电路板进行电气延迟校准。
75.请参见图4，图4是本发明基于印制电路板调试的阻抗校准设计装置另一实施例的
结构示意图。区别于上一实施例，本实施例所述基于印制电路板调试的阻抗校准设计装置40还包括天线阻抗调试模块41。
76.该天线阻抗调试模块41，用于在经对该印制电路板进行电气延迟校准后，调试该印制电路板关联的天线阻抗。
77.该基于印制电路板调试的阻抗校准设计装置30/40的各个单元模块可分别执行上述方法实施例中对应步骤，故在此不对各单元模块进行赘述，详细请参见以上对应步骤的说明。
78.本发明又提供一种计算机设备，如图5所示，包括：至少一个处理器51；以及，与至少一个处理器51通信连接的存储器52；其中，存储器52存储有可被至少一个处理器51执行的指令，指令被至少一个处理器51执行，以使至少一个处理器51能够执行上述的基于印制电路板调试的阻抗校准设计方法。
79.其中，存储器52和处理器51采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器51和存储器52的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器51处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器51。
80.处理器51负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器52可以被用于存储处理器51在执行操作时所使用的数据。
81.本发明再提供一种计算机可读存储介质，存储有计算机程序。计算机程序被处理器执行时实现上述方法实施例。
82.可以发现，以上方案，可以在印制电路板上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络，其中，该两块焊盘之间不焊接器件，和可以采用将该两块焊盘之间短路的方式，进行短路校准，和可以在经该短路校准后，测试该印制电路板的开路阻抗，以及可以在经该测试该印制电路板的开路阻抗后，对该印制电路板进行电气延迟校准，能够实现精确地校准出馈线开路阻抗，能够减少馈线带来的调试误差。
83.进一步的，以上方案，可以在印制电路板上预留两块区域，在该两块区域上配置两块焊盘，配置其中一块焊盘的网络为地，配置其中另一块焊盘无网络；其中，该两块焊盘之间不焊接器件，这样的好处是设计点较为简单。
84.进一步的，以上方案，可以在经该短路校准后，采用网分测试方式，测试该印制电路板的开路阻抗，这样的好处是能够实现降低阻抗点的分散性。
85.进一步的，以上方案，可以在经该测试该印制电路板的开路阻抗后，采用网分校准方式，对该印制电路板进行电气延迟校准，这样的好处是能够实现精确地校准出馈线开路阻抗，能够减少馈线带来的调试误差。
86.进一步的，以上方案，可以在经对该印制电路板进行电气延迟校准后，调试该印制电路板关联的天线阻抗，这样的好处是能够实现得到真实的阻抗数据。
87.在本发明所提供的几个实施方式中，应该理解到，所揭露的系统，装置和方法，可
以通过其它的方式实现。例如，以上所描述的装置实施方式仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
88.作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
89.另外，在本发明各个实施方式中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
90.集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施方式方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
91.以上所述仅为本发明的部分实施例，并非因此限制本发明的保护范围，凡是利用本发明说明书及附图内容所作的等效装置或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。