一种存储器的数据传输装置、数据传输方法及相关设备与流程

1.本技术涉及半导体技术领域，尤其涉及一种存储器的数据传输装置、数据传输方法及相关设备。


背景技术：

2.sram(静态随机存取存储器)阵列在使用中需要根据用户的需求进行数据传输操作。数据传输的过程是对sram进行写操作，写入部分准备数据、函数、算法等预置功能。
3.然而，现有的对于sram的数据传输装置只能接收单一位宽的传输数据，不同位宽的数据需要对应连接不同的数据传输装置，数据位宽的兼容性较差。


技术实现要素：

4.本技术实施例提供一种存储器的数据传输装置、数据传输方法及相关设备，能够提高数据传输装置对于传输数据位宽的兼容性。
5.本技术实施例的第一方面，提供一种存储器的数据传输装置，包括：
6.配置模块，所述配置模块用于获取所述存储器的位宽和传输数据的位宽；
7.处理模块，所述处理模块与所述配置模块通讯连接，响应于所述传输数据的位宽与所述存储器的位宽不匹配，所述处理模块用于基于所述存储器的位宽对所述传输数据进行位宽转换，并基于转换后的位宽将位宽转换后的所述传输数据传输至所述存储器。
8.在一些实施方式中，所述处理模块用于利用输入时钟信号对所述传输数据进行采样，得到采样数据，并基于位宽转换关系对所述采样数据进行拼接，得到拼接数据，所述位宽转换关系用于表征所述传输数据的位宽与所述存储器的位宽之间的对应关系；
9.所述处理模块还用于将输入时钟信号转换为变频时钟信号，以及利用所述变频时钟信号对所述拼接数据进行采样，以对所述传输数据进行位宽转换。
10.在一些实施方式中，所述配置模块还用于获取目标存储地址；
11.所述处理模块用于基于转换后的位宽以及所述目标存储地址将位宽转换后的所述传输数据传输至所述存储器。
12.在一些实施方式中，所述配置模块包括：
13.配置接口，所述配置接口用于获取所述存储器的位宽和所述传输数据的位宽；
14.配置寄存器，所述配置寄存器与所述配置接口通讯连接，所述配置寄存器用于存储所述存储器的位宽和所述传输数据的位宽。
15.在一些实施方式中，所述配置模块还用于获取时钟频率选择信息和分频比，所述分频比是基于所述存储器的位宽和所述传输数据的位宽确定的，所述时钟频率选择信息用于表征对所述传输信息进行分频处理或倍频处理，且所述时钟频率选择信息是基于所述分频比确定的；
16.响应于所述时钟频率选择信息表征分频处理，所述处理模块用于对所述输入时钟信号进行分频处理，以将所述输入时钟信号转换为变频时钟信号；响应于所述时钟频率选
择信息表征倍频处理，所述处理模块用于对所述输入时钟信号进行倍频处理，以将所述输入时钟信号转换为变频时钟信号。
17.在一些实施方式中，所述配置寄存器包括时钟选择寄存器和分频比选择寄存器，所述时钟选择寄存器用于存储所述时钟频率选择信息，所述分频比选择寄存器用于存储所述分频比、所述存储器的位宽以及所述传输数据的位宽。
18.在一些实施方式中，所述处理模块包括：
19.时钟选择模块，所述时钟选择模块用于基于所述时钟频率选择信息，将所述输入时钟信号转换为变频时钟信号；
20.数据分配模块，所述数据分配模块用于根据所述分频比，利用所述变频时钟信号对所述拼接数据进行采样，得到存储器接口数据信号。
21.在一些实施方式中，所述变频时钟信号包括分频时钟信号和倍频时钟信号；
22.所述时钟选择模块包括：
23.分频器，所述分频器用于将所述输入时钟信号转换为所述分频时钟信号；
24.锁相环，所述锁相环用于将所述输入时钟信号转换为所述倍频时钟信号；
25.时钟选择器，所述时钟选择器用于基于所述时钟频率选择信息，确定所述分频器接入所述数据分配模块，或，确定所述锁相环接入所述数据分配模块。
26.在一些实施方式中，所述目标存储地址包括存储器起始地址和地址长度，所述处理模块用于根据所述存储器起始地址和所述地址长度，生成存储器接口地址信号，所述存储器接口地址信号用于表征所述传输数据的存储地址。
27.在一些实施方式中，所述处理模块包括：
28.地址生成模块，所述地址生成模块用于根据所述存储器起始地址和所述地址长度，生成所述存储器接口地址信号；
29.存储接口控制模块，所述存储接口控制模块用于基于所述存储器接口地址信号将存储器接口数据信号生成存储器接口协议信号，并将所述存储器接口协议信号传输至所述存储器。
30.在一些实施方式中，所述存储接口控制模块用于同步生成至少两个所述存储器接口协议信号，其中，至少两个所述存储器接口协议信号中的所述存储器接口地址信号对应不同的所述存储器起始地址。
31.在一些实施方式中，所述配置接口兼容至少两种工业接口协议。
32.本技术实施例的第二方面，提供一种存储器的数据传输方法，包括：
33.获取存储器的位宽和传输数据的位宽；
34.响应于所述传输数据的位宽与所述存储器的位宽不匹配，基于所述存储器的位宽对所述传输数据进行位宽转换；
35.基于转换后的位宽，将位宽转换后的所述数据传输至所述存储器。
36.在一些实施方式中，所述基于所述存储器的位宽对所述传输数据进行位宽转换，包括：
37.利用输入时钟信号对所述传输数据进行采样，得到采样数据；
38.将所述输入时钟信号转换为变频时钟信号；
39.基于位宽转换关系对所述采样数据进行拼接，得到拼接数据，其中，所述位宽转换
关系用于表征所述传输数据的位宽与所述存储器的位宽之间的对应关系；
40.利用所述变频时钟信号对所述拼接数据进行采样，以对所述传输数据进行位宽转换。
41.在一些实施方式中，所述变频时钟信号包括分频时钟信号和倍频时钟信号；
42.所述将所述输入时钟信号转换为变频时钟信号，包括：
43.获取时钟频率选择信息和分频比，其中，所述分频比是基于所述存储器的位宽和所述传输数据的位宽确定的，所述时钟频率选择信息用于表征对所述传输信息进行分频处理或倍频处理，且所述时钟频率选择信息是基于所述分频比确定的；
44.响应于所述时钟频率选择信息表征分频处理，对所述输入时钟信号进行分频处理，进而将所述输入时钟信号转换为分频时钟信号；或，
45.响应于所述时钟频率选择信息表征倍频处理，对所述输入时钟信号进行倍频处理，进而将所述输入时钟信号转换为倍频时钟信号。
46.本技术实施例的第三方面，提供一种电子设备，包括：
47.存储器，所述存储器中存储有计算机程序；
48.处理器，所述处理器用于执行所述计算机程序时实现如第二方面所述的存储器的数据传输方法。
49.本技术实施例的第四方面，提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如第二方面所述的存储器的数据传输方法。
50.本技术实施例提供的存储器的数据传输装置、数据传输方法及相关设备，设置配置模块和处理模块，通过配置模块配置不同的传输数据的位宽和存储器的位宽，处理模块基于不同的存储器的位宽，将传输数据进行位宽转换，并基于转换后的位宽将位宽转换后的传输数据传输至存储器，以完成对存储器的数据传输操作。可以实现对不同位宽的存储器进行数据传输操作，还可以兼容多种位宽的传输数据，提高了存储器的数据传输装置的兼容性。
附图说明
51.图1为本技术实施例提供的一种存储器的数据传输装置的示意性结构框图；
52.图2为本技术实施例提供的一种配置模块的示意性结构框图；
53.图3为本技术实施例提供的一种处理模块的示意性结构框图；
54.图4为本技术实施例提供的另一种存储器的数据传输装置的示意性结构框图；
55.图5为本技术实施例提供的一种存储器的数据传输方法的示意性流程图；
56.图6为本技术实施例提供的一种电子设备的示意性结构框图；
57.图7为本技术实施例提供的一种计算机可读存储介质的示意性结构框图。
具体实施方式
58.为了更好的理解本说明书实施例提供的技术方案，下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明，应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明，而不是对本说明书技术方案的限定，
在不冲突的情况下，本说明书实施例以及实施例中的技术特征可以相互组合。
59.在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两个的情况。
60.sram阵列在使用中需要根据用户的需求进行初始化操作。初始化的过程是对sram进行写操作，写入部分准备数据、函数、算法等预置功能。然而，现有的对于sram的数据传输装置只能接收单一位宽的传输数据，不同位宽的数据需要对应连接不同的数据传输装置，数据位宽的兼容性较差。
61.有鉴于此，本技术实施例提供一种存储器的数据传输装置、数据传输方法及相关设备，能够提高数据传输装置对于传输数据位宽的兼容性。
62.本技术实施例的第一方面，提供一种存储器的数据传输装置，图1为本技术实施例提供的一种存储器的数据传输装置的示意性结构框图。如图1所示，本技术实施例提供的存储器的数据传输装置，包括：配置模块100，配置模块100用于获取存储器的位宽和传输数据的位宽；处理模块200，处理模块200与配置模块100通讯连接，响应于传输数据的位宽与存储器的位宽不匹配，处理模块200用于基于存储器的位宽对传输数据进行位宽转换，并基于转换后的位宽将位宽转换后的传输数据传输至存储器。示例性的，本技术实施例提供的存储器的数据传输装置可以用于存储器的初始化操作。例如，在一次存储器的初始化操作过程中，配置模块100可以配置一次初始化信息，初始化信息中包括存储器的位宽和传输数据的位宽，配置过程即获取初始化信息的过程，传输数据为对存储器进行初始化时所需的数据，在一具体实施例中，存储器的位宽与传输数据的位宽可能不一致，此时，传输数据需要经过存储器的数据传输装置传输至存储器，具体的，传输数据在存储器的数据传输装置中进行位宽转换，基于转换后的位宽将位宽转换后的传输数据传输至存储器，以此能够解决传输数据与存储器位宽不匹配，导致数据无法传输的问题。
63.不同初始化操作过程中的初始化信息可以是不同的，例如，初始化操作针对的存储器的位宽不同，则初始化信息不同；传输数据的位宽不同，则初始化信息也不同。在存储器的位宽与传输数据的位宽不相同，即不匹配的情况下，处理模块200可以基于配置模块100获取的初始化信息，将输入的传输数据进行位宽转换，以使位宽转换后的传输数据的位宽与存储器的位宽可以匹配，使得转换位宽后的传输数据能够存入存储器内，完成初始化的过程。
64.因此，本技术实施例提供的存储器的数据传输装置，通过配置模块100获取存储器的位宽和传输数据的位宽，并利用处理模块200基于存储器的位宽对传输数据进行位宽转换，可以实现对不同位宽的存储器进行数据传输操作，还可以兼容多种传输数据的位宽，提高了存储器的数据传输装置的兼容性。需要说明的是，传输数据可以包括需要预置在存储器中的某些数据、程序、函数、图表、算法或者预置功能等，本技术实施例不作具体限定。示
例性的，处理模块200可以处理的传输数据位宽的范围是小于或等于128bit(位)，则例如，传输数据的位宽是8bit，可对应存储器的位宽是8bit、16bit、32bit、64bit或128bit中的一种，还可以是存储器的位宽是64bit，使用的传输数据位宽是8bit、16bit、32bit、64bit或128bit，本技术实施例不作具体限定。
65.现有的数据传输装置，只能实现相同位宽的传输数据与存储器之间的传输，例如只能将位宽为8bit的传输数据传输至位宽为8bit的存储器，或者只能将位宽为64bit的传输数据传输至位宽为64bit的存储器，也即现有存储器的数据传输装置不具备多种数据位宽的兼容性。
66.针对现有技术存在的问题，本技术实施例提供的存储器的数据传输装置，设置有配置模块100和处理模块200，通过配置模块100获取传输数据的位宽和存储器的位宽，处理模块200基于存储器的位宽，将传输数据进行位宽转换，并基于转换后的位宽将位宽转换后的传输数据传输至存储器，以完成数据传输操作。也即，本技术的数据传输装置可以进行位宽的转换，进而实现不同位宽下的传输数据传输至存储器，提高了存储器的数据传输装置的兼容性。
67.在一些实施方式中，处理模块用于利用输入时钟信号对传输数据进行采样，得到采样数据，并基于位宽转换关系对采样数据进行拼接，得到拼接数据，位宽转换关系用于表征传输数据的位宽与存储器的位宽之间的对应关系；处理模块还用于将输入时钟信号转换为变频时钟信号，以及利用变频时钟信号对拼接数据进行采样，以对传输数据进行位宽转换。对传输数据的位宽转换可以借助于时钟信号来进行，输入时钟信号作为采样时钟信号，输入时钟信号先对位宽转换前的传输数据进行采样，得到采样数据；将采样数据按照位宽转换关系进行拼接，可以具体按照位宽转换后的对应的频率变化进行拼接，得到拼接数据；依据位宽转换关系将输入时钟信号转换为变频时钟信号，利用变频时钟信号对拼接数据采样，得到的数据可以传输至存储器进行存储。位宽转换的目的是为适应存储器的数据位宽，传输过程可以按照转换后的位宽进行。
68.在一些实施方式中，配置模块还用于获取目标存储地址；处理模块用于基于转换后的位宽以及目标存储地址将位宽转换后的传输数据传输至存储器。目标存储地址是存储器用于存储位宽转换后的传输数据的地址。示例性的，存储器中的目标存储地址存储位宽转换后的传输数据可以是存储器的初始化过程，本技术实施例不作具体限定。
69.在一些实施方式中，图2为本技术实施例提供的一种配置模块的示意性结构框图。如图2所示，配置模块100包括：配置接口110，配置接口110用于获取存储器的位宽和传输数据的位宽；配置寄存器120，配置寄存器120与配置接口110通讯连接，配置寄存器120用于存储存储器的位宽和传输数据的位宽。配置接口110主要用于获取数据，具体的，配置接口110获取外部输入的传输数据的位宽和存储器的位宽；进一步的，配置接口110还用于将外部输入的传输数据的位宽和存储器的位宽对应的信息传输至配置寄存器120中，配置寄存器120将位宽信息进行存储。
70.在一实施例中，本技术的数据传输装置可以用于存储器的初始化操作，传输数据即为初始化所需数据。需要说明的是，由于本技术的数据传输装置兼容性强，能够兼容多种位宽不同的存储器，因此，在一次存储器的初始化操作完成后，可以对配置寄存器120进行擦除操作，将配置寄存器120中存储的存储器的位宽和传输数据的位宽擦除，也即将完成初
始化操作的初始化信息删除，可以保证下一次初始化操作用到的初始化信息不受干扰，避免发生初始化信息错误匹配。
71.在一些实施方式中，配置接口110兼容至少两种工业接口协议。继续参考图2，配置接口110可以兼容三种工业接口协议，分别是i2c模式协议、spi模式协议、jtag模式协议，硬件接口可以兼容多种工业接口协议，也可以是不同工业接口协议对应不同硬件接口，本技术实施例不作具体限定。本技术实施例提供的存储器的数据传输装置，配置接口可以兼容多种工业接口协议，提高工业接口协议的兼容性。
72.本技术实施例提供的存储器的数据传输装置，通过配置接口110获取存储器的位宽和传输数据的位宽，并通过配置寄存器120存储存储器的位宽和传输数据的位宽，以便于处理模块200基于所述存储器的位宽对传输数据进行位宽转换，并基于转换后的位宽将位宽转换后的传输数据传输至存储器。
73.在一些实施方式中，配置模块还用于获取时钟频率选择信息和分频比，分频比是基于存储器的位宽和传输数据的位宽确定的，时钟频率选择信息用于表征对传输信息进行分频处理或倍频处理，且时钟频率选择信息是基于分频比确定的；响应于时钟频率选择信息表征分频处理，处理模块用于对输入时钟信号进行分频处理，以将输入时钟信号转换为变频时钟信号；响应于时钟频率选择信息表征倍频处理，处理模块用于对输入时钟信号进行倍频处理，以将输入时钟信号转换为变频时钟信号。示例性的，初始化信息可以还包括时钟频率选择信息和分频比，分频比是传输数据的位宽与存储器的位宽比值的倒数。例如，传输数据的位宽为8bit，存储器的位宽为64bit，则分频比为8:1。时钟频率选择信息用于表征分频或倍频，具体的，当分频比为8:1时，则表示需要对传输数据进行分频，此时时钟频率选择信息表征为分频处理，再例如，当分频比为16:1时，则表示需要对传输数据进行分频，此时时钟频率选择信息表征为分频处理；进一步的，当分频比为1:8时，则表示需要对传输数据进行倍频处理，此时时钟频率选择信息表征为倍频处理。需要说明的是，在实际应用中，可以用分频器实现传输数据的分频，用锁相环实现传输数据的倍频。也即当时钟频率选择信息表征为分频处理时，则启动分频器实现分频，当时钟选择信息表征为倍频处理时，则启动锁相环实现倍频。
74.在一些实施方式中，时钟频率选择信息包括分频器使能信息和倍频器使能信息。分频器使能信息对应的是选择分频器的信息，倍频器使能信息对应的是选择锁相环的信息。
75.在一些实施方式中，配置寄存器包括时钟选择寄存器和分频比选择寄存器，时钟选择寄存器用于存储时钟频率选择信息，分频比选择寄存器用于存储分频比、存储器的位宽以及传输数据的位宽。
76.在一实施例中，如图2所示，配置寄存器120包括时钟选择寄存器、分频比选择寄存器和地址选择寄存器，时钟选择寄存器用于通过配置接口110被写入时钟频率选择信息，即时钟频率选择信息存储在时钟选择寄存器内；分频比选择寄存器用于通过配置接口110被写入分频比、传输数据的位宽和存储器的位宽，即分频比、传输数据的位宽和存储器的位宽存储在分频比寄存器内；地址选择寄存器用于通过配置接口被写入存储器起始地址和地址长度，即存储器起始地址和地址长度存储在地址选择寄存器内。需要说明的是，存储器起始地址用于限定传输数据写入存储器的起始地址是什么，地址长度是用于限定传输数据写入
寄存器的地址范围。例如，存储器起始地址为0，地址长度是16bit，则存储器的用到的存储地址范围为0-15bit。
77.本技术实施例提供的存储器的数据传输装置，通过设置不同的寄存器存储不同的信息，便于信息的分类管理，还能够使得不同的寄存器向处理模块的不同器件传输对应的信息，信息传输精准高效，能够有利于提高输出传输效率。
78.在一些实施方式中，存储器起始地址为存储器的任意存储地址。在一实施例中，本技术的数据传输装置应用于存储器的初始化中，现有技术中，存储器的初始化只能从存储器的起始地址开始，但是本技术中，因为存储器的起始地址为存储器的任意地址，所以对存储器的初始化操作可以从存储器的任意存储地址开始，存储器初始化起始地址可以任意指定，在初始化阶段发生错误时，能够快速的找出发生错误的位置，初始化的灵活性更高。
79.在一些实施方式中，处理模块包括：时钟选择模块，时钟选择模块用于基于时钟频率选择信息，将输入时钟信号转换为变频时钟信号；数据分配模块，数据分配模块用于根据分频比，利用变频时钟信号对拼接数据进行采样，得到存储器接口数据信号。
80.在一些实施方式中，变频时钟信号包括分频时钟信号和倍频时钟信号；时钟选择模块包括：分频器，分频器用于将所述输入时钟信号转换为分频时钟信号；锁相环，锁相环用于将输入时钟信号转换为倍频时钟信号；时钟选择器，时钟选择器用于基于时钟频率选择信息，确定分频器接入数据分配模块，或，确定锁相环接入所述数据分配模块。
81.在一些实施方式中，目标存储地址包括存储器起始地址和地址长度，处理模块用于根据存储器起始地址和地址长度，生成存储器接口地址信号，存储器接口地址信号用于表征传输数据的存储地址。
82.在一些实施方式中，处理模块包括：地址生成模块，地址生成模块用于根据存储器起始地址和地址长度，生成存储器接口地址信号；存储接口控制模块，存储接口控制模块用于基于存储器接口地址信号将存储器接口数据信号生成存储器接口协议信号，并将存储器接口协议信号传输至存储器。
83.在一些实施方式中，图3为本技术实施例提供的一种处理模块的示意性结构框图。如图3所示，本技术实施例的处理模块包括：时钟选择模块210，时钟选择模块210用于根据分频器使能信息或倍频器使能信息，将输入时钟信号转换为变频时钟信号；数据分配模块220，数据分配模块220用于根据分频比，利用变频时钟信号对拼接数据进行采样，以得到存储器接口数据信号传输数据；地址生成模块230，地址生成模块230用于根据存储器起始地址和地址长度，生成存储器接口地址信号；存储接口控制模块240，存储接口控制模块240用于将存储器接口数据信号和存储器接口地址信号打包，以生成存储器接口协议信号，并将存储器接口协议信号传输至存储器。
84.示例性的，图4为本技术实施例提供的另一种存储器的数据传输装置的示意性结构框图。如图4所示，变频时钟信号包括分频时钟信号和倍频时钟信号；时钟选择模块210包括：分频器211，分频器211用于将输入时钟信号转换为分频时钟信号；锁相环212，锁相环212用于将输入时钟信号转换为倍频时钟信号；时钟选择器213，时钟选择器213用于根据时钟选择寄存器写入的分频器使能信息确定分频器211接入数据分配模块220，或，根据时钟选择寄存器写入的倍频器使能信息确定锁相环212接入数据分配模块220；数据分配模块220用于利用接收到的分频时钟信号或倍频时钟信号作用于传输数据，以生成存储器接口
数据信号。锁相环212和分频器211用来对输入时钟信号进行倍频和分频，传输数据位宽和内部sram的位宽存在不对等的情况，则需要根据实际位宽的情况做分解和拼接，这就需要内部的分频和倍频。在输入的传输数据位宽大于内部sram的位宽时，需要对传输数据进行分解，这时就需要倍频，反之则需要分频。分频和倍频的系数可由外部设置配置寄存器来控制。
85.示例性的，传输数据位宽为8bit，存储器的位宽为64bit，则分频比为8:1，传输数据需要进行分频处理，配置寄存器120可以通过配置接口存储传输数据，传输数据可以包括：传输数据位宽为8bit，存储器的位宽为64bit，则分频比为8:1，时钟选择信号为分频器使能信息。
86.示例性的，选择jtag模式协议为配置接口的工业接口协议，则将模式选择引脚mode[1]和mode[0]接地线。通过jtag的tap(虚拟网络设备)中的shift ar状态和shift dr状态选择写入的地址和数据。由于传输数据的位宽小于存储器的sram阵列的位宽，则需要选择分频器,且分频的比例为1:8。这时通过jtag接口写入地址为01的时钟选择寄存器，且写入的数据为0x01，0x01为分频器使能信息，0x02为倍频器使能信息，写入地址为0x03的分频比选择寄存器，且写入的数据为0x03，其中，0x01为1:2分频，0x02为1:4分频，0x03为1:8分频，0x04为1:16分频，0x05为1:32分频等,完成时钟和分频比的配置。如果存储器起始地址为32(二进制是00010000)，地址长度为64(二进制是00100000)，这时通过jtag接口写入地址为0x05的起始地址选择寄存器，且写入的数据为b00010000，写入地址为0x06的长度选择寄存器(地址选择寄存器又包括起始地址选择寄存器和长度选择寄存器)，且写入的数据为b00100000，完成存储器起始地址和地址长度的配置。通过jtag接口写入地址为0xff的状态寄存器，数据为0x01，0x01代表完成数据传输信息的配置。
[0087]
配置完成后，处理模块开始接收传输数据并且向存储器的sram阵列写入传输数据，装置完成数据传输后会反馈数据传输结束信号(init_done)给主机，主机则可以释放对装置的控制。即时钟选择器213接收到分频比8:1的信息，则时钟选择器213将分频器211接入数据分配模块220，分频器211在时钟选择器213的作用下将输入时钟信号进行8分频处理得到8分频时钟信号。输入时钟信号对8bit的传输数据进行采样，可以拼接得到64bit的传输数据，8分频时钟信号被提供给数据分配模块220，8分频时钟信号对拼接得到的64bit传输数据进行采样，经过采样可以得到64bit的数据，采样得到的64bit的数据即存储器接口数据信号，数据分配模块220可以将存储器接口数据信号传输至存储接口控制模块240。地址生成模块230则可以根据传输数据的位宽、存储器起始地址和地址长度生成存储器接口地址信号，存储器接口地址信号被传输至存储接口控制模块240。存储接口控制模块240将存储器接口地址信号和存储器接口数据信号打包生成存储器接口协议信号，存储接口控制模块240将存储器接口协议信号传输至存储器，则可以对存储器进行数据传输操作。
[0088]
在一些实施方式中，存储接口控制模块用于同步生成至少两个存储器接口协议信号，其中，至少两个存储器接口协议信号中的存储器接口地址信号对应不同的存储器起始地址。
[0089]
示例性的，存储接口控制模块用于同步生成两个存储器接口协议信号，可以实现双端口数据传输操作，两个存储器接口协议信号可以针对存储器中不同的sram阵列的存储地址进行数据存储，两个不同存储器起始地址可以通过两个存储器接口协议信号进行同步
数据传输操作，实现将传输数据分段并行存储至存储器的不同地址内，减少数据传输时间，数据传输效率更高。
[0090]
随着sram阵列容量的增大，数据传输的时间会成线性增长，本技术实施例提供的存储器的数据传输装置，采用双端口数据传输操作，可以缩短数据传输的时间，并且能够灵活的设定起始地址和存储顺序。另外，还可以根据输入的传输数据宽度进行可配置的数据宽度转换，并且可以灵活的根据使用场景进行初始地址和地址深度的选择。
[0091]
本技术实施例的第二方面，提供一种存储器的数据传输方法，应用如第一方面所述的存储器的数据传输装置，图5为本技术实施例提供的一种存储器的数据传输方法的示意性流程图。如图5所示，本技术实施例提供的存储器的数据传输方法，包括：
[0092]
s100：获取存储器的位宽和传输数据的位宽；
[0093]
s200：响应于传输数据的位宽与存储器的位宽不匹配，基于存储器的位宽对传输数据进行位宽转换；
[0094]
s300：基于转换后的位宽，将位宽转换后的传输数据传输至存储器。
[0095]
本技术实施例提供的存储器的数据传输方法，通过获取不同的传输数据的位宽和存储器的位宽，基于不同的存储器的位宽，将传输数据进行位宽转换，并基于转换后的位宽将位宽转换后的传输数据传输至存储器，以完成对存储器的数据传输操作。可以实现对不同位宽的存储器进行数据传输操作，还可以兼容多种位宽的传输数据，提高了存储器的数据传输装置的兼容性。
[0096]
在一些实施方式中，步骤s100，包括：
[0097]
利用输入时钟信号对传输数据进行采样，得到采样数据；
[0098]
将输入时钟信号转换为变频时钟信号；
[0099]
基于位宽转换关系对采样数据进行拼接，得到拼接数据，其中，位宽转换关系用于表征传输数据的位宽与存储器的位宽之间的对应关系；
[0100]
利用变频时钟信号对拼接数据进行采样，以对传输数据进行位宽转换。
[0101]
在不同的数据传输流程中获取不同的所述传输数据的位宽和/或不同的所述存储器的位宽。在不同的数据传输流程中，可以是单一的传输数据的位宽不同，可以是单一的存储器的位宽不同，还可以是两者均不同。
[0102]
在一些实施方式中，，变频时钟信号包括分频时钟信号和倍频时钟信号；
[0103]
将输入时钟信号转换为变频时钟信号，包括：
[0104]
获取时钟频率选择信息和分频比，其中，分频比是基于存储器的位宽和传输数据的位宽确定的，时钟频率选择信息用于表征对传输信息进行分频处理或倍频处理，且时钟频率选择信息是基于分频比确定的；
[0105]
响应于时钟频率选择信息表征分频处理，对输入时钟信号进行分频处理，进而将输入时钟信号转换为分频时钟信号；或，
[0106]
响应于时钟频率选择信息表征倍频处理，对输入时钟信号进行倍频处理，进而将输入时钟信号转换为倍频时钟信号。
[0107]
在一些实施方式中，所述存储器的数据传输方法，还包括：
[0108]
获取存储器起始地址和地址长度。
[0109]
利用变频时钟信号对拼接数据进行采样，以对传输数据进行位宽转换之后，还包
括：
[0110]
根据存储器起始地址和地址长度，生成存储器接口地址信号；
[0111]
基于转换后的位宽，将位宽转换后的传输数据传输至存储器，包括：
[0112]
将存储器接口数据信号和存储器接口地址信号打包，以生成存储器接口协议信号；
[0113]
基于转换后的位宽，将存储器结构协议信号传输至存储器。
[0114]
在一些实施方式中，根据存储器起始地址和地址长度，生成存储器接口地址信号，包括：
[0115]
根据存储器起始地址和地址长度，生成两个存储器接口地址信号，其中，两个存储器接口地址信号对应不同的存储器起始地址；
[0116]
将存储器接口数据信号和存储器接口地址信号打包，以生成存储器接口协议信号，包括：
[0117]
分别将两个存储器接口地址信号与对应的存储器接口数据信号打包，以生成两个存储器接口协议信号。
[0118]
同步生成两个存储器接口协议信号，可以实现双端口初始化操作，两个存储器接口协议信号可以针对存储器中不同的sram阵列的存储地址进行初始化，两个不同存储器初始化起始地址可以通过两个存储器接口协议信号进行同步初始化操作，实现将传输数据分段并行存储至存储器的不同地址内，减少初始化时间，初始化效率更高。
[0119]
随着sram阵列容量的增大，初始化的时间会成线性增长，本技术实施例提供的存储器的数据传输方法，采用双端口初始化操作，可以缩短初始化的时间，并且能够灵活的设定初始化的地址和初始化的顺序。另外，还可以根据输入的传输数据宽度进行可配置的数据宽度转换，并且可以灵活的根据使用场景进行初始地址和地址深度的选择。
[0120]
本技术实施例的第三方面，提供一种电子设备，图6为本技术实施例提供的一种电子设备的示意性结构框图。如图6所示，本技术实施例提供的电子设备，包括：
[0121]
存储模块300，存储模块300中存储有计算机程序；
[0122]
处理器400，处理器400用于执行计算机程序时实现如第二方面所述的存储器的数据传输方法。
[0123]
本技术实施例的第四方面，提供一种计算机可读存储介质，图7为本技术实施例提供的一种计算机可读存储介质的示意性结构框图。如图7所示，计算机可读存储介质500存储有计算机程序510，计算机程序510被处理器执行时实现如第二方面所述的存储器的数据传输方法。
[0124]
本领域内的技术人员应明白，本技术的实施例可提供为方法、系统、或计算机程序产品。因此，本技术可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本技术可采用在一个或多个其中包含有计算机可读程序代码的计算机可读存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
[0125]
本技术是参照根据本技术实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指
令到通用计算机、专用计算机、嵌入式计算机或者其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
[0126]
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
[0127]
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0128]
本技术实施例还提供了一种计算机程序产品，该计算机程序产品包括计算机软件指令，当计算机软件指令在处理设备上运行时，使得处理设备执行存储器的数据传输方法的流程。
[0129]
计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本技术实施例的流程或功能。计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输，例如，计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，dsl))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存储的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，dvd)、或者半导体介质(例如固态硬盘(solid state disk，ssd))等。
[0130]
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
[0131]
在本技术所提供的几个实施例中，应该理解到，所揭露的设备，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
[0132]
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0133]
另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
[0134]
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可
以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本技术各个实施例方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-only memory，rom)、随机存取存储器(random access memory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。
[0135]
尽管已描述了本说明书的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。
[0136]
显然，本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样，倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内，则本说明书也意图包含这些改动和变型在内。
[0137]
需要说明的是，在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其它实施例的相关描述。