竖直晶体管的制作方法

1.本文中所公开的实施例涉及竖直晶体管。


背景技术：

2.存储器是一种类型的集成电路系统且在计算机系统中用于存储数据。存储器可经制造成一或多个个别存储器单元阵列。可使用数字线(其也可称为位线、数据线或感测线)及存取线(其也可称为字线)来写入或读取存储器单元。感测线可沿着阵列的列导电地互连存储器单元，且存取线可沿着阵列的行导电地互连存储器单元。每一存储器单元可通过感测线及存取线的组合来唯一地寻址。
3.存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在缺失电力的情况下长时间存储数据。非易失性存储器常规地被指定为具有至少约10年的保留时间的存储器。易失性存储器会耗散且因此被刷新/重写以维持数据存储。易失性存储器可具有几毫秒或更短的保留时间。无论如何，存储器单元经配置以将存储器保持或存储在至少两种不同的可选择状态中。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个电平或状态的信息。
4.场效应晶体管是一种类型的可用于存储器单元中的电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极邻近沟道区且通过薄栅极绝缘体而与沟道区分隔开。将合适电压施加到栅极允许电流从源极/漏极区中的一者通过沟道区流动到另一者。当从栅极去除电压时，电流在很大程度上被阻止流动通过沟道区。场效应晶体管还可包含额外结构，例如作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。场效应晶体管当然也用于除了存储器电路系统之外及/或在存储器电路系统外部的集成电路系统中。


技术实现要素：

5.一方面，本公开涉及一种竖直晶体管，其包括：顶部源极/漏极区、底部源极/漏极区、竖直位于所述顶部与底部源极/漏极区之间的沟道区及可操作地横向邻近所述沟道区的栅极，所述顶部源极/漏极区与所述沟道区具有顶部界面，所述底部源极/漏极区与所述沟道区具有底部界面；所述沟道区是结晶的，且其晶粒具有小于20纳米的平均晶粒度；且所述顶部界面处或所述底部界面处的所述沟道区具有比竖直位于所述顶部及底部界面处的所述晶粒之间的所述沟道区中的所述晶粒的体积大的水平织构。
6.另一方面，本公开涉及一种竖直晶体管，其包括：顶部源极/漏极区、底部源极/漏极区、竖直位于所述顶部与底部源极/漏极区之间的沟道区及可操作地横向邻近所述沟道区的栅极，所述顶部源极/漏极区与所述沟道区具有顶部界面，所述底部源极/漏极区与所述沟道区具有底部界面；所述沟道区是结晶的，且其晶粒具有从5纳米到10纳米的平均晶粒度；且所述顶部界面处的所述沟道区具有比竖直位于所述顶部及底部界面处的所述晶粒之间的所述沟道区中的所述晶粒的体积大的水平织构。
7.进一步方面，本公开涉及一种竖直晶体管，其包括：顶部源极/漏极区、底部源极/漏极区、竖直位于所述顶部与底部源极/漏极区之间的沟道区及可操作地横向邻近所述沟道区的栅极，所述顶部源极/漏极区与所述沟道区具有顶部界面，所述底部源极/漏极区与所述沟道区具有底部界面；所述沟道区是结晶的，且其晶粒具有从5纳米到10纳米的平均晶粒度；且所述底部界面处的所述沟道区具有比竖直位于所述顶部及底部界面处的所述晶粒之间的所述沟道区中的所述晶粒的体积大的水平织构。
8.另一方面，本公开涉及一种竖直晶体管，其包括：顶部源极/漏极区、底部源极/漏极区、竖直位于所述顶部与底部源极/漏极区之间的沟道区及可操作地横向邻近所述沟道区的栅极，所述顶部源极/漏极区与所述沟道区具有顶部界面，所述底部源极/漏极区与所述沟道区具有底部界面；所述沟道区是结晶的，且其晶粒具有从5纳米到10纳米的平均晶粒度；且所述顶部界面处的所述沟道区中的至少一些所述晶粒、所述底部界面处的所述沟道区中的至少一些所述晶粒及竖直位于所述顶部及底部界面处的所述晶粒之间的所述沟道区的至少一些所述晶粒具有水平织构；所述顶部及底部界面处的所述沟道区具有比竖直位于所述顶部及底部界面处的所述晶粒之间的所述晶粒的体积大的水平织构。
附图说明
9.图1是根据本发明的实施例的竖直晶体管的示意性截面图。
10.图2是晶粒的示意性图示。
11.图3到17是根据本发明的实施例的竖直晶体管的示意性截面图。
具体实施方式
12.图1中展示根据本发明的实施例的作为构造10的部分的实例竖直晶体管14。构造10包括具有(若干)导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/绝缘性(即，本文中电性地)材料12中的任何一或多者的基础衬底11。各种材料已竖向形成在基础衬底11之上。材料可在图1描绘的材料的旁边、竖向内部或竖向外部。例如，集成电路系统的其它部分或完全制造的组件可经设置在基础衬底11上方、周围或内部的某处。仅展示一个竖直晶体管14，但构造10可包括例如制造成包含根据本发明的多个竖直晶体管的阵列的多个相同或不同构造的竖直晶体管。
13.竖直晶体管14包括顶部源极/漏极区16、底部源极/漏极区18、分别竖直位于顶部与底部源极/漏极区16、18之间的沟道区20及可操作地横向邻近(例如，横向地在其旁边)沟道区20的栅极22(即，导电材料)。栅极绝缘体24(例如，二氧化硅、氮化硅、高k材料及/或铁电材料)位于栅极22与沟道区20之间。为简洁及清楚起见，实例描绘组件仅在图1中被展示为竖直横截面。实例源极/漏极区及沟道区可例如呈伸入及伸出图1所在的页面平面的共同延伸的纵向伸长线的形式。替代地且仅举例来说，实例源极/漏极区及沟道区的水平横截面可为圆形、矩形、椭圆形、三角形等(未展示)。栅极绝缘体24及/或栅极22可在外围包围此类结构或替代地，仅举例来说，仅部分地围绕此类结构或在竖直横截面(未展示)中仅位于一个横向侧上。顶部源极/漏极区16及沟道区20可被视为具有顶部界面38且底部源极/漏极区18及沟道区20可被视为具有底部界面40。界面38及/或40被展示为平坦及水平，但可使用其它定向界面，例如对角线、锯齿状及/或波浪状界面、笔直及弯曲段的组合等。
14.仅举例来说，区16、18及20可包括适当掺杂的晶体半导体材料中的一或多者，例如硅、锗及所谓iii/v半导体材料(例如，gaas、inp、gap及gan)中的一或多者，其中源极/漏极区16及18被充分掺杂为导电且沟道区20未被掺杂或被充分掺杂为半导电以在晶体管的“导通”状态下传导且在“关断”状态下不传导。另外或替代地，沟道区20可包括氧化物半导体材料，例如氧化锌锡(zn
x
snyo，通常称为“zto”)、氧化铟锌(in
x
znyo，通常称为“izo”)、氧化锌(zn
x
o)、氧化铟镓锌(in
x
gayznzo，通常称为“igzo”)、氧化铟镓硅(in
x
gaysizo，通常称为“igso”)、氧化铟钨(in
x
wyo，通常称为“iwo
””
)、氧化铟(in
x
o)、氧化锡(sn
x
o)、氧化钛(ti
x
o)、氧化锌(zn
x
onz)、氧化镁锌(mg
x
znyo)、氧化锆铟锌(zr
x
inyznzo)、氧化铪铟锌(hf
x
inyznzo)、氧化锡铟锌(sn
x
inyznzo)、氧化铝锡铟锌(al
x
snyinzznao)、氧化硅铟锌(si
x
inyznzo)、氧化铝锌锡(al
x
znysnzo)、氧化镓锌锡(ga
x
znysnzo)、氧化锆锌锡(si
x
inyznzo)及其它类似材料中的一或多者。包含“x”、“y”、“z”及“a”中的至少一者的化学式(例如，zn
x
snyo、in
x
znyo、in
x
gayznzo、in
x
wyo、in
x
gaysizo、al
x
snyinzznao)表示遍及其一或多个区针对每一个氧原子(o)含有一种元素的“x”个原子、另一元素(如果有的话)的“y”个原子、额外元素(如果有的话)的“z”个原子及进一步元素(如果有的话)的“a”个原子的平均比的复合材料。由于所述化学式表示相对原子比而不是严格的化学结构，沟道区20的沟道材料可包括一或多种化学计量化合物及/或一或多种非化学计量化合物，且“x”、“y”、“z”及“a”的值可为整数或可为非整数。如本文中所使用，术语“非化学计量”表示并包含具有无法由明确定义的自然数的比表示且违反定比定律的元素组合物的化合物。
15.沟道区20是结晶的，且具有小于20纳米的平均晶粒度(穿过晶粒中心沿着晶粒截取的直线尺寸的平均值)。在本文献中，前面不紧跟数字百分比或其它量化形容词的“结晶”是按体积计至少90％结晶(即，按体积计具有至少90％的晶粒)的材料、区及/或结构。在一个实施例中，沟道区20的平均晶粒度不大于15纳米，在一个实施例中不大于10纳米，在一个实施例中不小于5纳米，且在一个实施例中是从5纳米到10纳米。顶部界面38处的沟道区20或底部界面40处的沟道区20(被视为个别地位于任一界面处)具有比竖直位于分别在顶部及底部界面38、40处的晶粒之间的沟道区20中的晶粒的体积大的水平织构。
16.例如，图1将沟道区20展示为具有个别地指定为30或29的个别晶粒。晶粒30的特征在于在顶部界面38或底部界面40中的一者处具有至少一个边缘或晶界的某个部分，而晶粒29竖直地位于晶粒30之间且不具有位于顶部界面38或底部界面40处的边缘或晶界的任何部分。图2示意性地展示实例个别及隔离的晶粒25及50，其可包括图1中的晶粒30或29(表示晶粒30及29在内部可为晶粒25或晶粒50)。晶粒25及50各自展示为包括晶格点52，所述晶格点52可个别地包括相应晶粒25或50中的原子、离子或分子且布置在晶面54中。晶粒50中的晶面54相对于图2所在的页面的平面水平定向，而晶粒25中的晶面54则不是。
17.图3是与图1中所展示的结构相同的结构，然而其中编号30及29已从沟道区20中的所描绘个别晶粒的内部去除。星号是在那些使其晶面如所展示那样相对于图2中的实例晶粒50水平定向的晶粒中，且此类晶面因此正交/法向于竖直晶体管14的垂线。图3展示其中顶部界面38处的沟道区20具有比竖直位于分别在顶部及底部界面38、40处的晶粒30之间的沟道区中的晶粒29的体积大的水平织构，且与晶粒29的总体积是大于还是小于任一界面38或40处的晶粒30的总体积无关的实例实施例。可使用如本文中关于其它实施例所展示及/或描述的(若干)任何其它属性或方面。
18.图3还展示其中顶部界面38及底部界面40中的仅一者处的沟道区20具有更大水平织构(在顶部界面38处)的实例实施例。此外，且在一个实例中，图3展示其中顶部界面38处的沟道区20中的全部晶粒30具有水平织构/水平晶面的实施例。图4展示实例替代实施例构造10a，其中举例来说，顶部界面38处的沟道区20a中的少于全部的晶粒30具有水平织构/水平晶面。在适当情况下使用来自上述实施例的类似编号，其中一些构造差异用后缀“a”或不同编号来指示。可使用如本文中关于其它实施例所展示及/或描述的(若干)任何其它属性或方面。
19.图5及6分别展示与上文分别关于图3及4所描述的构造类似的实例实施例构造10b及10c，其中底部界面40处的沟道区20b及沟道区20c个别地具有更大水平织构。在适当情况下使用来自上述实施例的类似编号，其中一些构造差异分别用后缀“b”或“c”来指示。可使用如本文中关于其它实施例所展示及/或描述的(若干)任何其它属性或方面。
20.图7、8、9及10分别展示替代实施例构造10d、10e、10f及10g，其中顶部界面38及底部界面40两者处的沟道区20d、20e、20f及20g个别地具有更大水平织构。在适当情况下使用来自上述实施例的类似编号，其中一些构造差异分别用后缀“d”、“e”、“f”或“g”来指示。在一些此类实施例中，顶部界面38处的通道区20*(*用作后缀以包含可具有或可不具有其它后缀的全部此类相同的数字指定组件)中的织构的量及底部界面40处的沟道区20*中的水平织构的量相对彼此相同。可使用如本文中关于其它实施例所展示及/或描述的(若干)任何其它属性或方面。
21.以上实例实施例展示竖直位于顶部界面38处及底部界面40处的晶粒30之间的沟道区20*中的晶粒29没有一个具有水平织构/水平晶面。图11、12、13、14、15、16及17分别展示替代实例实施例构造10h、10i、10j、10k、10m、10n及10p，其中竖直位于顶部界面38及底部界面40处的晶粒30之间的沟道区20*中的一些晶粒29具有水平织构/水平晶面。在适当情况下使用来自上述实施例的类似编号，其中一些结构差异分别用后缀“h”、“i”、“j”、“k”、“m”、“n”及“p”指示。可使用如本文中关于其它实施例所展示及/或描述的(若干)任何其它属性或方面。
22.在界面38或40处的沟道区20*中设置更大水平织构可改善相应源极/漏极区与沟道区之间(即，穿过此界面)的导电性。
23.可使用任何合适方法来产生如上文所展示的沟道区，且可在形成顶部源漏/区16之前或之后(理想地之前)进行所述方法。一个实例包含激光退火。仅举例来说，激光退火可使用200纳米与700纳米之间的波长、0.1j/cm2到2j/cm2(理想地，0.5j/cm2到2j/cm2)的功率、5纳秒到250纳秒的脉冲宽度、1到100的激光发射次数及从室温到450℃的衬底温度。本文中的全部退火的激光功率可根据技术人员的选择而变动。另外，对于不同激光发射，衬底温度可能变动，激光脉冲宽度也可如此。可使用多个时空激光退火步骤。替代地，举例来说，退火可包括微波退火。实例微波退火条件包含从500瓦到10,000瓦的微波功率、从室温到600℃的衬底温度、惰性环境(例如，n2、惰性气体等)、从1mtorr到大气压的压力及从1秒到12小时的时间。可使用多个时空微波退火步骤。退火可包括以上实例退火方法中的任何两者或更多者。
24.(若干)以上处理或构造可被视为是关于组件阵列，所述组件阵列形成为此类组件的单个堆叠或单个层叠或形成在此类组件的单个堆叠或单个层叠内，此类组件在下伏基础
衬底上方或作为下伏基础衬底的部分(尽管，单个堆叠/层叠可具有多个层面)。用于操作或存取阵列内的此类组件的控制及/或其它外围电路系统也可作为所完成构造的部分形成在任何地方，且在一些实施例中可在阵列之下(例如，阵列之下的cmos)。无论如何，一或多个额外的此(类)堆叠/层叠可经设置或制造在图中所展示或上文所描述的位置上方及/或下方。此外，(若干)组件阵列在不同堆叠/层叠中可相对彼此相同或不同且不同堆叠/层叠相对彼此可具有相同厚度或不同厚度。中介结构可经设置在竖直紧邻的堆叠/层叠(例如，额外电路系统及/或电介质层)之间。而且，不同堆叠/层叠可相对彼此电耦合。可单独地及循序地(例如，一个在另一个顶上)制造多个堆叠/层叠，或可基本上同时制造两个或更多个堆叠/层叠。
25.上文所论述的组合件及结构可用于集成电路/电路系统中且可并入电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可为广泛范围的系统中的任一者，例如举例来说相机、无线装置、显示器、芯片组、机顶盒、游戏机、照明装置、车辆、时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等。
26.在本文献中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“之下”、“下面”、“上”、“下”大体上指代竖直方向。“水平”是指沿着主衬底表面的大体方向(即，在10度内)并可相对于在制造期间处理衬底的方向，且竖直是大体上正交于水平的方向。“完全水平”指代沿着主衬底表面的方向(即，与其不成角度)并可相对于在制造期间处理衬底的方向，且“完全竖直”是与完全水平成90
°
。此外，如本文中所使用的“竖直”及“水平”是相对彼此且独立于衬底在三维空间中的定向的大体上垂直的方向。另外，“竖向延伸(elevationally-extending/extend(ing)elevationally)”是指与完全水平成至少45
°
角的方向。此外，相对于场效应晶体管的“竖向延伸(extend(ing)elevationally/elevationally-extending)”、“水平延伸(extend(ing)horizontally/horizontally-extending)”等指代电流在操作时在源极/漏极区之间流动所沿着的晶体管的沟道长度的定向。对于双极结型晶体管，“竖向延伸(extend(ing)elevationally、elevationally-extending)”、“水平延伸(extend(ing)horizontally、horizontally-extending)”等指代电流在操作时在发射极与集电极之间流动所沿的基极长度的方向。在一些实施例中，竖向延伸的任何组件、特征及/或区竖直延伸或在垂线的10
°
内延伸。
27.此外，“在
…
正上方”、“在
…
正下方”及“在
…
正下”要求两个所陈述区/材料/组件相对彼此的至少一些横向重叠(即，水平地)。而且，前面没有“正”的“上方”的使用仅要求所述所陈述区/材料/组件的在另一所陈述区/材料/组件上方的某个部分在另一所陈述区/材料/组件竖向外部(即，独立于两个所陈述区/材料/组件是否存在任何横向重叠)。类似地，前面没有“正”的“下方”及“之下”的使用仅要求所述所陈述区/材料/组件在另一所陈述区/材料/组件下方/之下的某个部分在另一所陈述区/材料/组件竖向内部(即，独立于两个所陈述区/材料/组件是否存在任何横向重叠)。
28.本文中所描述的材料、区及结构中的任一者可为同质的或非同质的，且无论如何在其所覆盖的任何材料之上可为连续的或不连续的。在为任何材料提供一或多种实例组合物的情况下，那种材料可包括此一或多种组合物、基本上由其组成或由其组成。此外，除非另有陈述，否则可使用任何合适的现存或未来开发的技术来形成每种材料，例如原子层沉
积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入。
29.另外，“厚度”本身(没有前面的方向形容词)被定义为从具有不同组合物的紧邻材料的或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本上恒定的厚度或可变厚度。如果厚度可变，那么除非另有指示，否则厚度是指平均厚度，且由于厚度可变，此材料或区将具有某个最小厚度及某个最大厚度。如本文中所使用，“不同组合物”仅要求两种所陈述材料或区的可彼此直接抵靠的那些部分在化学及/或物理上不同，例如前提是此类材料或区不是同质的。如果两种所陈述材料或区不彼此直接抵靠，那么“不同组合物”仅要求两种所陈述材料或区的彼此最接近的那些部分在化学及/或物理上不同，前提是此类材料或区不是同质的。在本文献中，当材料、区或结构相对彼此存在至少某个物理触摸接触时，所陈述材料、区或结构彼此“直接抵靠”。相比之下，前面没有“直接”的“之上”、“上”、“邻近”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中(若干)中介材料、(若干)区或(若干)结构导致所陈述材料、区或结构相对彼此没有物理触摸接触的构造。
30.在本文中，区-材料-组件相对彼此“电耦合”的前提是在正常操作时电流能够从一者连续地流动到另一者且在充分生成亚原子正及/或负电荷时主要通过移动亚原子正及/或负电荷来进行此流动。另一电子组件可位于区-材料-组件之间且电耦合到区-材料-组件。相比之下，当区-材料-组件被称为“直接电耦合”时，在直接电耦合的区-材料-组件之间没有中介电子组件(例如，没有二极管、晶体管、电阻器、换能器、开关、熔丝等)。
31.本文献中“行”及“列”的任何使用是为了方便区分特征的一个系列或定向与特征的另一系列或定向且已或可沿着其形成组件。“行”及“列”独立于功能关于区、组件及/或特征的任何系列同义地使用。无论如何，行可为笔直及/或弯曲的及/或相对彼此平行及/或不平行，列也可如此。此外，行与列可成90
°
或成一或多个其它角度(即，除了直角之外)相对彼此相交。
32.本文中的导电/导体/传导材料中的任一者的组合物可为金属材料及/或导电掺杂的半导电/半导体/半传导材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金及任何一或多种导电金属化合物中的任一者或组合。
33.在本文中，关于蚀刻(etch/etching)、去除(removing/removal)、沉积及/或形成(forming/formation)的“选择性”的任何使用是一种所陈述材料相对于另一(若干)所陈述材料以至少2:1的体积比如此作用的这样一种动作。此外，选择性地沉积、选择性地生长或选择性地形成的任何使用是针对沉积、生长或形成的至少前75埃相对于另一所陈述材料或若干材料以至少2:1的体积比沉积、生长或形成一种材料。
34.除非另有指示，否则本文中“或”的使用涵盖任一者及两者。
35.结论
36.在一些实施例中，一种竖直晶体管包括：顶部源极/漏极区、底部源极/漏极区、竖直位于所述顶部与底部源极/漏极区之间的沟道区及可操作地横向邻近所述沟道区的栅极。所述顶部源极/漏极区与所述沟道区具有顶部界面，且所述底部源极/漏极区与所述沟道区具有底部界面。所述沟道区是结晶的，且其晶粒具有小于20纳米的平均晶粒度。所述顶部界面处或所述底部界面处的所述沟道区具有比竖直位于所述顶部及底部界面处的所述晶粒之间的所述沟道区中的所述晶粒的体积大的水平织构。
37.在一些实施例中，一种竖直晶体管包括：顶部源极/漏极区、底部源极/漏极区、竖直位于所述顶部与底部源极/漏极区之间的沟道区及可操作地横向邻近所述沟道区的栅极。所述顶部源极/漏极区与所述沟道区具有顶部界面，且所述底部源极/漏极区与所述沟道区具有底部界面。所述沟道区是结晶的，且其晶粒具有从5纳米到10纳米的平均晶粒度。所述顶部界面处的所述沟道区具有比竖直位于所述顶部及底部界面处的所述晶粒之间的所述沟道区中的所述晶粒的体积大的水平织构。
38.在一些实施例中，一种竖直晶体管包括：顶部源极/漏极区、底部源极/漏极区、竖直位于所述顶部与底部源极/漏极区之间的沟道区及可操作地横向邻近所述沟道区的栅极。所述顶部源极/漏极区与所述沟道区具有顶部界面且所述底部源极/漏极区与所述沟道区具有底部界面。所述沟道区是结晶的，且其晶粒具有从5纳米到10纳米的平均晶粒度。所述底部界面处的所述沟道区具有比竖直位于所述顶部及底部界面处的所述晶粒之间的所述沟道区中的所述晶粒的体积大的水平织构。
39.在一些实施例中，一种竖直晶体管包括：顶部源极/漏极区、底部源极/漏极区、竖直位于所述顶部与底部源极/漏极区之间的沟道区及可操作地横向邻近所述沟道区的栅极。所述顶部源极/漏极区与所述沟道区具有顶部界面，且所述底部源极/漏极区与所述沟道区具有底部界面。所述沟道区是结晶的，且其晶粒具有从5纳米到10纳米的平均晶粒度。所述顶部界面处的所述沟道区中的至少一些所述晶粒、所述底部界面处的所述沟道区中的至少一些所述晶粒及竖直位于所述顶部及底部界面处的所述晶粒之间的所述沟道区的至少一些所述晶粒具有水平织构。所述顶部及底部界面处的所述沟道区具有比竖直位于所述顶部及底部界面处的所述晶粒之间的所述晶粒的体积大的水平织构。
40.依照法规，本文中所公开的标的物已以或多或少特定于结构及方法特征的语言进行描述。然而，应理解，权利要求书不限于所展示及描述的特定特征，因为本文中所公开的手段包括实例实施例。因此，权利要求书应被赋予按字面表述的全范围，且应根据等效原则进行适当解释。