半导体设备及其制造方法与流程

半导体设备及其制造方法
1.相关申请的交叉引用
2.本技术要求于2020年11月30日向韩国知识产权局提交的第10-2020-0164307号韩国专利申请的优先权及其权益，其全部内容通过引用并入本文。
技术领域
3.本公开涉及一种包括沟槽栅极的半导体设备及其制造方法。


背景技术：

4.金属氧化物半导体场效应晶体管(在下文中被称为“mosfet”)是可以根据栅极控制件传导电流的三端器件，特别是用于要求高电压和大电流的开关的功率半导体mosfet。
5.同时，碳化硅(sic)功率器件在高电压和高电流特性方面优于硅(si)器件，因此研究和使其商业化正在积极进行中。在满足大电流的结构中，在具有沟槽栅极的沟槽栅极mosfet中，栅极的多晶硅(poly-si)和栅极流道通过栅极末端的多晶硅连接，并且栅极流道再次连接到用于施加电压的栅极焊盘。
6.在该结构中，在沟槽终止处的栅极末端(沟槽边缘部分)存在阶跃，使得电场集中，这致使电场集中在沟槽边缘部分的氧化膜上，从而致使氧化膜毁坏。这是降低沟槽栅极mosfet中击穿电压的现象，并且是使要求高电压的功率半导体mosfet的性能劣化的因素。
7.在本背景技术段中公开的上述信息仅用于增强对本公开背景的理解，并且因此它可能包含不构成本领域普通技术人员在本国已知的现有技术的信息。


技术实现要素：

8.本公开的目的是提供一种半导体设备，该半导体设备通过减弱集中在沟槽边缘部分的电场而具有提高的击穿电压。
9.本公开的另一目的是提供一种半导体设备的制造方法，该方法不要求开发新的工艺技术。
10.根据本公开的一个实施例，一种半导体设备，包括：导电区域；末端区域，该末端区域位于导电区域终止的部分处；以及连接区域，该连接区域位于导电区域与末端区域之间，在该半导体设备中，导电区域包括：n 型衬底；n-型层，该n-型层位于n 型衬底的第一表面处；以及p型区域，该p型区域位于n-型层上，以及栅电极，该栅电极填充穿透p型区域并且位于n-型层中的沟槽的内侧，并且位于导电区域终止部分处的沟槽的侧壁是倾斜的。
11.沟槽的底部表面与倾斜侧壁之间的角度可以大于90度且小于180度。
12.沟槽的底部表面与倾斜侧壁之间的角度可以大于135度且小于160度。
13.沟槽的倾斜侧壁下方的区域可以填充有绝缘材料。
14.沟槽的倾斜侧壁下方的区域可以是n-型层和p型区域堆叠之处。
15.沟槽的倾斜侧壁可以具有向下凹的形状。
16.沟槽的倾斜侧壁可以具有向上凸的形状。
17.连接区域可以包括：n 型衬底；n-型层，该n-型层位于n 型衬底的第一表面中；p型区域，该p型区域位于n-型层上；下栅极流道，该下栅极流道位于p型区域上并且连接到栅电极；末端氧化层，该末端氧化层位于下栅极流道上；以及上栅极流道，该上栅极流道位于末端氧化层上。
18.与沟槽底部表面和下栅极流道连接的沟槽的侧壁可以是倾斜的。
19.氧化物层可以包括使下栅极流道的部分暴露的接触孔，并且上栅极流道可以通过氧化物层的接触孔与下栅极流道接触。
20.导电区域可以包括位于栅电极上的氧化物层和位于氧化物层上并且与栅电极绝缘的源电极。
21.导电区域、连接区域、末端区域或其组合可以包括位于衬底的第二表面上的漏电极。
22.根据本公开的另一实施例，一种半导体设备的制造方法，包括：在n 型衬底的第一表面上形成n-型层，该n 型衬底包括导电区域、位于导电区域终止的部分处的末端区域，以及位于导电区域和末端区域之间的连接区域；蚀刻n-型层以形成沟槽；以及在沟槽中形成栅电极，其中在沟槽的形成中，位于导电区域终止的部分处的沟槽的侧壁被蚀刻成倾斜的。
23.半导体设备的制造方法还可以包括在n-型层上形成p型区域。
24.在即使在将形成沟槽的区域中形成p型区域之后，p型区域和n-型层可以经蚀刻使得沟槽的侧壁是倾斜的。
25.沟槽的形成可以包括在蚀刻将形成沟槽的区域之后，用绝缘材料填充经蚀刻的区域，并且湿法蚀刻绝缘材料使得沟槽的侧壁是倾斜的。
26.半导体设备的制造方法还可以包括：在栅电极上形成氧化物层；以及在氧化物层上形成源电极。
27.半导体设备的制造方法还可以包括在n 型衬底的第二表面上形成漏电极。
28.在本公开的半导体设备中，通过减弱集中在沟槽边缘部分的电场来提高击穿电压。
29.此外，由于本公开的半导体设备的制造方法可以使用离子注入工艺和外延工艺来制造，因此不要求开发新的工艺技术。
附图说明
30.图1是示出根据本公开的一个实施例的半导体设备的横截面的视图。
31.图2是示出根据本公开的另一实施例的半导体设备的横截面的视图。
32.图3是示出根据本公开的另一实施例的半导体设备的横截面的视图。
33.图4是示出根据本公开的另一实施例的半导体设备的横截面的视图。
34.图5是示出根据本公开的另一实施例的半导体设备的横截面的视图。
35.图6是示出根据本公开的另一实施例的半导体设备的横截面的视图。
36.图7是示出根据本公开的一个实施例的半导体设备的制造方法的视图。
37.图8是示出根据本公开的另一实施例的半导体设备的制造方法的视图。
38.图9是示出根据本公开的另一实施例的半导体设备的制造方法的视图。
39.图10是示出根据本公开的另一实施例的半导体设备的制造方法的视图。
40.图11是示出针对模拟根据实施例1-1至实施例1-3和实施例2-1至实施例2-3的半导体设备的关闭状态下的电场分布的结果的图片。
41.图12是示出针对模拟根据比较示例1的半导体设备的关闭状态下的电场分布的结果的图片。
具体实施方式
42.将参考附图来详细描述本公开的实施例。然而，本公开不限于本文描述的实施例，而可以被具体化为其他形式。相反，本文描述的实施例被提供以彻底地并完全地理解所公开的内容，并且以向本领域普通技术人员充分传达本公开的思想。
43.在附图中，为了清楚起见，层和区域的厚度都被夸大。应当注意的是，当一层被称为在另一层或衬底“上”时，它可以直接形成在另外一层或另外一衬底上，或者可以通过插入其间的第三层形成在另外一层或另外一衬底上。在整个本说明书中，相同的组成元件由相同的参考标号表示。
44.图1是示出根据本公开的一个实施例的半导体设备的横截面的视图。图1是沿着水平方向向栅电极延伸的方向截取的横截面图。
45.参考图1，该半导体设备包括导电区域a、连接区域b以及末端区域c。导电区域a是当施加正向电压时电流流过的区域，末端区域c是位于导电区域a终止的部分中的区域，并且连接区域b是位于导电区域a与末端区域c之间的区域。
46.该半导体设备包括n 型衬底100、n-型层200、p型区域400、p型末端结构450、栅电极700、下栅极流道750、上栅极流道850、源电极800以及漏电极900。
47.特别地，n 型衬底100可以是n 型碳化硅衬底。n-型层200位于n 型衬底100的第一表面上。
48.沟槽210位于导电区域a的n-型层200中。p型区域400位于沟槽210的一侧和n-型层200上。
49.可选地，n 型区域(未示出)可以位于沟槽210的一侧上，并且可以位于p型区域400内。另外，p 型区域(未示出)可以位于p型区域400内，并且可以位于n 型区域(未示出)的一侧上。
50.栅极绝缘层610位于沟槽210内侧，并且栅电极700位于栅极绝缘层610上。栅电极700填充沟槽210的内侧，并且可以突出到沟槽210之外。栅电极700可以包括多晶硅或金属。
51.氧化物层630位于栅电极700上。可选地，氧化物层630也可以位于n 型区域(未示出)、p 型区域(未示出)或p型区域400上。
52.源电极800位于氧化物层630上。源电极800通过氧化物层630与栅电极700绝缘。源电极800可以包括欧姆金属。
53.位于邻近末端区域c设置的沟槽210一侧上的p型区域400延伸到连接区域b。末端绝缘层620可以位于p型区域400上。末端绝缘层620可以包括与栅极绝缘层610相同的材料。
54.下栅极流道750位于末端绝缘层620上。下栅极流道750连接到邻近末端区域c设置的栅电极700，并且作为示例，它可以连接到突出到沟槽210外侧的栅电极700。下栅极流道750可以是与栅电极700相同的材料，并且可以包括多晶硅或金属。
55.末端氧化物层640位于下栅极流道750和末端绝缘层620上，并且上栅极流道850位
于末端氧化物层640上。末端氧化物层640可以包括与氧化物层630相同的材料。上栅极流道850可以包括与源电极800相同的材料。
56.末端氧化物层640包括使下栅极流道750的部分暴露的接触孔，并且上栅极流道850可以通过接触孔与下栅极流道750接触。下栅极流道750和上栅极流道850用于向栅电极700快速施加栅电压。
57.p型末端结构450位于末端区域c的n-型层200中。p型末端结构450包括注射有p型离子的多个区域，并且注射有p型离子的区域以预先确定的间隔彼此间隔开。
58.注入有p型离子以用于形成p型末端结构450的区域的厚度小于沟槽210的深度。另外，注入有p型离子以用于形成p型末端结构450的区域的厚度可以与p型区域400的部分的厚度相同。
59.末端绝缘层620和末端氧化物层640向上延伸至末端区域c的p型末端结构450和n-型层200。
60.漏电极900位于n 型衬底100的第二表面上。漏电极900可以包括欧姆金属。在此，n 型衬底100的第二表面位于与n 型衬底100的第一表面相对的一侧上。
61.另一方面，沟槽210的侧壁212是倾斜的。也就是说，由沟槽210的底部表面211和侧壁212形成的角度不是垂直的(90度)。
62.包括倾斜侧壁212的沟槽210可以是导电区域a终止的部分，也就是说，可以是最靠近末端区域c设置的沟槽210。相应地，与沟槽210的底部表面211和下栅极流道750连接的沟槽210的侧壁212是倾斜的。
63.对于在沟槽210内侧形成的栅电极700，在沟槽210终止的沟槽边缘部分上，栅电极700和上栅极流道850通过栅电极700的末端部分处的下栅极流道750连接，并且当由沟槽210的底部表面211和侧壁212形成的角度是垂直的(90度)时，阶跃形成，然后电场集中。正由于此，电场在沟槽边缘部分的氧化物层中集中，并且氧化物层被破坏。
64.在根据一个实施例的半导体设备中，通过使最靠近末端区域c设置的沟槽210的侧壁倾斜，可以减弱集中在沟槽边缘部分上的电场，从而提高击穿电压。也就是说，当倾斜侧壁212被引入到沟槽210中时，集中在沟槽边缘的垂直部分中的电场以倾斜的形状分散，从而削弱了施加到氧化物层的电场。在相同的电压下，施加到氧化物层的电场被削弱，因此氧化物层的可靠性在重复操作中增加，并且击穿电压可以随着要施加的最大电压的增加而增加。
65.由沟槽210的底部表面211和倾斜侧壁212形成的角度可以大于90度且小于180度，例如大于135度且小于160度或更小。
66.沟槽210的倾斜侧壁212下方的区域215可以填充有绝缘材料。
67.沟槽210的倾斜侧壁212下方的区域215是被倾斜侧壁212、在沟槽210的倾斜侧壁212与底部表面211的交点处水平延伸的线，以及在倾斜侧壁212与下栅极流道750的交点处垂直延伸的线包围的区域。
68.绝缘材料可以是与栅极绝缘层610相同的材料。
69.也就是说，在图1中，倾斜绝缘层形成在沟槽边缘部分上，但是绝缘层朝向沟槽边缘末端形成得更厚，使得电场沿着斜坡平缓地增加，从而减弱电场集中现象。
70.图2是示出根据本公开的另一实施例的半导体设备的横截面的视图。
71.参考图2，n-型层200和p型区域400被堆叠在沟槽210的倾斜侧壁212下方的区域215中。栅极绝缘层610也可以位于沟槽210的倾斜侧壁212上。
72.也就是说，在图2中，在通过将沟槽本身形成为倾斜的而保持栅极绝缘层610的厚度不变的同时，电场沿着倾斜平缓地上升，从而减弱电场集中现象。
73.图3至图6是示出根据本公开的另一实施例的半导体设备的横截面的视图。
74.沟槽210的倾斜侧壁212的横截面形状不限于如图1所示的直线，而其可以如图3和图4所示向上凸，或者如图5和图6所示向下凹。在此，沟槽210的倾斜侧壁212的顶部是朝向栅电极700的方向，并且底部是朝向n-型层200的方向。
75.图3和图5示出了如图1所示沟槽210的倾斜侧壁212下方的区域215填充有绝缘材料填充的情况，并且图4和图6示出了如图2所示n-型层200和p型区域400被堆叠在沟槽210的倾斜侧壁212下方的区域215中的情况。
76.图7和图8是示出根据本公开的一个实施例的半导体设备的制造方法的视图。
77.在下文中，参考图7和图8来描述图2中示出的半导体设备的制造方法。
78.在制备n 型衬底100之后，在n 型衬底100的第一表面上形成n-型层200。
79.n 型衬底100和n-型层200包括导电区域a、连接区域b以及末端区域c。n-型层200可以通过外延生长或通过注入n-型离子来形成。
80.在导电区域a和连接区域b中形成p型区域400，并且在末端区域c中形成p型末端结构450。p型区域400通过在n-型层200的上部中注入p型离子而形成。将邻近末端区域c设置的p型区域400形成为延伸至连接区域b，并且形成为与p型末端结构450间隔开。
81.p型末端结构450通过在末端区域c的n-型层200的上表面上注入p型离子而形成。p型末端结构450包括注射有p型离子的多个区域，并且注射有p型离子的区域以预先确定的间隔彼此间隔开。
82.也可以在将形成沟槽210的区域中形成p型区域400。在这种情况下，沟槽210通过蚀刻导电区域a的n-型层200和p型区域400而形成。在这种情况下，蚀刻n-型层200和p型区域400，使得沟槽210的侧壁212位于导电区域a终止的部分处。用于蚀刻n-型层200和p型区域400的方法可以使用湿法蚀刻，并且有可能通过改变湿法蚀刻的工艺条件以各种方式来改变沟槽210的侧壁212的倾斜角、形状以及斜面曲率。
83.当形成沟槽210时，除了要形成沟槽210的区域之外，可以在n-型层200和p型区域400上形成硬掩模660。可以将硬掩模660形成到与沟槽210的倾斜侧壁212邻接沟槽210的底部表面211的位置相对应的上点。例如，硬掩模660可以包括si2n3。
84.在沟槽210内侧形成栅极绝缘层610，并且在末端区域c的p型末端结构450和n-型层200上形成末端绝缘层620。栅极绝缘层610和末端绝缘层620可以包括相同的材料。
85.接下来，在栅绝缘层610上形成栅电极700，并且在末端绝缘层620上形成下栅极流道750。
86.接下来，在栅电极700上形成氧化物层630，并且在下栅极流道750上形成末端氧化物层640。
87.在末端氧化物层640中形成接触孔之后，在导电区域a中形成源电极800，并且在连接区域b中形成上栅极流道850。接下来，在n 型衬底100的第二表面上形成漏电极900。
88.图9和图10是示出制造根据本公开的另一实施例的半导体设备的方法的视图。
89.参考图9和图10来描述图1中示出的半导体设备的制造方法。
90.针对形成n 型衬底100、n-型层200、p型区域400和p型末端结构450的内容与上文描述相同。
91.蚀刻导电区域a的n-型层200和p型区域400以蚀刻将形成沟槽210的区域。要形成沟槽210的区域填充有绝缘材料。绝缘材料670可以是与栅极绝缘层610相同的材料。
92.蚀刻绝缘材料670使得位于导电区域a终止的部分中的沟槽210的侧壁212是倾斜的。用于蚀刻绝缘材料670的方法可以使用湿法蚀刻，并且有可能通过改变湿法蚀刻的工艺条件以各种方式来改变沟槽210的侧壁212的倾斜角、形状以及斜面曲率。
93.此外，通过留下一些绝缘材料670，栅极绝缘层610可以与沟槽210同时形成。
94.此后，形成末端绝缘层620、栅电极700、下栅极流道750、氧化物层630、末端氧化物层640、源电极800、上栅极流道850和漏电极900的内容与上文描述相同。
95.如上所述，由于半导体设备的制造方法可以使用现有的离子注入工艺和外延工艺来执行，因此不要求开发新的工艺技术。
96.[实验性示例1：测量半导体设备的击穿电压和氧化物层的最大电场]
[0097]
在实施例1中，半导体设备用图1中示出的结构来制造，并且在这种情况下，沟槽侧壁的倾斜角形成为160度，而在实施例2中，半导体设备用图2中示出的结构来制造，并且沟槽侧壁的倾斜角形成为160度。比较例1是其中沟槽侧壁的倾斜角为90度的情况，如现有技术中一样。
[0098]
对于实施例1、实施例2以及比较例1的半导体设备，使用sentaurus tcad(新思科技)来测量击穿电压和氧化层的最大电场，并且结果总结在表1中。
[0099][0100]
表1
[0101]
参考表1，对于实施例1的半导体设备，953.1v击穿电压与比较例1的半导体设备的749.4v击穿电压相比增加了27.2％，对于实施例2的半导体设备，1100v击穿电压与比较例1的半导体设备的749.4v击穿电压相比增加了49.8％。
[0102]
另外，在700v的相同电压下，对于实施例1的半导体设备，5.148v/cm2氧化物层电场值与比较例1的半导体设备的5.753v/cm2氧化物层电场值相比下降了10.5％，对于实施例2的半导体设备，4.433v/cm2氧化物层电场值与比较例1的半导体设备的5.753v/cm2氧化物层电场值相比下降了22.9％。
[0103]
[实验性示例2：依赖于沟槽侧壁的倾斜角变化的半导体设备的击穿电压测量]
[0104]
在实施例1-1至实施例1-3中，半导体设备用图1中示出的结构来制造，并且沟槽侧壁的倾斜角分别形成为135度、150度、160度，并且在实施例2-1至实施例2-3中，半导体设备用图2中示出的结构来制造，并且沟槽侧壁的倾斜角分别形成为135度、150度以及160度。比较例1是其中沟槽侧壁的倾斜角为90度的情况，如现有技术中一样。
[0105]
对于实施例1-1至实施例1-3、实施例2-1至实施例2-3以及比较例1的半导体设备，通过使用sentaurus tcad(新思科技)来测量击穿电压和氧化物层最大电场，并且结果总结在表2、图11以及图12中。
[0106]
图11是示出模拟根据实施例1-1至实施例1-3和实施例2-1至实施例2-3的半导体设备的关闭状态下的电场分布的结果的图片。在图11中，从左上角到右侧的图片分别表示针对实施例1-1至实施例1-3的结果，从左下角到右侧的图片分别表示针对实施例2-1至实施例2-3的结果。
[0107]
图12是示出针对模拟根据比较例1的半导体设备的关闭状态下的电场分布的结果的图片。
[0108]
在图11和图12中，红色圆圈指示电场集中区域。
[0109]
[0110][0111]
表2
[0112]
参考表2、图11以及图12，与实施例1-1的半导体设备的沟槽侧壁的135度倾斜角相比，在实施例1-2的半导体设备的沟槽侧壁的150度倾斜角中，击穿电压增加了27.6％，并且在实施例1-3的半导体设备的沟槽侧壁的160度倾斜角中，击穿电压增加了48.9％。
[0113]
另外，与实施例2-1的半导体设备的沟槽侧壁的135度倾斜角相比，在实施例2-2的半导体设备的沟槽侧壁的150度倾斜角中，击穿电压增加了31.3％，并且在实施例2-3的半导体设备的沟槽侧壁的160度倾斜角中，击穿电压增加了51.4％。
[0114]
因此，可以印证的是，电场分散效应随着沟槽侧壁的倾斜角增加而增加。
[0115]
虽然已经结合目前被认为是具有实用性的实施例描述了本公开，但是应当理解的是，本公开不限于所公开的实施例。反之，本公开旨在覆盖被包括在所附权利要求的精神和范围内的各种修改和等同布置。