一种对高速串行接口传输的并行信号进行实时滤波的方法与流程

1.本发明属于高速信号采集与处理技术领域，更为具体地讲，涉及一种对高速串行接口传输的并行信号进行实时滤波的方法。


背景技术：

2.随着新一代5g nr(5g new radio)、wifi6e等技术的兴起，通信数据率日益增加，往往需要达到十几gbps甚至数十几gbps，已经远远超出传统cmos和lvds接口技术的传输极限。目前，只能通过新接口标准的高速串行接口，如jesd204b来实现高速高精度adc和后端逻辑处理器件之间的传输。
3.jesd204b是一种高速串行接口，其基本原理是将高数据率的输入信号转换成相对低速的若干路并行信号，以易于后端逻辑器件进行接收和处理。然而由于总的数据率太高，逻辑器件通常只能对并行信号进行无差异传输。
4.图1是现有技术对高速串行结构传输的并行信号进行滤波的示意图。
5.一旦涉及对串行信号进行算法处理，如图1所示的滤波处理，高速串行接口将输入的模拟信号转换为数字信号x[n]，然后以d个并行信号x0[n],x1[n],
…
,x
d-1
[n]输出，传统的处理方式只能先将并行信号进行存储，进而传输至上位机软件后进行拼接得到数字信号x[n]进行滤波处理，得到滤波后的信号y[n]，实时性差，且只能对存储器中有限长度的数据进行处理，无法达到对数字信号x[n]进行连续处理的目的，效率很低。


技术实现要素：

[0006]
本发明的目的在于克服现有技术的不足，提出一种对高速串行接口传输的并行信号进行实时滤波的方法，以便对高速串行接口转换得到的数字信号x[n]进行实时滤波处理，提高滤波的效率和实时性。
[0007]
为实现上述发明目的，本发明对高速串行接口传输的并行信号进行实时滤波的方法，其特征在于，包括以下步骤：
[0008]
(1)、依据高速串行接口对于输入的模拟信号x(t)进行采样得到数字信号x[n]的采样率fs以及滤波要求的通带截止频率b，设计一滤波器作为原型滤波器，其滤波系数为h[n]，其阶数为高速串行接口输出并行信号路数d的倍数；
[0009]
(2)、对原型滤波器的滤波系数h[n]每隔d点取数，形成d个子滤波器，d种取数方式，得到d组滤波器组0，1，
…
，d-1，满足：
[0010]
滤波器组0：h[nd]、h[nd 1]、
……
、h[nd d-1]
[0011]
滤波器组1：h[nd-1]、h[nd]、
……
、h[nd d-2]
[0012]
……
[0013]
滤波器组d-1：h[nd-d 1]、h[nd-d 2]、
……
、h[nd]；
[0014]
(3)、用滤波器组0中的d个子滤波器h[nd]、h[nd 1]、
……
、h[nd d-1]分别对x0[n]，x1[n]，
…
，x
d-1
[n]进行滤波，得到d个滤波结果y
00
[n]、y
01
[n]、
……
、y
0(d-1)
[n]；
[0015]y00
[n]＝x0[n]*h[dn]
[0016]y01
[n]＝x1[n]*h[dn 1]
[0017]
……
[0018]y0(d-1)
[n]＝x
d-1
[n]*h[dn d-1]
[0019]
其中，“*”表示卷积运算；
[0020]
用滤波器组1中的d个子滤波器h[nd-d 1]、h[nd-d 2]、
……
、h[nd]分别对x0[n]，x1[n]，
…
，x
d-1
[n]进行滤波，得到d个滤波结果y
10
[n]、y
11
[n]、
……
、y
1(d-1)
[n]：
[0021]y10
[n]＝x0[n]*h[dn-1]；
[0022]y11
[n]＝x1[n]*h[dn]
[0023]
……
[0024]y1(d-1)
[n]＝x
d-1
[n]*h[dn d-2]
[0025]
依此类推，得到滤波器组2、
…
d-1中的d个子滤波器分别对x0[n]，x1[n]，
…
，x
d-1
[n]进行滤波，得到相应的滤波结果，其中，最后一组即滤波器组d-1的d个滤波结果y
(d-1)0
[n]、y
11
[n]、
……
、y
1(d-1)
[n]：
[0026]y(d-1)0
[n]＝x0[n]*h[dn-d 1]；
[0027]y(d-1)1
[n]＝x1[n]*h[dn-d 2]
[0028]
……
[0029]y(d-1)(d-1)
[n]＝x
d-1
[n]*h[dn]；
[0030]
用x0[n]，x1[n]，
…
，x
d-1
[n]表示高速串行接口解串后的d路低速并行信号，且满足xd[n]＝x[nd-d]，d∈[0，d-1]；
[0031]
(4)、将滤波器组0的d个滤波结果加和得到y0[n]：
[0032][0033]
将滤波器组1的d个滤波结果加和得到y1[n]：
[0034][0035]
依此类推，得到滤波器组2、
…
d-1的滤波结果加和，其中，最后一组即滤波器组d-1的d个滤波结果加和得到y
d-1
[n]为：
[0036][0037]
(5)、将d滤波器组的滤波结果加和按照y
d-1
[n]、
…
、y1[n]、y0[n]的顺序依次输出即得到数字信号x[n的滤波输出信号y[n]。
[0038]
本发明目的是这样实现的：
[0039]
本发明对高速串行接口传输的并行信号进行实时滤波的方法，通过高速串行接口对于输入的模拟信号x(t)进行采样得到数字信号x[n]的采样率fs以及滤波要求的通带截止频率b设计一滤波系数为h[n]原型滤波器，在此基础上，获得d组滤波器组用于高速串行接口解串后的d路低速并行信号的滤波，将d组滤波器组结果加和按照y
d-1
[n]、
…
、y1[n]、y0[n]的顺序依次输出即得到信号y[n]。这样，可以并行实时对高速串行接口解串后的d路低
速并行信号进行滤波，获得正确的数字信号x[n]的滤波输出信号。无需存储读取，可以连续处理采样得到数字信号x[n]，整个滤波处理速度保持在fs的高速率下，因而提高了滤波的效率和实时性。
[0040]
此外，本发明还具有以下优势：
[0041]
(1)、本发明中的原型滤波器阶数可以设计得更高，可获得更好的通带纹波、阻带纹波指标，且通带相较阻带的抑制也可更高；
[0042]
(2)、本发明中每个子滤波器阶数均为原型滤波器阶数的1/d，且其工作速率均为原采样率fs的1/d，这样不仅可以提升滤波效果，还降低了设计复杂度，更易于工程实现。
附图说明
[0043]
图1是图1是现有技术对高速串行结构传输的并行信号进行滤波的示意图。
[0044]
图2是本发明对高速串行接口传输的并行信号进行实时滤波的方法一种具体实施方式的原理示意图；
[0045]
图3是本发明对高速串行接口传输的并行信号进行实时滤波的方法一种具体实施方式流程图。
具体实施方式
[0046]
下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
[0047]
图2是本发明对高速串行接口传输的并行信号进行实时滤波的方法一种具体实施方式的原理示意图。
[0048]
在本实施例中，如图2所示，用x(t)表示模拟输入信号，x[n]表示在高采样率fs下对输入的模拟信号x(t)进行采样后的数字信号，h[n]表示对x[n]进行低通滤波的滤波器系数并称为原型滤波器，y[n]表示数字信号x[n]滤波输出结果，则y[n]满足y[n]＝x[n]*h[n]。
[0049]
在本实施例中，高速串行接口为jesd204b，用x0[n]，x1[n]，
…
，x
d-1
[n]表示jesd204b高速串行接口解串后的d路低速并行信号，且满足xd[n]＝x[nd-d]，d∈[0，d-1]，那么，本发明是对xd[n]＝x[nd-d]进行并行实时滤波，以获取正确的滤波输出信号y[n]。
[0050]
图3是是本发明对高速串行接口传输的并行信号进行实时滤波的方法一种具体实施方式流程图。
[0051]
在本实施例中，如图3所示，本发明对高速串行接口传输的并行信号进行实时滤波的方法包括以下步骤：
[0052]
步骤s1：依据模拟信号采样以及通带截止频率设计一原型滤波器
[0053]
依据高速串行接口对于输入的模拟信号x(t)进行采样得到数字信号x[n]的采样率fs以及滤波要求的通带截止频率b，设计一滤波器作为原型滤波器，其滤波系数为h[n]，其阶数为高速串行接口输出并行信号路数d的倍数。
[0054]
步骤s2：依据原型滤波器构建d组滤波器组
[0055]
对原型滤波器的滤波系数h[n]每隔d点取数，形成d个子滤波器，d种取数方式，得
到d组滤波器组0，1，
…
，d-1，满足：
[0056]
滤波器组0：h[nd]、h[nd 1]、
……
、h[nd d-1]
[0057]
滤波器组1：h[nd-1]、h[nd]、
……
、h[nd d-2]
[0058]
……
[0059]
滤波器组d-1：h[nd-d 1]、h[nd-d 2]、
……
、h[nd]。
[0060]
即对于第i组，其d个子滤波器的滤波系数为：
[0061]
滤波器组i：h[nd-i]、h[nd-i 1]、
……
、h[nd-i d-1]。
[0062]
步骤s3：用d组滤波器组对高速串行接口解串后的d路低速并行信号进行滤波
[0063]
用滤波器组0中的d个子滤波器h[nd]、h[nd 1]、
……
、h[nd d-1]分别对x0[n]，x1[n]，
…
，x
d-1
[n]进行滤波，得到d个滤波结果y
00
[n]、y
01
[n]、
……
、y
0(d-1)
[n]；
[0064]y00
[n]＝x0[n]*h[dn]；
[0065]y01
[n]＝x1[n]*h[dn 1]
[0066]
……
[0067]y0(d-1)
[n]＝x
d-1
[n]*h[dn d-1]
[0068]
用滤波器组1中的d个子滤波器h[nd-d 1]、h[nd-d 2]、
……
、h[nd]分别对x0[n]，x1[n]，
…
，x
d-1
[n]进行滤波，得到d个滤波结果y
10
[n]、y
11
[n]、
……
、y
1(d-1)
[n]：
[0069]y10
[n]＝x0[n]*h[dn-1]；
[0070]y11
[n]＝x1[n]*h[dn]
[0071]
……
[0072]y1(d-1)
[n]＝x
d-1
[n]*h[dn d-2]
[0073]
依此类推，得到滤波器组2、
…
d-1中的d个子滤波器分别对x0[n]，x1[n]，
…
，x
d-1
[n]进行滤波，得到相应的滤波结果，其中，最后一组即滤波器组d-1的d个滤波结果y
(d-1)0
[n]、y
11
[n]、
……
、y
1(d-1)
[n]：
[0074]y(d-1)0
[n]＝x0[n]*h[dn-d 1]；
[0075]y(d-1)1
[n]＝x1[n]*h[dn-d 2]
[0076]
……
[0077]y(d-1)(d-1)
[n]＝x
d-1
[n]*h[dn]；
[0078]
用x0[n]，x1[n]，
…
，x
d-1
[n]表示高速串行接口解串后的d路低速并行信号，且满足xd[n]＝x[nd-d]，d∈[0，d-1]。
[0079]
具体而言，对第i组，其d个子滤波器的d个滤波结果为：
[0080]yi0
[n]＝x0[n]*h[dn-i]；
[0081]yi1
[n]＝x1[n]*h[dn-i 1]
[0082]
……
[0083]yi(d-1)
[n]＝x
d-1
[n]*h[dn-i d-1]
[0084]
具体而言，对于第i组、第d个子滤波器的滤波结果为：
[0085]yid
[n]＝xd[n]*h[dn-i d]。
[0086]
步骤s4：将每组滤波器组的d个滤波结果进行加和
[0087]
将滤波器组0的d个滤波结果加和得到y0[n]：
[0088][0089]
将滤波器组1的d个滤波结果加和得到y1[n]：
[0090][0091]
依此类推，得到滤波器组2、
…
d-1的滤波结果加和，其中，最后一组即滤波器组d-1的d个滤波结果加和得到y
d-1[
n]为：
[0092][0093]
具体而言，对于第i组滤波器组的滤波结果加和yi[n]为：
[0094][0095]
步骤s5：将滤波结果加和依次输出得到滤波输出信号
[0096]
将d滤波器组的滤波结果加和按照y
d-1
[n]、
…
、y1[n]、y0[n]的顺序依次输出即得到数字信号x[n的滤波输出信号y[n]。
[0097]
对于第k组滤波器组的滤波结果加和yi[n]有：
[0098][0099]
令k＝d(n-r)-d，则有：
[0100][0101]
因此，对于滤波器组d-1的滤波结果，其滤波结果加和y
d-1
[n]为y[dn-d 1]，而对于滤波器组0的滤波结果，其滤波结果加和y0[n]为y[dn]，因此，输出顺序为滤波器组d-1的滤波结果先输出，然后滤波器组d-2的滤波结果输出，最后为滤波器组1、0的滤波结果输出。
[0102]
在本实施例中，以型号为4-lane jesd204b高速串行接口传输的并行信号为例。
[0103]
输入的模拟信号表示为x(t)，经过jesd204b标准、4-lane配置的adc采样后得到四路并行信号，即为：
[0104]
xd[n]＝x[4n-d]
[0105]
其中，d＝0，1，2，3。
[0106]
将xd[n]与滤波器组0～3进行一一对应滤波并将滤波结果相加，得：
[0107][0108]
其中，i＝0，1，
…
，d-1＝0，1，2，3，具体而言对于滤波器组0～3，每一滤波结果加和结果为：
[0109][0110]
以y0[n]为对象，其结果为：
[0111][0112]
令，k＝4(n-r)-d，则
[0113][0114]
同理，有：
[0115][0116]
可见，按照y3[n]、y2[n]、y1[n]、y0[n]的顺序将这四路信号组合起来，即可得到完整的输出信号y[n]，本发明实现了对采样得到数字信号x[n]的实时滤波，提高了滤波的效率和实时性。
[0117]
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。