用于测试比较器的方法和设备与流程

1.本发明涉及用于测试比较器的方法和设备。


背景技术：

2.比较器经常在测试和验证各种机器和设备的零部件是否正确操作方面扮演重要角色。在许多应用中，用户的健康和安全考虑可能取决于一个或多个比较器的可靠操作。但是，比较器本身可能会出现错误。利用内置自测试(built-in self test，bist)测试比较器操作以检测比较器中的错误并防止它们影响设备的功能或验证设备的功能可以是有利的。这种bist也可以测试自故障。


技术实现要素：

3.根据本发明的实施例，一种用于片上系统(soc)的内置自测试设备包括：比较器，设置在soc上，该比较器包括：第一输入端口，用于接收第一输入信号；第二输入端口，用于接收第二输入信号；输出端口，用于产生输出信号；并且其中第一输入信号和第二输入信号被划分成n个比特对，每个比特对包括来自第一输入信号的一个比特和来自第二输入信号的一个比特；并且其中比较器被配置为使得第一输入信号与第二输入信号之间的失配导致输出信号包括第一预期状态。soc上的内置自测试设备还包括设置在soc上并与第一输入端口、第二输入端口和输出端口耦合的测试控制器，该测试控制器被配置为通过以下来执行第一可操作性测试：生成针对n个比特对中的每个比特对的失配，并响应于针对n个比特对中的每个比特对的失配来验证输出信号包括第一预期状态。
4.根据本发明的实施例，一种用于测试比较器的操作的系统，该比较器包括：第一输入端口，被配置为接收n个比特；第二输入端口，被配置为接收n个比特，其中，第二输入端口的n个比特和第一输入端口的n个比特被划分成n个比特对；以及输出端口，被配置为当n个比特对中的任何一个比特对失配时产生具有第一预期状态的输出信号。该系统还包括：第一电路，被配置为产生包括n个比特的第一信号；第二电路，被配置为产生包括n个比特的第二信号；测试控制器，被配置为产生测试使能信号；选择电路，耦合到第一电路、第二电路和测试控制器，该选择电路被配置为：当测试使能信号处于第一状态时，将第一信号传递到第一输入端口，并且将第二信号传递到第二输入端口，以及当测试使能信号处于第二状态时，将第一测试信号从测试控制器传递到第一输入端口，并且将第二测试信号从测试控制器传递到第二输入端口；并且其中，测试控制器被配置为通过以下来对比较器执行可操作性测试：将测试使能信号设置为第二状态并改变第一测试信号、第二测试信号或第一测试信号和第二测试信号两者以使n个比特对失配。
5.根据本发明的实施例，一种测试片上系统(soc)上的比较器的操作的方法包括：由设置在soc上的测试控制器接收初始化信号；使用测试控制器将由比较器接收的第一信号与由比较器接收的第二信号进行匹配；检查来自比较器的输出信号包括对于匹配输入的预期输出；使用测试控制器使由比较器接收的第一信号与由比较器接收的第二信号失配；以
及检查输出信号包括对于失配输入的预期输出。
6.根据本发明的实施例，一种用于测试比较器的操作的系统包括多个比较器，每个比较器包括：第一输入端口，被配置为接收n个比特；第二输入端口，被配置为接收n个比特，其中，第二输入端口的n个比特和第一输入端口的n个比特被划分成n个比特对；以及输出端口，被配置为当n个比特对中的任何一个比特对失配时产生具有第一预期状态的输出信号。根据实施例，该系统还包括：第一电路，被配置为向多个比较器中的每个比较器的第一输入端口递送包括n个比特的第一信号；第二电路，被配置为向多个比较器中的每个比较器的第二输入端口递送第二信号；并且其中，测试控制器被配置为通过指示第一电路、第二电路或第一电路和第二电路两者使多个比较器中的每个比较器的n个比特对失配来执行可操作性测试。
附图说明
7.现在将参考附图，仅以示例的方式描述一个或多个实施例，其中：
8.图1描绘了根据实施例的基于比较器的冗余系统；
9.图2示出了根据实施例的存储器管理系统；
10.图3描绘了根据实施例的用于片上系统的比较器bist设备的实施例；
11.图4描绘了根据实施例的用于利用片上系统的bist设备来测试比较器的系统；
12.图5a描绘了根据实施例的具有错误测试控制器的用于利用片上系统的bist设备400来测试比较器的系统；
13.图5b描绘了根据实施例的用于在片上系统上测试比较器的系统；
14.图6描绘了根据实施例的比较器bist设备的实施例；
15.图7描绘了根据实施例的测试控制器的实施例；
16.图8描绘了根据实施例的有限状态机的状态图；
17.图9是描绘根据实施例的比较器bist设备的示例波形图；
18.图10描绘了根据实施例的用于多比较器信号的比较器bist；
19.图11描绘了根据实施例的用于测试存储器管理系统的比较器的比较器bist设备；
20.图11a描绘了根据实施例的并发地测试多个存储器管理系统的比较器的比较器bist设备；以及
21.图12描绘了根据实施例的片上系统上的比较器的测试操作的方法。
具体实施方式
22.在随后的描述中，示出了一个或多个具体细节，旨在提供对本说明书的实施例的示例的深入理解。这些实施例可以在没有这些具体细节中的一个或多个的情况下获得，或者利用其他方法、组件、材料等获得。在其他情况下，没有详细示出或描述已知的结构、材料或操作，使得将不会模糊实施例的某些方面。
23.在本说明书的框架中提及“实施例”或“一个实施例”旨在指示关于该实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此，诸如“在实施例中”或“在一个实施例中”之类的可能出现在本说明书的一个或多个点中的短语不一定是指同一个实施例。此外，在一个或多个实施例中，特定的构象、结构或特性可以以任何适当的方式组合。
24.比较器可以在包括但不限于汽车、航空航天和工业应用的许多应用中的许多不同类型的设备上发挥重要作用。在许多情况下，比较器可以用于涉及安全考虑的任务。相应地，具有可靠的比较器和用于检查比较器的操作的可靠部件是有利的。
25.冗余校验器提供了包含比较器的系统的一个示例。冗余系统可以提供备份系统来检查设备的功能系统的操作。
26.图1描绘了基于比较器的冗余系统100。
27.权利要求1的基于比较器的冗余系统可以包括功能电路102和冗余电路104。功能电路102可以接收输入108以执行功能并生成输出110。冗余电路104可以用于测试功能电路102的性能。冗余电路104可以被配置为模拟功能电路的响应。冗余电路104可以接收与功能电路104相同的输入108。如果系统100操作得当，则冗余电路104将生成与由功能电路102生成的输出110完全相同的输出112。
28.为了检查基于比较器的冗余系统100是否操作得当，由功能电路102生成的输出110和由冗余电路104生成的输出112都被发送到比较器106。然后，比较器106将比较由功能电路102生成的输出110与由冗余电路104生成的输出112。比较器106被配置为如果由功能电路102生成的输出110与由冗余电路104生成的输出112相同，则产生具有第一状态的输出114，并且如果由功能电路102生成的输出110与由冗余电路104生成的输出112不同，则包括不同的状态。输出114还可以与错误收集器(未示出)耦合，由输出114通知该错误收集器在信号之间何时出现差异。
29.基于比较器的冗余系统100可以用于关键安全元件。冗余可以允许发现错误和采取适当措施。当基于比较器的冗余系统100被用在具有健康和安全影响的系统中时，这可能尤其重要。
30.比较器还可以用来检测新信息。存储在存储器中的数据可以与潜在的新数据集进行比较，以确定新数据集是否唯一。在各种实施例中，如果新数据不同于任何先前存在的数据，则可以将新数据集保存到存储器中。
31.图2示出了存储器管理系统200。
32.存储器管理系统200可以包括存储器存储电路202。在各种实施例中，存储器存储电路202可以存储现有数据集。存储器管理系统200还可以在输入203处接收新数据集。存储器存储电路202可以包括用于存储数据集的多个位置。例如，存储器存储电路可以包括128个位置，其中每个位置可以存储49比特数据集。数据集可以包括错误分组，错误分组包括关于系统内的错误的位置的信息。数据集还可以包括关于错误的特性的附加信息，例如，错误的大小(单比特、双比特等)。
33.在各种实施例中，新数据集可以被递送到缓冲电路204。将新数据集与已经存储在存储器存储电路202中的现有数据集进行比较可以是有利的。在各种实施例中，缓冲电路204可以存储仲裁和同步的数据。可以需要搜索存储器存储电路202的每个位置，以确认新数据集是否唯一。
34.存储器管理系统200可以包括一个或多个比较器，以实现存储在存储器存储电路202中的数据集与新数据集之间的比较。存储器存储系统中的比较器的数目可以与存储器存储设备中数据集位置的数目相对应。例如，如果存在128个用于存储数据集的位置，则在各种实施例中，存储器存储系统可以包括128个比较器：每个数据集位置一个比较器。在各
种实施例中，比较器的数目可以不同于数据集位置的数目。例如，可以存在64个比较器，这64个比较器在前64个数据集位置中顺序地执行数据集比较，然后在接下来的64个数据集位置中顺序地执行数据集比较。
35.第一比较器206可以接收来自存储器存储电路202的第一输入信号206a以及来自缓冲电路204的第二输入信号206b。在正常操作期间，由第一比较器206接收的第一输入信号206a可以对应于存储在存储器存储电路202中的第一数据集。并且，由第一比较器206接收的第二输入信号206b可以在存储器管理系统200的正常操作期间传送由存储器管理系统200接收的新数据集。
36.同样，第二比较器208可以接收来自存储器存储电路202的第一输入信号208a以及来自缓冲电路204的第二输入信号208b。在正常操作期间，由第二比较器208接收的第一输入信号208a可以对应于存储在存储器存储电路202中的第二数据集。并且，由第二比较器208接收的第二输入信号208b可以在正常操作期间传送新数据集。
37.存储器管理系统200可以包括附加的比较器以接收来自存储器存储电路202和缓冲电路204的附加的信号。第n比较器210可以接收来自存储器存储电路202的第一输入信号210a以及来自缓冲电路204的第二输入信号210b。在正常操作期间，由第n比较器210接收的第一输入信号210a可以对应于存储在存储器存储电路202中的第n数据集。并且，由第n比较器210接收的第二输入信号210b可以在正常操作期间传送新数据集。
38.从第一比较器206到第n比较器210的每个比较器可以比较所接收的相应的信号。第一比较器206可以产生第一比较器输出206c。第二比较器208可以产生第二比较器输出208c。第n比较器210可以产生第n比较器输出210c。比较器的输出可以包括当比较器的输入完全相同时的第一状态以及当比较器的输入不同时的第二状态。例如，如果输入完全相同，则比较器中的一个比较器的输出信号可以包括“1”，并且如果输入不完全相同，则输出信号可以包括“0”。在各种实施例中，如果输入完全相同，则输出信号可以包括“0”，并且如果输入不完全相同，则输出信号可以包括“1”。
39.比较器的输出可以被引导至组合逻辑电路212。在各种实施例中，组合逻辑电路212可以包括接收比较器输出的与(and)树。这可以允许存储器管理系统200确定存储器管理系统所接收的新数据集何时包括当前未保存在存储器存储中的唯一数据集。例如，在各种实施例中，当操作没有错误时，如果由相应的比较器接收的输入信号失配，则比较器可以输出“1”，并且如果比较器接收的输入信号匹配，则比较器可以输出“0”。如果新数据与存储在任何位置中的数据集匹配，则对应的比较器将输出“0”，因为该比较器的所有输入都匹配。由与树接收的任何零将被推送直至输出213。因此，在输出213处包括“0”的输出信号可以指示新数据集不是唯一的并已存在于现有数据的某处。
40.举例来说，如果存储在存储器存储电路202的第一位置中的数据集与新数据集之间存在匹配，则第一比较器206可以在正确操作时输出“0”。“0”将传递到组合逻辑电路212，并通过与树而录取(matriculate)，迫使组合逻辑电路212的输出213也包括“0”，从而指示新数据集不是唯一的。应该理解，在各种实施例中，该结果可以由比较器来实现，该比较器通过使用不同的组合逻辑(例如与非(nand)门)在输入信号之间存在匹配时输出“1”。
41.在各种实施例中，存储器存储电路202可以包括存储器错误表。在各种实施例中，缓冲电路204可以包括新错误缓冲电路。
42.基于比较器的冗余系统100和存储器管理系统200都依赖于一个或多个按预期操作的比较器。如果比较器不能正确地操作，则基于比较器的冗余系统100可能不能检测到错误，或者存储器管理系统可能不能得当地识别唯一数据集。比较器可能会出现永久性故障，诸如卡在“0”的故障，此时它们只输出包括“0”的信号。在一些情况下，它们也可能出现卡在“1”的故障，此时它们只输出包括“1”的信号。在各种应用中，检查比较器以确保其适当地操作可以是有利的。
43.可以使用芯片内置的元件测试硬件组件。这允许芯片或片上系统(soc)执行自测试。内置自测试(bist)(例如，逻辑bist)可能增加芯片的复杂性，并且随着soc本身变得越来越复杂，当前的技术也面临着挑战。比较器可以分布在soc上的不同位置当中以及不同的时钟域上。并且，这可能会使得bist的信息收集和组件连接变得困难。
44.在各种情况下，可以在启动时执行bist。例如，当汽车开启时，可以执行各种测试，以确保汽车在随后的操作期间的安全操作。可能希望尽可能快地执行测试，以避免对用户体验产生有害影响。在一些情况下，对bist的需求可以需要在不到5ms内完成。此外，功率考虑也可能会约束选项，因为功率使用不应超过内部电压调节器的最大瞬态电流限制。用于测试比较器的更简化的bist可以有利于为比较器提供快速、可靠且高效的测试。
45.图3描绘了用于soc的比较器bist设备300的实施例。
46.在各种实施例中，比较器bist设备300可以包括比较器306。比较器306可以包括第一输入端口306a和第二输入端口306b。第一输入端口306a可以被配置为接收第一输入信号。在各种实施例中，第一信号可以包括不同数目的比特。
47.比较器bist设备300还可以包括第二输入端口306b。第二输入端口306b可以被配置为接收第二输入信号。在各种实施例中，第一输入信号可以包括不同数目的比特。第二输入信号可以包括与第一输入信号相同数目的比特。比较器306还可以包括用于产生输出信号的输出端口306c。输出端口306c可以与错误收集器(未在图3中描绘)耦合。输出端口306c还可以与测试控制器310耦合。
48.在各种实施例中，第一输入信号与第二输入信号之间的比较可以由比较器306逐比特地完成。例如，来自第一输入信号的各个比特可以与来自第二输入信号的对应的比特进行比较。因此，包括n个比特的第一输入信号和包括n个比特的第二输入信号可以被布置成n个比特对。
49.在各种实施例中，比较器306可以接收n个比特对。n个比特对中的每个比特对可以被输入到比较器306的异或(xor)门，当按照预期操作时，如果比特对的比特不完全相同，则比较器306输出“1”。出于本公开的目的，当比特对的比特不完全相同时，比特对将被称为失配。在各种实施例中，当比特对的两个比特完全相同时，用于比特对的异或门可以被配置为输出“0”。比较器306的n个异或门中的每个异或门的输出可以被输入到或(or)树中。结果，当n个比特对中的任何一个比特对失配时，或树应该接收“1”作为输入，并且或树也应该输出“1”。
50.比较器bist设备300可以包括测试控制器310，测试控制器310可以设置在soc上并且与第一输入端口306a和第二输入端口306b耦合。测试控制器310可以被配置为针对比较器306的组件内的永久或临时故障(如卡在“1”或卡在“0”的内部逻辑门)测试比较器306的操作。
51.在各种实施例中，测试控制器310可以通过使比特对失配来测试比较器306的操作。测试控制器310可以改变在第一输入端口306a处接收的信号、在第二输入端口306b接收的信号处或在第一输入端口306a和第二输入端口306a两者处接收的信号，使得比特对失配。例如，测试控制器可以使一个比特对的一个比特包括“1”，并且使比特对的第二比特包括“0”，同时保持比较器的所有其他比特对匹配。当操作得当时，比较器应该标识失配并且呈现预期输出，预期输出取决于配置可能为“1”或“0”。
52.在各种实施例中，测试控制器310可以与输出端口306c耦合，并且确定注入到比较器306中的失配是否在比较器306的输出信号中引起预期响应。如果输出信号呈现预期输出，则比较器306将通过针对该比特对的可操作性测试。可以理解，在各种实施例中，测试控制器310可以不与输出端口306c耦合，并且比较器306的输出信号可以被递送到不同的组件，以确定输出是否匹配预期输出。
53.可以对每个比特对重复该过程，以测试比较器306是否将检测到任何一个比特对之间存在的失配。可以一次失配一个比特对，直到所有比特对都已经被测试。在各种实施例中，测试控制器310可以在一个时钟周期期间使第一比特对失配同时保持其他比特对匹配。在随后的时钟周期期间，测试控制器310可以使第二比特对失配同时保持其他比特对恒定。这可以继续每个时钟周期使一个比特对失配，直到所有的比特对都已经被测试。在各种实施例中，测试控制器310可以保持第一输入信号恒定，同时改变第二信号的比特来测试比较器306。在各种实施例中，测试控制器310可以保持第二输入信号恒定，同时改变第一信号的比特来测试比较器306
54.测试控制器310还可以测试当所有比特对都匹配时，比较器306是否按照预期来响应。例如，在各种实施例中，比较器306可以被配置为当输入到比较器306的所有比特对都匹配时，产生包括“0”的输出信号。当比较器306接收到来自第一电路302的输入和来自第二电路304的输入时，测试控制器310可以从输出端口306c接收来自比较器306的信号，以确认输出为“0”。在各种实施例中，比较器306可以被配置为当输入到比较器306的所有比特对都匹配时，产生包括“1”的输出信号。测试控制器310可以从输出端口306c接收信号，并且确认输出为“1”。
55.在各种实施例中，测试控制器310可以包括初始化输入端口311，初始化输入端口311用于接收初始化信号312以初始化比较器306的可操作性测试。测试控制器310可以包括测试完成输出端口313以产生测试完成信号314。测试完成信号可以传达比较器306的可操作性测试何时已经完成。测试控制器310还可以包括测试结果输出315以产生测试结果信号316。测试结果信号316可以指示比较器306已经通过或者未通过可操作性测试。例如，如果比较器306的输出在可操作性测试期间始终包括比较器306的预期的输出，则测试结果信号316可以传达可操作性测试已经通过。否则，测试结果信号316可以传达可操作性测试已经失败。在各种实施例中，测试结果信号316可以是粘滞(sticky)的，这意味着如果比较器306的输出在可操作性测试期间在任何点处偏离预期输出，则测试结果信号将传达失败。
56.当没有执行可操作性测试时，比较器306可以接收来自第一电路302的第一电路信号和来自第二电路304的第二电路信号。比较器306可以在正常操作期间比较信号。在各种实施例中，第一电路302可以包括功能电路，并且第二电路304可以包括冗余电路。在各种实施例中，第二电路可以以一个或两个时钟周期的延迟来操作。这可以允许比较器306捕捉时
钟信号、电源线或其他耦合因素中的瞬态错误。
57.比较器bist设备300还可以包括选择电路308。选择电路308可以确定比较器306是接收来自第一电路302和第二电路304的信号还是接收由测试控制器310控制的信号。在各种实施例中，选择电路308可以包括mux(多路复用器)。选择电路308可以包括第一输入308a、第二输入308b、控制输入308c和输出308d。mux可以在第一输入308a和第二输入308b处接收信号，并且取决于传输到控制输入308c的信号将其中一个信号传递到输出308d。例如，在测试控制器310接收到初始化信号312之后，测试控制器310可以向选择电路308递送控制信号，该控制信号使选择电路传递从测试控制器310接收的信号。将会理解，选择电路308还可以包括输入以接收附加的信号，并且包括附加的输出。例如，选择电路308可以包括输入以接收来自第一电路302的信号并确定是否将来自第一电路302的信号传递到比较器306的第一输入端口306a。
58.可以理解，许多soc或其他设备可以包括多个比较器。在各种实施例中，可以组合利用多个比较器bist设备300来测试多于一个的比较器306。
59.图4描绘了用于利用bist设备400来测试soc的比较器的系统。
60.用于利用bist设备400来测试soc的比较器的系统可以包括多于一个的比较器bist设备300。任何一个比较器bist设备300可以包括本公开中描述的比较器bist设备300的任何实施例。
61.在各种实施例中，每个比较器bist设备300的测试控制器310可以耦合到比较器bist(“cbist”)收集器402。每个比较器bist设备300可以通过输入连接300a和输出连接300b耦合到cbist收集器。每个测试控制器310的初始化信号312可以从cbist收集器402递送到测试控制器310的初始化输入端口311。测试完成信号314可以从测试完成输出端口313递送到cbist收集器402。并且，在各种实施例中，cbist收集器402还可以从测试控制器310的测试结果输出315接收测试结果信号316。
62.将测试控制器310定位在比较器306附近可以是有利的。并且，cbist收集器402可以用于从多于一个的测试控制器310收集测试结果和信号。因为其可以允许测试控制器310与比较器306之间更短的连接，所以这可以是有利的。在各种实施例中，cbist收集器402可以接收用于可操作性测试的初始化信号404，该初始化信号404可以由cbist收集器402通过输入连接300a分配给适当的比较器bist设备300。cbist收集器402还可以输出测试结果406，该测试结果406中继由测试控制器310执行并由cbist收集器402在输出连接300b处接收的可操作性测试的结果。类似地，cbist收集器还可以输出测试完成信号408，测试完成信号408中继在输出连接300b处接收的、指示由测试控制器310执行的可操作性测试何时完成的信息。在各种实施例中，cbist收集器402可以用作比较器bist设备300与错误测试控制器之间的中介(intermediary)。cbist收集器402可以在测试控制器310与错误测试控制器502之间路由信号。
63.在各种实施例中，还可能希望测试针对输出测试结果406的报告逻辑中的卡在“0”的故障(从来自测试控制器310的测试结果信号316开始，并继续到错误测试控制器502)。可以理解，这可以需要附加的逻辑来允许组件之间的错误注入。可以希望在系统的初始启动期间执行该测试例程。还可以希望执行测试例程来测试测试完成信号408中的卡在“1”的故障(从来自测试控制器310的测试完成信号314开始，并继续到错误测试控制器502)。可以理
解，这可以需要附加的逻辑来允许组件之间的错误注入。
64.对测试控制器310的内部操作的测试也可以是有利的。这可以通过将测试结果信号316的输出设置为已知的输出(取决于实施例为“1”或“0”)并确认测试结果信号316实际上按照预期而响应来实现。在各种实施例中，如果测试结果信号没有通过内部操作测试，则测试完成信号314将不被断言(assert)。并且，各种实施例可以在错误测试控制器中为测试完成信号408实施超时看门狗，以检测测试结果信号和测试控制器310的内部操作何时未通过内部操作测试。在各种实施例中，可以希望在执行可操作性测试之前执行内部操作测试。
65.图5a描绘了具有错误测试控制器的用于利用bist设备400来测试soc的比较器的系统500。
66.在各种实施例中，系统500可以包括错误测试控制器502。错误测试控制器502可以耦合到多于一个的用于利用bist设备400来测试比较器的系统。错误测试控制器502还可以负责控制soc上的其他安全测试，诸如存储器bist或逻辑bist。bist设备400的cbist收集器402可以通过输入/输出耦合502a与错误测试控制器502耦合。输出测试结果406和输出的测试完成信号408可以通过输入/输出耦合502a从cbist收集器402传输到错误测试控制器502。错误测试控制器502因此可以从多个cbist收集器402接收测试结果和测试完成信号，其中每个cbist收集器402用作错误测试控制器502与一个或多个比较器bist设备300之间的中介。
67.错误测试控制器502可以通过向cbist收集器402递送信号来发起针对比较器bist设备300的可操作性测试，其中每个cbist收集器402用作错误测试控制器502与一个或多个比较器bist设备300之间的中介。cbist收集器402然后可以将开始(初始化信号)传递给测试控制器310，测试控制器310转而可以提供测试使能信号。
68.利用cbist收集器402作为错误测试控制器502与比较器bist设备300之间的中介可能是有利的，因为这可以降低复杂性。比较器306可以分散在soc上的各种位置。比较器可以由逻辑(例如，时域)或物理分区隔开。将多于一个的测试控制器310单独地布线到错误测试控制器502可能需要测试控制器310与错误测试控制器502之间的许多长连接。但是，cbist收集器402可以相对靠近与cbist收集器402耦合的测试控制器310定位。从多个测试控制器310到cbist收集器402的布线可能相对较短。并且，来自多个测试控制器310的信号可以沿着将cbist收集器402连接到错误测试控制器502的少量导线传输到错误测试控制器502，而不是沿着测试控制器310与错误测试控制器502之间的大量单独的连接传输到错误测试控制器502。然而，在各种实施例中，可以希望将所有或一些测试控制器310直接连接到错误测试控制器502。
69.图5b描绘了用于测试soc上的比较器的系统。
70.系统500可以设置在soc 511上。在各种实施例中，cbist收集器402可以用作多个比较器bist设备300与错误测试控制器502之间的中介，这可以降低soc 511的复杂性。
71.返回到图5a，在各种实施例中，输入/输出耦合502a可以包括三个连接：用于初始化信号的连接；用于测试结果信号的连接；以及用于测试完成信号的连接。在各种实施例中，测试结果信号可以仅传达可操作性测试是已经通过还是已经失败。然而，可以包括附加的信息，诸如比较器306内的故障的位置。
72.在各种实施例中，cbist收集器402仅与处于相同时域中的比较器bist设备300耦
合。这可以是有利的，因为它可以减少cbist收集器402所需的时钟信号的数目。然而，在各种实施例中，cbist收集器402可以与来自不同时域的比较器bist设备300耦合。可以需要用于cbist收集器402的附加的逻辑来对接(interface)来自soc上的异步时域的比较器306。
73.图6描绘了比较器bist设备300的实施例
74.在各种实施例中，选择电路308与第一电路302和第二电路304耦合。选择电路308可以从第一电路302接收n个比特的第一电路信号。选择电路308可以从第二电路304接收n个比特的第二电路信号。测试控制器310可以被配置为产生测试使能信号601。在各种实施例中，选择电路308可以被配置为取决于测试使能信号：当测试使能信号处于第一状态时，将第一电路信号从第一电路302传递到比较器306的第一输入端口306a，并且将第二电路信号从第二电路304传递到比较器306的第二输入端口306b；或者当测试使能信号处于第二状态时，将第一测试信号从测试控制器310传递到第一输入端口306a，并且将第二测试信号603从测试控制器310传递到第二输入端口306b。
75.在各种实施例中，第一电路302的第一电路信号的第一比特605a可以与选择电路308的第一与(and)门618a耦合。第一电路信号的第二比特605b可以与选择电路308的第二与门618b耦合。第一电路302的第一电路信号的附加的比特可以与附加的与门耦合。从测试控制器310递送到选择电路308的第一测试信号可以包括测试使能信号601，该测试使能信号601已经被反转并耦合到第一与门618a、第二与门618b以及与第一电路302的第一电路信号的附加的比特耦合的附加的与门。当测试使能信号包括“0”时，它可以被反转为“1”，并且被递送到第一与门618a、第二与门618b以及与第一电路302的第一电路信号的附加的比特耦合的附加的与门，从而允许第一电路信号被传递到第一比较器的第一输入端口306a。当测试使能信号601包括“1”时，它将在到达第一与门618a、第二与门618b以及与第一电路302的第一电路信号的附加的比特耦合的附加的与门之前被反转，从而将递送到比较器306的第一输入端口306a的每个比特设置为“0”76.在各种实施例中，第二电路304的第二电路信号可以包括被传输到选择电路308的第一mux 620a的第一比特607a。第二电路304的第二电路信号可以包括被传输到选择电路308的第二mux 620b的第二比特607b。第二电路304的第二电路信号的附加的比特可以被传输到附加的mux。
77.第一mux 620a还可以接收第二测试信号603的第一比特603a。第二mux 620b还可以接收第二测试信号603的第二比特603b。选择电路308的附加的mux可以接收第二测试信号603的附加的比特。第一mux 620a、第二mux 620b和接收第二测试信号603的附加的比特的附加的mux还可以接收控制信号以选择mux输出。在各种实施例中，控制信号可以包括测试使能信号601。并且，在各种实施例中，当测试使能信号601包括“1”时，第一mux 620a、第二mux620b和接收第二测试信号603的附加的比特的附加的mux可以输出从第二测试信号603接收的相应的比特。在各种实施例中，当测试使能信号包括“0”时，第一mux 620a、第二mux 620b和接收第二测试信号603的附加的比特的附加的mux可以输出第二电路304的第二电路信号的相应的比特。在各种实施例中，测试使能信号的二进制值可以被翻转。
78.在各种实施例中，比较器306包括或(or)树604。或树可以包括或树输出604a以产生或树输出信号。比较器还可以包括第一异或(xor)门606a。第一异或门606a可以接收第一比特对608a。第一比特对608a可以包括第一输入信号的第一比特，在各种实施例中，取决于
测试使能信号601，第一输入信号可以包括第一电路信号的第一比特605a或第一测试信号的第一比特。第一比特对608a还可以包括第二输入信号的第一比特，在各种实施例中，取决于测试使能信号601，第二输入信号可以包括第二电路信号的第一比特607a或第二测试信号603的第一比特。当第一比特对608a匹配时，第一异或门606a在操作没有故障时应该输出“0”。当第一比特对608a失配时，第一异或门606a在操作没有故障时应该输出“1”。第一异或门606a的输出可以耦合到或树604的输入604b。
79.比较器306还可以包括第二异或门606b。第二异或门606b可以接收第二比特对608b。第二比特对608b可以包括第一输入信号的第二比特，在各种实施例中，取决于测试使能信号601，第一输入信号可以包括第一电路信号的第二比特605b或者第一测试信号的第二比特。第二比特对可以包括第二输入信号的第二比特，取决于测试使能信号的状态，第二输入信号可以包括第二电路信号的第二比特607b或者第二测试信号603的第二比特。当第二比特对608b匹配时，第二异或门606b在操作没有故障时输出“0”。当第二比特对608b失配时，第二异或门606b在操作没有故障时输出“1”。第二异或门606b的输出可以耦合到或树604的输入604b。附加的比特对可以与附加的异或门耦合。在各种实施例中，比较器306针对每个比特对可以包括一个异或门。
80.在各种实施例中，当操作没有故障时，当或树604在任何输入处接收到“1”时，或树604应当产生包括“1”的输出信号。当操作没有故障时，当或树的所有输入都为“0”时，或树应当产生包括“0”的输出。比较器306还可以包括触发器619，触发器619可以将或树输出604a与时钟信号同步。
81.比较器306还可以包括与比较器306的输出端口306c耦合的门控电路612。门控电路612可以防止失败错误被报告给错误收集器。比较器306的可操作性测试可以引起比较器输出信号，如果输出信号被其他组件接收，则可能被解释为错误。在各种实施例中，门控电路612可以通过将比较器306的输出端口306c耦合到与门来防止这种情况。在各种实施例中，测试使能信号601可以被反转，并且也被递送到与门。当比较器的测试正在进行时，测试使能信号601可以包括“1”。在反转之后，“0”可以被输入到与门，从而阻止输出端口306c向错误收集器递送信号。
82.在各种实施例中，门控电路612可以包括第一与门612a、第二与门612b和或门612c。第一与门612a和第二与门612b可以在其输入处与输出端口306c和测试使能信号601(如果需要，在反转之后)耦合。第一与门612a和第二与门612b的输出可以被输入到或门612c。或门612c可以防止第一与门612a或第二与门612c中的卡在“0”的故障阻止在可操作性测试之外发生的错误到达错误收集器。
83.在各种实施例中，比较器306可以包括或门617。或门617的第一输入可以耦合到或树输出604a。或门617可以用于测试门控电路612中的故障。或门617可以在输入617a处接收信号。该信号可以将错误注入比较器306。并且，可以测试门控电路的输出612d，以确认错误通过门控电路612被录取。递送到输入617a的信号可以由控制器(未示出)递送。
84.图7描绘了测试控制器310的实施例。
85.在各种实施例中，测试控制器310可以包括接收初始化信号312的有限状态机(“fsm”)702。在各种实施例中，fsm还可以输出测试完成信号314、测试结果信号316、测试使能信号601，并且接收来自输出端口306c的输出。
86.测试控制器310还可以包括二进制计数器704。fsm 702可以与二进制计数器704通信。fsm可以被配置为在fsm 702已经接收到用于开始可操作性测试的初始化信号之后，通过向二进制计数器递送使能信号(start_cnt)来提示二进制计数器704开始计数。由二进制计数器执行的计数的范围可以等于要被测试的比较器306的比特对的数目。例如，如果正在对n个比特对执行可操作性测试，则二进制计数器可以从1到n进行计数，导致n个周期的计数。
87.二进制计数器704可以耦合到二进制解码器706，以将由二进制计数器执行的计数转换成输出。二进制解码器706的输出可以包括第二测试信号603。二进制解码器706的第一输出可以产生第二测试信号603的第一比特603a，二进制解码器706的第二输出可以产生第二测试信号603的第二比特603b，并且二进制解码器706的附加的比特可以产生第二测试信号603的附加的比特。二进制解码器的输出的数目可以等于比较器的比特对的数目。
88.随着二进制计数器704进行计数，二进制解码器可以将“1”输出到对应的输出。例如，当计数为1时，二进制解码器可以将“1”输出为第二测试信号603的第一比特603a，而剩余比特被设置为“0”。当计数为2时，二进制解码器可以在第二测试信号603的第二比特603b处输出“1”，而剩余比特被设置为“0”。这可以持续到计数完成。
89.图8描绘了有限状态机(“fsm”)702的状态图。
90.fsm开始于空闲状态801。在各种实施例中，测试可以由初始化信号312触发。可以从作为错误测试控制器502的中介的cbist收集器402接收初始化信号312。在各种实施例中，可以在系统每次启动时执行测试。例如，当汽车开启时。结果，可以在系统每次开启时断言初始化信号312。在不同的实施例中，可以断言具有不同值的初始化信号。例如，包括“1”的初始化信号可以触发可操作性测试。并且，在各种实施例中，包括“0”的初始化信号可以触发可操作性测试。
91.接收到被断言的初始化信号312触发fsm退出空闲状态。在各种实施例中，在802，fsm可以断言测试开始(test_start)信号。测试开始信号可以被配置为持续与完成测试所需时间相对应的预定数目的时钟周期。测试开始信号可以在fsm内部。测试开始信号可以触发内部操作测试。这可以通过将测试结果信号316的输出设置为已知输出并测试其是否按照预期反应来实现。例如，测试结果信号316可以被设置为“1”，并且被测试以确保测试结果信号316不卡在“0”。可以理解，时钟延迟可以致在一个时钟时段内初始化的测试在随后的时钟时段内完成。
92.在803，fsm包括检查初始电平状态。此时，测试使能信号601可以被断言。测试使能信号601可以被定时为在经过设置数目的时钟周期之后被去断言(de-assert)。时钟周期的数目可以取决于被检查的比特对的数目。例如，测试使能信号可以被定时为在所有比特对都失配之后被去断言。
93.在检查初始电平状态803期间，可以匹配比特对，以确定当所有输入匹配时，比较器306是否产生预期的输出。在各种实施例中，可以通过使用选择电路308来匹配比较器306的输入。在各种实施例中，选择电路308可以仅与第二电路304耦合。第一电路可以不接收输入，结果，第一电路302的输出可以是已知的，因此可以希望仅将第二电路304与选择电路308耦合。
94.在各种实施例中，检查初始电平状态803可以具有等于单个时钟周期的持续时间。
在804，fsm触发二进制计数器704以开始计数。例如，在各种实施例中，这可以通过向二进制计数器704的输入enb递送包括“1”的start_cnt信号而发生。从805到806，随着二进制计数器704进行计数和二进制解码器706生成输出，比较器306的比特对逐个被失配。在状态803至806期间，fsm可以监测输出端口306c处的信号，以检查输出是否匹配预期输出。例如，如果输出端口306c处的信号偏离预期输出(取决于实施例为“1”或“0”)，则测试结果信号316可以被断言以指示错误。在各种实施例中，在可操作性测试被初始化的时间与输出被验证的时间之间可以存在延迟。延迟可以取决于比较器bist设备300的配置而变化。例如，延迟可以包括一个时钟周期、两个时钟周期、三个时钟周期或另一数目的时钟周期。在状态808，fsm可以报告可操作性测试的结果。在各种实施例中，如果内部操作测试通过，则测试完成信号314可以被断言。在各种实施例中，如果内部操作测试通过，则测试完成信号314可以被定时为在最后的比特对已经匹配之后被断言。
95.在各种实施例中，可以在状态808检查计数的值以确认计数等于n。其可以被执行以检测计数器(例如704)或fsm 800中的自故障。在已经检查计数的值之后，清除计数(clear_cnt)信号可以被设置为“1”。
96.在各种实施例中，当fsm 702处于空闲状态801时，监测测试控制器310的测试使能信号601可以是有利的。当第一电路302用于操作时(其可以被称为任务模式)，fsm可以包括空闲状态801。在任务模式期间被错误断言的测试使能信号601可能干扰比较器306测试第一电路302和第二电路304的得当操作。因此，在任务模式期间监测测试使能信号601可以是有利的。如果测试使能信号601在fsm702处于空闲状态时被断言，则fsm 702可以被配置为断言测试结果信号316以指示存在错误。在各种实施例中，fsm 702可以被配置为控制测试结果信号316的状态。例如，fsm 702可以被配置为如果在fsm 702处于空闲状态801时检测到测试使能信号，则断言测试结果信号316。测试结果信号316可以耦合到处理和报告错误的其他组件(例如，至少参考图5a描述的cbist收集器402和错误测试控制器502)。在各种实施例中，fsm的状态到状态的转换的时序(timing)可以由时钟信号控制，并且各种状态可以被配置为持续指定数目的时钟时段。在各种实施例中，这些状态中的一些状态可以通过计数来转换。
97.在各种实施例中，如果输出端口306c处的输出针对任一时钟间隔而言偏离预期输出，测试结果信号316可以包括“1”。在各种实施例中，如果输出端口306c处的输出在任何一个时钟间隔偏离预期输出，则测试结果信号316可以包括“0”。在各种实施例中，包括“0”的测试结果信号316可以指示可操作性测试已经通过，并且“0”可以指示可操作性测试已经失败。在步骤809，初始化信号返回到其初始状态。
98.图9是描绘比较器bist设备300的示例波形的图。
99.如图9所示，当初始化信号312被断言时，可以初始化比较器306的可操作性测试。然后，可以在下一个时钟周期(即时钟周期“0”)处断言测试开始信号。测试开始信号可以触发内部操作测试和测试使能信号601的断言，这将开始下一个时钟周期，即时钟周期“1”。对于内部操作测试，可以在902处断言测试结果信号。
100.在时钟周期1处，fsm移出空闲状态801。在各种实施例中，测试使能信号601可以被设置为使得选择电路308将信号从测试控制器310传递到比较器306的状态。在各种实施例中，接收初始化信号312和断言测试使能信号601之间的延迟可以多于一个时钟周期，这取
决于架构。在接收到初始化信号312之后，并且在任何延迟之后，比较器bist设备300可以移到可操作性和自故障测试中，以检查当比较器的所有输入都匹配时(在各种实施例中，当来自二进制计数器704的计数为0并且所有输出为“0”时)，比较器的输出是否包括预期输出。
101.在该时间段期间，如果来自输出端口306c的比较器的输出与预期输出不匹配，则测试结果信号316可以被断言以指示错误。对于该示例，比特对匹配时的预期输出可以是“0”。并且，比特对失配时的预期输出可以是“1”。结果，在该示例中，如果来自比较器的输出端口306c的输出是“1”，则测试结果信号316将在表示在区域904中的时间段期间被断言以指示错误。在图9所示的示例中，测试结果信号316在904中没有被断言，因为比较器输出维持在“0”，即预期输出。在各种实施例中，其可以在设备的启动期间执行。
102.在时钟周期2处，计数达到1，并且第二测试信号603的第一比特603a产生“1”。在1个时钟周期的延迟之后，来自比较器306的输出端口306c的输出在时钟周期3处上升到“1”。随着计数继续，第二比特603b、第三比特603c、第四比特603d和第五比特603e的输出上升和下降，这测试了比较器306可以检测到这些比特对中的每个比特对处的失配。在所描绘的示例波形中，只要比特对失配，比较器的预期输出就保持为“1”。如果预期输出与从输出端口306c接收的输出之间存在偏差，则测试将失败，并且将测试结果信号316断言以指示错误。可以按照计数周期每个周期检查一个比特对。如果存在利用第一比特对检测到的错误，则测试结果信号可以在表示为906的时间段期间被断言。如果存在利用第二比特对检测到的错误，则测试结果信号可以在表示为908的时间段期间被断言。如果存在利用第三比特对检测到的错误，则测试结果信号可以在表示为910的时间段期间被断言。如果存在利用第四比特对检测到的错误，则测试结果信号可以在表示为912的时间段期间被断言。如果存在利用第五比特对检测到的错误，则测试结果信号可以在表示为914的时间段期间被断言。对于图9所描绘的波形，针对这些时段的持续期间而言，比较器输出保持在预期输出(在该示例中为“1”)，因此不断言测试结果信号316。
103.从时钟周期6到时钟周期7，随着603e的输出被设置为1，最后一个比特对被失配。并且，在时钟延迟之后，在时钟周期8处，来自输出端口306c的比较器输出返回到“0”。在可操作性测试期间，比较器输出始终与预期输出匹配。并且，测试完成信号被给定为“1”。可以理解，在比较器bist设备300的各种实施例中，这些波形中的一些波形的二进制值可以被反转。可以将fsm 702的状态存储在触发器中。
104.在各种实施例中，测试控制器310可以包括步进一(walking one)模式注入器，以失配用于测试比较器306的比特对。在各种实施例中，用移位寄存器来实现步行一模式注入器。在各种实施例中，可以使用第一电路302和第二电路304来实现移位寄存器。
105.在多于一个的比较器306之间对单个信号进行比较可能是有利的。例如，16比特信号之间的比较可以使用两个比较器306进行(每个比较器包括8比特)，而不是使用单个16比特比较器。这对于高频应用可以是优选的。
106.图10描绘了多比较器信号的比较器bist。
107.图10描绘了第一比较器306-1和第二比较器306-2。除非另有说明，否则第一比较器306-1和第二比较器306-2可以包括本公开中引用的比较器306的任何实施例。应该注意，图10描绘了第一比较器306-1、第二比较器306-2、测试控制器310、错误测试控制器502或门控电路612之间的耦合。然而，用于多比较器信号的比较器bist还可以包括第一电路302、第
二电路和本公开中其他地方描述的其他组件。
108.在各种实施例中，第一比较器306-1和第二比较器306-2都可以与测试控制器310耦合，以接收第二测试信号603。第二测试信号603的第一部分可以被递送到第一比较器306-1，并且第二测试信号603的第二部分可以被递送到第二比较器306-2。例如，8个比特的第二测试信号603的前4个比特可以被递送到第一比较器306-1，并且8个比特的第二测试信号603的后4个比特可以被递送到第二比较器306-2。在各种实施例中，可以逐个改变8个比特中的每个比特，以测试第一比较器306-1和第二比较器306-2的故障。
109.第一比较器306-1的输出306c-1和第二比较器306c-2的输出可以耦合到或门1001。或门输出1003可以与触发器1002耦合。并且，触发器1002的输出1004可以耦合到测试控制器310。在输出1004处产生的输出可以被用于与预期输出进行比较。例如，在各种实施例中，当第一比较器306-1和第二比较器306-2的所有输入都完全相同时，可以预期在输出1004处产生的输出信号包括“0”。并且，当第一比较器306-1的输入和第二比较器306-2的输入偏离时，可以预期输出包括“1”。还应该理解，包括触发器1002也可以引入一个时钟周期的附加的延迟。在各种实施例中，测试使能信号601可以被递送到选择电路308，如至少参考图3和图6所描述的。
110.测试用于存储器管理系统200的比较器的潜在故障也可以是有利的。
111.图11描绘了用于测试存储器管理系统200的比较器的比较器bist设备1100。
112.存储器管理系统200的n个比较器可以包括本公开中其他地方描述的比较器306的任何实施例。在各种实施例中，测试控制器310可以接收初始化信号312，以开始存储器管理系统200的n个比较器的可操作性测试。测试控制器310可以向缓冲电路204和存储器存储电路202递送测试使能信号601。在各种实施例中，比较器bist设备1100还可以包括设置在缓冲电路204或存储器存储电路202和缓冲电路204与比较器之间的选择电路308。选择电路308可以包括本公开的任何实施例，例如，如参考图3和图6所描述的。在各种实施例中，选择电路308可以被包括作为存储器存储电路202和缓冲电路204的一部分。当测试使能信号601被断言时，选择电路308可以将用于可操作性测试的性能的数据传递给比较器。当测试使能信号601未被断言时，存储器存储电路202和缓冲电路204可以处于参考图2描述的功能或任务模式下。缓冲电路可以包括选择电路308，并且第一测试信号可以被传递到n个比较器。在各种实施例中，选择电路308可以包括用于缓冲电路204的输出的每个比特的与门。用于每个比特的与门还可以接收已经被反转的测试使能信号601。在各种实施例中，选择电路308可以包括用于存储器存储电路202的输出的每个比特的多路复用器(mux)。每个多路复用器可以接收来自存储器存储电路202的一个比特输出和第二测试信号603的一个比特。每个多路复用器还可以接收测试使能信号601，以在从存储器存储电路202接收的比特与从第二测试信号603接收的比特之间进行选择。在各种实施例中，递送到n个比较器的测试信号可以包括测试使能信号601或者已经被反转的测试使能信号601。在各种实施例中，第一测试信号可以作为第二输入信号206b、第二输入信号208b、第二输入信号210b和任何附加的比较器的任何附加的第二输入信号被传递。
113.测试控制器310还可以被配置为向存储器存储电路202递送第二测试信号603。存储器存储电路202可以将第二测试信号603传递给n个比较器。在各种实施例中，第二测试信号可以作为第一输入信号206a、第二输入信号208a、第一输入信号210a和任何附加的比较
器的任何附加的第一输入信号被传递。比较器的比特对可以包括来自第一测试信号的第一比特和来自第二测试信号的第二比特。
114.测试控制器310可以通过指示存储器存储电路202、缓冲电路204或存储器存储电路202以及缓冲电路204两者在n个比较器的每个比较器中一次使一个比特对失配来执行可操作性测试。例如，在第一时钟周期期间，第一比较器206的第一比特对可以被失配。第一比较器的剩余比特对将被匹配。如果操作得当，则第一比较器206应该在第一比较器输出206c处产生包括对于失配信号的预期状态的信号。并且，在第一时钟周期期间，第二比较器208的第一比特对可以被失配。第二比较器的剩余比特对将被匹配。如果操作得当，则第二比较器208应该在第二比较器输出208c处产生包括对于失配信号的预期状态的信号。这可以重复进行，使得n个比较器中的每个比较器在一个时钟周期期间具有一个失配的比特对。n个比较器中的每个比较器应该产生包括对于失配信号的预期状态(在不同的实施例中可以是“1”或“0”)的信号。但是，如果n个比较器中的任何一个比较器未能按照预期来响应，则该故障将通过组合逻辑电路212推送“0”，从而揭示故障。可以对每个比特对重复这个过程。例如，如果n个比较器中的每个比较器都具有49个比特对，则该过程将被重复49次，每个比特对一次。
115.在各种实施例中，比较器bist设备1100可以包括在组合逻辑电路212的输出处的触发器。
116.在各种实施例中，测试控制器310可以用于同时测试多个存储器管理系统200。图11a描绘了同时测试多个存储器管理系统的比较器的比较器bist设备1100a。
117.在各种实施例中，测试控制器310可以与第一存储器管理系统200a和第二存储器管理系统200b耦合，以递送测试使能信号601和第二测试信号603。在各种实施例中，比较器bist设备1100a可以包括更多的存储器管理系统。第一存储器管理系统200a的输出213a和第二存储器管理系统200b的输出213b可以被输入到或逻辑1102并且输出1102a被提供给测试控制器310，以允许同时测试第一存储器管理系统200a和第二存储器管理系统200b两者。可以理解，在各种实施例中，比较器bist设备1100a可以包括与或逻辑1102耦合的更多存储器管理系统200。
118.图12描绘了片上系统上的比较器的测试操作的方法1200。
119.在各种实施例中，方法1200可以包括：在步骤1202，由设置在soc上的测试控制器接收初始化信号；在步骤1204，使用测试控制器将由比较器接收的第一信号与由比较器接收的第二信号进行匹配；在步骤1206，检查来自比较器的输出信号包括对于匹配输入的预期输出；在步骤1208，使用测试控制器使由比较器接收的第一信号与由比较器接收的第二信号失配；并且在步骤1210，检查输出信号包括对于失配输入的预期输出。
120.在各种实施例中，方法1200还可以包括由测试控制器接收输出信号。
121.在各种实施例中，方法1200还包括在soc的启动期间执行对来自比较器的输出信号包括对于匹配输入的预期输出的检查。
122.方法1200还可以包括，其中，测试控制器用于检查输出信号包括对于匹配输入的预期输出，并且测试控制器用于检查输出信号包括对于失配输入的预期输出。
123.在各种实施例中，方法1200还可以包括：由测试控制器确定输出信号不包括对于失配输入的预期输出；以及由测试控制器生成错误信号。
124.在各种实施例中，方法1200还可以包括通过确认错误信号可以从第一状态切换到第二状态来执行内部操作测试。
125.在各种实施例中，方法1200还可以包括，其中，第一信号包括n个比特，并且第二信号包括n个比特。
126.在各种实施例中，方法1200还包括：将第一信号和第二信号划分成n个比特对，每个比特对包括来自第一信号的一个比特和来自第二信号的一个比特；并且其中，使用测试控制器使由比较器接收的第一信号与由比较器接收的第二信号失配包括一次一个地使n个比特对中的每个比特对失配。
127.在各种实施例中，方法1200还可以包括，其中，测试控制器在第一可操作性测试期间断言测试使能信号，并且在第二可操作性测试期间断言测试使能信号，并且其中，如果测试使能信号在第一测试和第二测试都没有被执行时被断言，则测试控制器生成错误信号。
128.在各种实施例中，方法1200还包括在片上系统上的比较器的测试操作期间，由测试控制器断言测试使能信号，并且当测试使能信号在测试操作未被执行时被断言时，由测试控制器生成错误信号。
129.在各种实施例中，方法1200还包括在片上系统上的比较器的测试操作期间，由测试控制器断言测试使能信号，并且当测试使能信号在测试操作未被执行时被断言时，生成错误信号。
130.示例1.一种用于片上系统(soc)的内置自测试设备，该内置自测试设备包括：比较器，设置在soc上并且包括：第一输入端口，用于接收第一输入信号；第二输入端口，用于接收第二输入信号；输出端口，用于产生输出信号；其中，该第一输入信号和该第二输入信号被划分成n个比特对，每个比特对包括来自该第一输入信号的一个比特和来自该第二输入信号的一个比特；并且其中，该比较器被配置为使得该第一输入信号与该第二输入信号之间的失配导致该输出信号包括第一预期状态；以及测试控制器，在该soc上并且与该第一输入端口、该第二输入端口和该输出端口耦合，该测试控制器被配置为通过以下来执行第一可操作性测试：生成针对n个比特对中的每个比特对的失配，并响应于针对所述n个比特对中的每个比特对的失配来验证输出信号包括该第一预期状态。
131.示例2.根据示例1所述的设备，其中，该测试控制器被配置为一次一个地使该n个比特对失配。
132.示例3.根据示例1或2所述的设备，其中，该比较器被配置为使得该第一输入信号与该第二输入信号之间的匹配导致该输出信号包括第二预期状态；并且该测试控制器被配置为通过使所述n个比特对匹配并且验证该输出信号包括该第二预期状态来执行第二可操作性测试。
133.示例4.根据示例1-3所述的设备，其中，该比较器包括：或树，包括用于产生或树输出信号的或树输出；以及n个异或门，每个异或门接收n个比特对中的一个比特对，并且每个异或门包括与或树的输入耦合的异或输出。
134.示例5.根据示例1-4所述的设备，其中，该测试控制器被配置为：接收初始化信号以初始化该第一可操作性测试；输出测试完成信号；以及输出测试结果信号。
135.示例6.根据示例1-5所述的设备，进一步地其中：该测试控制器包括：有限状态机，接收该初始化信号；二进制计数器，与该有限状态机通信，并且被配置为在该有限状态机接
收到该初始化信号之后从1到n初始化计数；并且其中，该测试控制器被配置为通过基于该计数一次一个地生成n个比特对中的每个比特对的失配来执行该第一可操作性测试。
136.示例7.根据示例1-6所述的设备，进一步地其中：n个异或门中的每个异或门包括用于接收来自第一输入信号的第一比特的第一异或输入和用于接收来自第二输入信号的第二比特的第二异或输入；并且其中，该测试控制器还包括与该二进制计数器耦合的二进制解码器，该二进制解码器包括与n个异或门的第二异或输入耦合的n个二进制计数器输出。
137.示例8.根据示例1-7所述的设备，还包括根据示例1的一个或多个附加的比较器，其中，该测试控制器与该一个或多个附加的比较器中的每个附加的比较器的第一输入端口、第二输入端口和输出端口耦合，并且被配置为执行针对该一个或多个附加的比较器中的每个附加的比较器的第一可操作性测试。
138.示例9.一种系统，包括根据示例1-8的一个或多个设备，并且还包括错误测试控制器，该错误测试控制器设置在soc上并且与该一个或多个设备的每个测试控制器耦合，并且被配置为向该一个或多个设备的每个测试控制器递送初始化信号以开始第一可操作性测试，并且该错误测试控制器被配置为从测试控制器接收传达第一可操作性测试的结果的数据信号。
139.示例10.根据示例9所述的系统，包括与该错误测试控制器耦合的比较器收集器和根据示例1的多个设备，其中该比较器收集器用于在该错误测试控制器与该多个设备的测试控制器之间路由初始化信号和数据信号。
140.示例11.一种用于测试比较器的操作的系统，该比较器包括：第一输入端口，被配置为接收n个比特；第二输入端口，被配置为接收n个比特，其中，第二输入端口的n个比特和第一输入端口的n个比特被划分成n个比特对；以及输出端口，被配置为当n个比特对中的任何比特对失配时产生具有第一预期状态的输出信号。该系统还包括：第一电路，被配置为产生包括n个比特的第一信号；第二电路，被配置为产生包括n个比特的第二信号；测试控制器，被配置为产生测试使能信号；选择电路，耦合到该第一电路、该第二电路和该测试控制器，该选择电路被配置为：当该测试使能信号处于第一状态时，将该第一信号传递到该第一输入端口，并且将该第二信号传递到该第二输入端口，以及当该测试使能信号处于第二状态时，将第一测试信号从该测试控制器传递到该第一输入端口，并且将第二测试信号从该测试控制器传递到该第二输入端口；并且其中，该测试控制器被配置为通过以下来对该比较器执行可操作性测试：将该测试使能信号设置为第二状态，并改变该第一测试信号、该第二测试信号或该第一测试信号和该第二测试信号两者以使该n个比特对失配。
141.示例12.根据示例11所述的系统，其中，该选择电路包括多路复用器。
142.示例13.根据示例11或12所述的系统，其中，该比较器被配置为使得当所有该n个比特对匹配时，该输出信号包括第二预期状态；并且其中，该测试控制器被配置为通过以下来对比较器执行第二可操作性测试：将该测试使能信号设置为该第二状态，并将该第一测试信号与该第二测试信号进行匹配使得所有n个比特对匹配。
143.示例14.根据示例11-13所述的系统，其中，该比较器包括：或树，包括用于产生或树输出信号的或树输出；以及n个异或门，每个异或门接收该n个比特对中的一个比特对，并且每个异或门包括与该或树的输入耦合的异或输出。
144.示例15.根据示例11-14所述的系统，还包括门控电路，该门控电路包括：门控电路输入，用以接收该或树输出信号和该测试使能信号；门控电路输出，用于产生门控电路输出信号；并且其中该门控电路被配置为当该测试使能信号被设置为该第二状态时，将该门控电路输出信号设置为该第二预期状态。
145.示例16.根据示例11-15所述的系统，其中，该第一电路包括功能电路，并且该第二电路包括冗余校验器电路。
146.示例17.根据示例11-16所述的系统，其中，该系统包括任务模式，并且其中，该测试控制器被配置为当该测试使能信号包括该第二状态同时该系统处于该任务模式时输出错误信号。
147.示例18.一种测试片上系统(soc)上的比较器的操作的方法，包括：由设置在该soc上的测试控制器接收初始化信号；使用测试控制器将由比较器接收的第一信号与由比较器接收的第二信号进行匹配；检查来自比较器的输出信号包括对于匹配输入的预期输出；使用测试控制器使由比较器接收的该第一信号与由比较器接收的该第二信号失配；以及检查输出信号包括对于失配输入的预期输出。
148.示例19.根据示例18所述的方法，还包括由该测试控制器接收输出信号；并且其中该测试控制器用于检查输出信号包括对于匹配输入的该预期输出，并且该测试控制器用于检查输出信号包括对于失配输入的该预期输出。
149.示例20.根据示例18或19所述的方法，还包括由该测试控制器确定输出信号不包括对于失配输入的预期输出；以及由该测试控制器生成错误信号。
150.示例21.根据示例18-20所述的方法，其中该第一信号包括n个比特，并且该第二信号包括n个比特；该方法还包括将该第一信号和该第二信号划分成n个比特对，每个比特对包括来自该第一信号的一个比特和来自该第二信号的一个比特；并且其中使用该测试控制器使由该比较器接收的该第一信号与由该比较器接收的该第二信号失配包括一次一个地使n个比特对中的每个比特对失配。
151.示例22.根据示例18-21所述的方法，还包括在soc上的该比较器的测试操作期间，由该测试控制器断言该测试使能信号，并且当该测试使能信号在测试操作没有被执行时被断言时，由该测试控制器生成错误信号。
152.示例23.根据示例18-22所述的方法，还包括在soc的启动期间，执行对来自比较器的输出信号包括对于匹配输入的预期输出的检查。
153.示例24.一种用于测试比较器的操作的系统，包括多个比较器，每个比较器包括：第一输入端口，被配置为接收n个比特；第二输入端口，被配置为接收n个比特；其中，该第二输入端口的n个比特和该第一输入端口的n个比特被划分成n个比特对；以及输出端口，被配置为当该n个比特对中的任何比特对失配时产生具有第一预期状态的输出信号。该系统还包括：第一电路，被配置为向该多个比较器中的每个比较器的该第一输入端口递送包括n个比特的第一信号；第二电路，被配置为向该多个比较器中的每个比较器的该第二输入端口递送第二信号；并且其中测试控制器被配置为通过指示该第一电路、该第二电路或该第一电路和该第二电路两者使该多个比较器中的每个比较器的该n个比特对失配，来执行可操作性测试。
154.示例25.根据示例24所述的用于测试比较器的操作的系统，其中，该测试控制器通
过指示该第一电路、该第二电路或该第一电路和该第二电路两者按该多个比较器中的每个比较器一次使该n个比特对中的一个比特对失配来执行可操作性测试。
155.示例26.根据示例24或25所述的用于测试比较器的操作的系统，还包括门控电路，所述门控电路输入该多个比较器中的每个比较器的该输出信号。
156.示例27.根据示例24-26的所述用于测试比较器操作的系统，其中该测试控制器与该门控电路的输出耦合，并且该测试控制器被配置为当该门控电路的输出在可操作性测试期间偏离预期输出时生成测试失败信号。
157.示例28.根据示例24-27所述的用于测试比较器操作的系统，其中，该第一电路包括存储器错误表，并且该第二电路包括新错误缓冲电路。
158.除非另有说明或从本公开的上下文中明显看出，附图中描绘的具有相同编号的部分可以包括相同的设备。
159.此处所用的参考仅为方便起见，并不限定保护的范围或实施例的范围。
160.在本说明书中对说明性实施例的引用不旨在被解释为限制意义。在参考描述后，说明性实施例以及其他实施例的各种修改和组合对于本领域技术人员来说将是显而易见的。因此，所附权利要求旨在涵盖任何此类修改或实施例。